CN1816897B - 用于应力系统的衬底组合件 - Google Patents

用于应力系统的衬底组合件 Download PDF

Info

Publication number
CN1816897B
CN1816897B CN2004800193314A CN200480019331A CN1816897B CN 1816897 B CN1816897 B CN 1816897B CN 2004800193314 A CN2004800193314 A CN 2004800193314A CN 200480019331 A CN200480019331 A CN 200480019331A CN 1816897 B CN1816897 B CN 1816897B
Authority
CN
China
Prior art keywords
substrate
expansion
film
thermal coefficient
decorative pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004800193314A
Other languages
English (en)
Other versions
CN1816897A (zh
Inventor
法布里斯·勒泰特
布鲁诺·吉瑟兰
奥利维尔·雷萨克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S O I 探测硅绝缘技术公司
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1816897A publication Critical patent/CN1816897A/zh
Application granted granted Critical
Publication of CN1816897B publication Critical patent/CN1816897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Micromachines (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Structure Of Printed Boards (AREA)
  • Measurement Of Force In General (AREA)

Abstract

本发明涉及一种由一薄膜和一衬底(85，82)组装的结构，所述衬底(85，82)分别具有一第一热膨胀系数和一不同于所述第一热膨胀系数的第二热膨胀系数，且分别具有第一和第二组装面，花纹(motif)形成于第二衬底(82)中，所述花纹在一平行于所述第一和第二组装面的平面中为弹性的或为柔性的。

Description

用于应力系统的衬底组合件
技术领域
本发明涉及尤其用于微电子器件或光电子器件的衬底领域，如硅或碳化硅衬底。
背景技术
在此领域，衬底通常必须组装在一起。然而，所述衬底不必具有相同的性质，尤其是热性质。当所述组合件经受温度上升和/或下降阶段，有时超过约1000℃的幅度时，会出现关于拉伸和压缩二者的应力问题。
在应力影响下，所述衬底中的一个和/或另一个可被损坏(例如，出现裂痕)，或其可被完全破坏。
所述组合件的实例为GaAs(砷化镓)-Si、蓝宝石-硅、锗-硅(Si-Ge)、硅-石英或氮化镓(GaN)-硅。
所述衬底中的一个自身可为一多层组合件，或其可仅为一层或一薄膜。
因此，当将具有不同热膨胀系数的两个衬底、或一衬底与一层、或一衬底与一组层组装在一起，同时所述组可能经受约1000℃或更大的相当大范围的温度偏移时，问题出现。
发明内容
本发明提供一种由分别具有第一和第二组装面的第一和第二衬底组装的结构，花纹(motif)从第二衬底的组装面和/或从与所述组装面相对的所述第二衬底的面形成或产生或蚀刻到所述第二衬底中。
在所述面的一个和/或另一个中产生的花纹在平行于所述组装面的平面中为产生其的衬底提供弹性。
因此，此类型的结构采用可吸收组装界面处产生的热弹性应力的机械构件或机械系统(例如，通过蚀刻或通过产生花纹获得)。
接着，所述两个衬底(例如)在周围温度下可具有相差至少10％的热膨胀系数。
例如，所述衬底中的一个可由硅、石英、蓝宝石、碳化硅或玻璃制成，且另一个可由砷化镓、蓝宝石、硅-锗(SiGe)、磷化铟、氮化铝或碳化硅形成。
第一衬底可呈一包含一个或一个以上薄层的薄膜形式，每一薄层具有(例如)0.1微米(μm)到2μm范围内的厚度。具体而言，所述第一衬底可为一薄膜或一薄层，以与第二衬底形成一组合件，所述组合件可用作一用于通过异质外延法形成层的装置。因此，形成于第二衬底中的花纹允许吸收可在异质外延沉积期间产生的热弹性或机械应力。
所述结构可为具有一硅层、一氧化物或绝缘体层和一衬底的SOI型。
本发明还提供一种组装分别具有第一和第二组装面的第一和第二衬底的方法，花纹已产生于第二衬底中。所述花纹在一平行于所述两个衬底的组装面的平面中是弹性的或柔性的，或为产生其的衬底提供弹性。
两个组装在一起的衬底组可经历一其中温度上升并接着下降的步骤；蚀刻的花纹可吸收在温度上升或下降期间产生的机械应力。
本发明还提供一种在一由第二材料形成的衬底上产生一由第一材料形成的薄膜的方法，所述方法包含：
——如上所述的，将一由第一材料构成的第一衬底和一由第二材料构成的第二衬底组装在一起；
——使所述衬底中一个衬底的一部分分离或断裂以在另一衬底上留下一薄膜。
附图说明
图1A、图1B、图1C和图2显示本发明的实施例；
图3A和图3B、及图4A和图4B显示一衬底断裂技术的两个变化中的步骤。
具体实施方式
以下参考图1A描述本发明的一个方面。
此有关将具有不同热膨胀系数C0和C2的两个衬底40、42组装在一起，所述两个衬底40、42例如石英衬底(膨胀系数为5x 10-7K-1)或AsGa(膨胀系数为6x 10-6K-1)和硅衬底(膨胀系数为2.5x 10-6K-1)。
锗(膨胀系数为6x 10-6K-1)、铝(Al2O3，膨胀系数为7x10-6K-1)和碳化硅SiC(膨胀系数为4.5x 10-6K-1)是其它可能材料的实例。
优选在约20℃或25℃的周围温度下确定衬底40与42之间的热膨胀系数的差(事实上，相对差为|C0-C2|/C0或|C0-C2|/C2)：在周围温度下其至少为10％、或至少为20％到30％。
每一衬底40、42可为约数百μm厚，例如，在100μm到1毫米(mm)厚的范围内。
然而，如下所描述，一个衬底可呈一个或一个以上的薄层的形式，每一薄层具有一在(例如)0.1μm到2μm范围内的厚度。所述组合件可用作一用于通过异质外延法形成层的装置。
弹性适应层(elastic accommodation layer)45形成于所述衬底的一个衬底(在所述情况下为衬底42)中，且在其用于与所述衬底40组装的面43平行的至少一平面xy中具有特定量的弹性。所述层可通过在所述表面或从所述表面43进行蚀刻(例如通过离子蚀刻)获得。因此，可形成优选为周期性的支柱(stud)或沟槽或任何其它几何花纹。所述花纹在平行于所述两个衬底40、42的界面的平面的平面中是弹性的或柔性的。所得弹性可通过应用常规的光束理论(beam theory)来计算。
因此，产生一吸收元件或机械应力吸收构件的机械系统。
在图1B所示的变化中，弹性适应层49可形成于衬底42的背面47中，这可避免在图1A的配置中因衬底40与衬底42之间的粘附而可能发生的任何问题。此变化也可吸收应力。
在图1C所示的另一变化中，在衬底42中从所述衬底的一侧和/或另一侧产生类似锯齿状割纹的割纹51，从而界定衬底的分层。在此同样获得应力吸收效应。
如图1A-1C所示，所述蚀刻或中空花纹优选以二维周期性图案或以一维重复。
例如，在所述衬底42中挖出具有10μm的深度p、1μm的宽度l且相隔1μm的距离e的沟槽以产生所述机械吸收系统。
所述两个衬底40、42以面43抵靠面41而组装在一起。
在图1A的情况中，如果通过将所述衬底或所述层40分子接合到所述衬底42上来获得所述组合件，那么以沟槽接合到一衬底可修改所述接合步骤，具体而言可大体减小接触的表面面积(例如，减少约50％)。
另外优选地，在高度蚀刻表面(因此具有较小的接触表面面积或经完全减小的接触表面面积)的情况下，可将所述沟槽或支柱的分布最优化以允许自发接合。至此，可调节所述花纹的几何参数，例如宽度和/或周期性。
为获得一蚀刻的衬底并能将所述接合表面保持平坦，可能在接合之前部分地或完全地闭塞所述衬底的表面。即使所述沟槽或花纹的整个深度都被闭塞，也会保持所述应力吸收效应。
在一实例中，如果所述表面为硅，那么用于使衬底42的表面平滑的步骤可在氢气流中执行以通过硅原子的迁移而部分地或完全地密闭蚀刻坑，如图2中所示，其中参考数字48表示以硅填充所述沟槽到特定深度h。
在另一实例中，进行一闭塞所述沟槽表面的不贴合沉积(non conforming deposit)(例如，氧化物的)。所述沉积可通过浅沟槽隔离或STI型的非最优化填充方法而产生。
所述方法已描述于例如C.P.Chang等人的“A highly Manufacturable Corner RoundingSolution for 0.18μm Shallow Trench Isolation”，IEDM 97-661中。
一旦已实施组装，即提供一元件，所述元件可在热弹性应力作用下通过割纹界定的所述梁或支柱或沟槽壁或沟槽的移动和/或变形吸收应力。
当组装所述两个衬底40、42时或在随后对两个组装的衬底进行的任何处理期间，执行温度上升阶段。接着，通过所述经蚀刻的衬底42中产生的所述支柱或花纹或沟槽的移动至少部分地补偿所述两个表面中的一个或所述两个衬底中的一个相对于另一表面或另一衬底的任何质量改变，其中所述改变归因于热膨胀系数的差异。
任何温度的上升或下降都将导致两个表面40、42不同地膨胀，并导致所述花纹或沟槽在一平行于所述衬底的平面xy中移动。
当为了在所述衬底的一个中产生断裂而组装所述两个表面时，情况尤其如此。此类型的方法称为“智能切割(Smart-Cut)”(或衬底断裂)方法。
关于这一点，本发明还提供一种组装各具有不同的热膨胀系数的衬底和薄膜的方法。
现在将参看图3A和3B描述所述方法的一实例。
在第一步骤中(图3A)，在衬底80中实施离子或原子注入以形成薄层87，所述薄层87大体上平行于表面81或衬底80而延伸。实际上，形成一薄弱或断裂的层或平面或区，其在所述衬底80的体积内界定一意在构成薄膜的下部区域85，和构成所述衬底80的整体的上部区域84。所述注入一般为氢气注入，但也可使用其它物质，例如可使用氢气/氦气共同注入。
接着，使用晶圆接合技术(通过微电子技术中已知的任何技术组装晶圆)或通过粘着接触(例如分子接合)或通过接合，以面83抵靠面81将制备的两个衬底80和82组装在一起。关于这一点应参考Q.Y.Tong和U.
Figure G2004800193314D00041
的著作“Semiconductor WaferBonding”，(Science and Technology)，Wiley Interscience Publications。
然后通过热处理或机械处理移除所述衬底80的一部分84，以导致沿着薄弱平面87的断裂。所述技术的一个实例已描述于A.J.AubertonHervé等人的题为“Why can Smart CutChange the Future of Microelectronics？”的文章，其刊登于International Journal of HighSpeed Electronics and Systems的2000年第10卷n°1第131-146页。
可通过离子注入之外的方法获得薄弱平面。如K.Sataguchi等人在西雅图电化学学会的会刊9th International Symposium on Silicon-on-Insulator Tech.and Device的99年第3期的第117-121页发表的标题为“by Splitting Porous Si Layers”的文章中所描述，也可能产生多孔硅层。
其它技术也可在不采用离子注入且不形成一薄弱平面的情况下使所述衬底变薄：其为抛光或蚀刻技术。
所获得的结构为图3B的结构。
为了增强衬底82(或其面83)与薄膜85(或所述接触面81)之间的接合或组装界面，可能希望使温度上升到约1000℃。
在不同的温度上升阶段，在所述衬底82中蚀刻的所述花纹的结构，具体而言为其柔性或弹性，可补偿或吸收由于所述两个衬底80、82的热膨胀系数之间的任何差异引起的应力和变化差异。
此也适用于由一组重叠的薄膜构成的薄膜85。换句话说，本发明的这方面不仅关于如上所描述的衬底-衬底或衬底上单层系统，还关于任何包括在一衬底上沉积层的多层系统。
图3B中所示的结构可被有利地用作一用于通过异质外延法形成层的衬底。实际上，由于在所述衬底82中蚀刻花纹或沟槽，所以当在所述薄膜85上形成一异质外延层时可产生的热弹性应力被吸收。由于所述花纹对所述衬底82提供的弹性或柔性，所以与不具有所述花纹的衬底相比，在生长期间或在冷却时可使由于所述衬底与所述异质外延层的热膨胀系数的差异而出现的缺陷最小化。
关于这点，所述薄膜85可充当种子层，以用于生长较大范围的热膨胀系数的异质外延层。所述经组装的结构，即具有所述薄膜85的衬底82，可用于生长异质外延层，如GaN、AIN、InN或SiC层。
例如，所述衬底82可为一硅衬底而所述薄膜85为一薄单晶碳化硅层，从所述薄单晶碳化硅层形成一异质外延单晶层。根据另一实例，所述薄膜85可为用作种子层的GaN层，以在Si衬底上进行GaN层的同质外延生长。
如上所解释，在所述衬底82中形成的所述花纹或沟槽可以从所述表面蚀刻形成，在所述表面上，如图3B中所说明或从相对表面(见图4A)接合所述薄膜85。
所述薄膜85以及随后可形成于其上的层可具有0.1μm到2μm范围内的厚度。
图4A和图4B中显示了所述方法的一变化。与图3A中所示相同的参考数字，除添加了10外，表示相似的或相应的元件。在所述衬底90中产生一蚀刻的花纹结构而意图在所述第二衬底92上产生薄层95。
用于制备薄弱平面和组装所述两个衬底的技术与以上结合图3A和3B描述的技术相同。
与图3B相对比，在最后的结构中(图4B)没有出现所述花纹。接着，所述板或所述衬底90可被重复利用，例如将一新的薄膜转移到另一衬底上。
这意味对于若干转移操作仅需要执行一个花纹蚀刻操作。

Claims (16)

1.一种由一薄膜和一衬底(85、82)组装的结构，所述衬底(85、82)分别具有一第一热膨胀系数和一不同于所述第一热膨胀系数的第二热膨胀系数，且分别具有第一和第二组装面(81、83)，
其中花纹从与所述组装表面(83)相对的面形成于所述衬底(82)中，所述花纹在一与所述第一和第二组装面平行的平面中为弹性的或为柔性的，以形成一用于吸收在所述组装界面产生的热弹性应力的机械系统。
2.根据权利要求1所述的结构，其中所述花纹呈支柱或沟槽或锯痕的形式。
3.根据权利要求1所述的结构，其中所述薄膜和所述衬底具有在周围温度下相差至少10％的热膨胀系数。
4.根据权利要求1所述的结构，其中所述衬底由下列材料中的一者构成：硅、石英、蓝宝石、碳化硅和玻璃。
5.根据权利要求1所述的结构，其中所述薄膜由下列材料中的一者构成：砷化镓、蓝宝石、锗、氮化镓、硅、硅-锗、磷化铟、氮化铝和碳化硅。
6.根据权利要求1所述的结构，其中所述薄膜呈一薄层(85)的形式。
7.根据权利要求6所述的结构，其中所述薄层的厚度在0.1μm到2μm的范围内。
8.一种用于通过异质外延法沉积材料的装置，其中所述装置包含根据权利要求1到7中任一项所述的结构。
9.一种在一由一第二材料形成的衬底上产生一由一第一材料形成的薄膜的方法，其包含：
将第一与第二衬底(80、82)组装在一起，所述第一和第二衬底(80、82)分别具有一第一热膨胀系数和一不同于所述第一热膨胀系数的第二热膨胀系数，且分别具有第一和第二组装面(81、83)，其中花纹已形成于所述第二衬底(82)的与所述组装表面(83)相对的面中，所述花纹在一平行于所述第一和第二组装面的平面中为弹性的或为柔性的，以形成一用于吸收在所述组装界面产生的热弹性应力的机械系统，
分离所述衬底中一个衬底的一部分或使所述衬底中一个衬底变薄，以在另一衬底上留下一薄膜(85)。
10.根据权利要求9所述的方法，在所述方法期间，所述两个组装在一起的衬底组经历一其中温度上升的步骤。
11.根据权利要求9所述的方法，其中所述两个衬底通过晶圆接合或通过分子接触或通过粘着接合组装在一起。
12.根据权利要求9所述的方法，其中所述第一衬底(80)包括一薄弱区(87)。
13.根据权利要求9所述的方法，其中所述第二衬底(82)包括一薄弱区(87)。
14.根据权利要求12或13所述的方法，其中所述薄弱区是通过形成一多孔层而产生。
15.根据权利要求12或13所述的方法，其中所述薄弱区通过离子注入所述第一衬底中而产生。
16.根据权利要求9所述的方法，其中使所述衬底中一个衬底分离或变薄是通过抛光或蚀刻执行的。
CN2004800193314A 2003-07-10 2004-07-08 用于应力系统的衬底组合件 Active CN1816897B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR03/08447 2003-07-10
FR0308447A FR2857502B1 (fr) 2003-07-10 2003-07-10 Substrats pour systemes contraints
PCT/EP2004/007632 WO2005006419A2 (en) 2003-07-10 2004-07-08 Substrate assembly for stressed systems

Publications (2)

Publication Number Publication Date
CN1816897A CN1816897A (zh) 2006-08-09
CN1816897B true CN1816897B (zh) 2010-06-23

Family

ID=33522933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800193314A Active CN1816897B (zh) 2003-07-10 2004-07-08 用于应力系统的衬底组合件

Country Status (8)

Country Link
US (2) US7067393B2 (zh)
EP (1) EP1644967A2 (zh)
JP (1) JP4576381B2 (zh)
KR (1) KR100863081B1 (zh)
CN (1) CN1816897B (zh)
FR (1) FR2857502B1 (zh)
TW (1) TWI310212B (zh)
WO (1) WO2005006419A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409411A (zh) * 2014-11-24 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652395B1 (ko) * 2005-01-12 2006-12-01 삼성전자주식회사 다이-휨이 억제된 반도체 소자 및 그 제조방법
US7374957B2 (en) * 2005-07-11 2008-05-20 Asml Netherlands B.V. Method of calibrating or qualifying a lithographic apparatus or part thereof, and device manufacturing method
US20070090156A1 (en) * 2005-10-25 2007-04-26 Ramanathan Lakshmi N Method for forming solder contacts on mounted substrates
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7723224B2 (en) * 2006-06-14 2010-05-25 Freescale Semiconductor, Inc. Microelectronic assembly with back side metallization and method for forming the same
US9019830B2 (en) 2007-05-15 2015-04-28 Imagine Communications Corp. Content-based routing of information content
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
DE102007054856A1 (de) * 2007-11-16 2009-05-20 Osram Gesellschaft mit beschränkter Haftung Beleuchtungsvorrichtung mit einer Substratplatte und einem Kühlkörper
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
FR2966285B1 (fr) * 2010-10-14 2013-09-06 St Microelectronics Crolles 2 Procédé de formation de circuits intégrés sur substrat semi conducteur contraint
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN102420582A (zh) * 2011-11-29 2012-04-18 浙江大学 基于柔性衬底的声表面波器件的结构及其制造方法
FR3039003B1 (fr) 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
KR102136197B1 (ko) 2018-12-17 2020-07-22 주식회사 티씨케이 탄화탄탈 코팅 재료

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101367A (zh) * 1993-04-28 1995-04-12 琳得科株式会社 供晶片用的粘合片及使用该粘合片制备半导体器件的工艺
EP0706219A1 (en) * 1994-09-26 1996-04-10 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
US5744863A (en) * 1994-07-11 1998-04-28 International Business Machines Corporation Chip carrier modules with heat sinks attached by flexible-epoxy
EP1043770A1 (en) * 1999-04-09 2000-10-11 STMicroelectronics S.r.l. Formation of buried cavities in a monocrystalline semiconductor wafer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231062A1 (de) 1982-08-20 1984-02-23 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von beschichtungsmassen, waessrige dispersionen von pu-reaktiv-systemen und ihre verwendung zur beschichtung
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
GB2237929A (en) 1989-10-23 1991-05-15 Philips Electronic Associated A method of manufacturing a semiconductor device
JP3300060B2 (ja) 1992-10-22 2002-07-08 キヤノン株式会社 加速度センサー及びその製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101367A (zh) * 1993-04-28 1995-04-12 琳得科株式会社 供晶片用的粘合片及使用该粘合片制备半导体器件的工艺
US5744863A (en) * 1994-07-11 1998-04-28 International Business Machines Corporation Chip carrier modules with heat sinks attached by flexible-epoxy
EP0706219A1 (en) * 1994-09-26 1996-04-10 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
EP1043770A1 (en) * 1999-04-09 2000-10-11 STMicroelectronics S.r.l. Formation of buried cavities in a monocrystalline semiconductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409411A (zh) * 2014-11-24 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN104409411B (zh) * 2014-11-24 2017-12-08 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2005006419A2 (en) 2005-01-20
US7067393B2 (en) 2006-06-27
US20050006740A1 (en) 2005-01-13
WO2005006419A3 (en) 2005-02-10
TWI310212B (en) 2009-05-21
KR100863081B1 (ko) 2008-10-13
TW200509217A (en) 2005-03-01
KR20060034685A (ko) 2006-04-24
US7279779B2 (en) 2007-10-09
EP1644967A2 (en) 2006-04-12
US20060192269A1 (en) 2006-08-31
JP2007527108A (ja) 2007-09-20
FR2857502B1 (fr) 2006-02-24
JP4576381B2 (ja) 2010-11-04
FR2857502A1 (fr) 2005-01-14
CN1816897A (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
CN1816897B (zh) 用于应力系统的衬底组合件
US7009270B2 (en) Substrate for stressed systems and method of making same
US7691730B2 (en) Large area semiconductor on glass insulator
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
KR100751150B1 (ko) 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
CN101221895B (zh) 化合物材料晶片的制造方法
CN101341580B (zh) 特别是用于光学、电子或光电子领域的基片的制造方法和根据所述方法获得的基片
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
KR102047864B1 (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
CN102347219A (zh) 形成复合功能材料结构的方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
SE469863B (sv) Halvledarkomponent, halvledarskiva för framställning av halvledarkomponent samt förfarande för framställning av sådan halvledarskiva
KR20130040531A (ko) 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant