KR100751150B1 - 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법 - Google Patents

이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법 Download PDF

Info

Publication number
KR100751150B1
KR100751150B1 KR1020057022437A KR20057022437A KR100751150B1 KR 100751150 B1 KR100751150 B1 KR 100751150B1 KR 1020057022437 A KR1020057022437 A KR 1020057022437A KR 20057022437 A KR20057022437 A KR 20057022437A KR 100751150 B1 KR100751150 B1 KR 100751150B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
substrate
transfer layer
rank
Prior art date
Application number
KR1020057022437A
Other languages
English (en)
Other versions
KR20060017615A (ko
Inventor
브루노 기슬랑
쎄실 올네뜨
베노이 바뗄로
까르로 마주르
웨베르 모리소
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
꼬미싸리아 아 레네흐지 아또미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지, 꼬미싸리아 아 레네흐지 아또미끄 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20060017615A publication Critical patent/KR20060017615A/ko
Application granted granted Critical
Publication of KR100751150B1 publication Critical patent/KR100751150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 기판(71, 2)으로 이동되는 이송층(110, 120)을 각각 포함하는 적어도 한 쌍의 구조(51, 52)를 동시에 제조하는 방법에 관한 것이다.
이 방법은: a) 지지 기판(2)으로 이동되는 이송층을 포함하는, 랭크1 구조를 준비하는 단계; b) 상기 이송층의 내측에 취약지대를 형성하여, 전면 이송층(110)과 배면 이송층(120)을 한정하는 단계; c) 상기 전면 이송층(110)에 보강 기판(71)을 부착하는 단계; d) 상기 취약지대를 따라, 적층된 층들을 분리하여, 2개의 랭크2 구조를 얻고, 첫번째(51)는 상기 지지 기판(2)과 상기 배면 이송층(120)을 포함하고, 두번째(52)는 적어도 상기 보강 기판(71)과 상기 전면 이송층(110)을 포함하는 단계로 이루어진 단계들을 포함한 것을 특징으로 한다.
전자, 광전자, 광학 분야에서 적용된다.

Description

이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법{METHOD FOR SIMULTANEOUSLY OBTAINING A PAIR OF SUBSTRATES COVERED BY A TRANSFER LAYER}
본 발명은 전자, 광전자, 광학 분야에서의 적용을 위해 기판으로 이송되는 적어도 하나의 이송층을 각각 포함하는 적어도 2개의 구조를 동시에 제조하는 방법에 관한 것이다.
기술 수준에 따라, 몇가지 층 이동 방법이 알려져 있다.
그들 중 하나는 원기판의 표면에 원자종을 주입하여, 박층의 경계를 정하는 취약지대(zone of weakness)를 생성한다. 다음 단계는 이 박층의 자유면을 지지 기판에 접촉시킨 후 원기판의 잔여물로부터 상기 박층을 분리하여 상기 지지 기판으로 이동시킨다.
이러한 방법을 설명하기 위해, 등록 상표 "Smart Cut"으로 알려진 방법에 관한 문헌이 참조될 수 있다.
이러한 타입의 방법은, 장래의 층 이동 동안에 재사용되도록 재활용될 필요가 있는 원기판의 잔여물을 생성한다.
이것은 연마 및 마무리 동작을 포함하는데, 연마 및 마무리 동작은 그들을 행하는데 사용되는 재료의 가격 및 그들에 소요되는 시간으로 인한 만큼, 길고 값 비싸게 될 수 있다. 또한, 탄화 규소와 같이 매우 딱딱한 일부 재료의 경우, 상술한 재활용 단계가 매우 길고 까다로운 것으로 판명될 수 있다.
또 다른 층 이동 방법, 즉 "BESOI"(Bond and Etch Back Silicon on Insulator)가 알려져 있고, 이에 따르면 분자 응착(molecular adhesion)을 통해 원기판을 지지 기판에 본딩시킨 후, 다음 단계는 번인법(burn-in method) 및/또는 화학적 어택(chemical attack)을 통한 한 에칭, 그 다음 소망 두께의 박층이 상기 지지 기판에 얻어질 때까지의 원기판의 자유표면(또는 후면)의 연마가 있다.
이러한 방법은 만들어진 각 구조상에서 대부분의 원기판이 파괴되는 것을 의미하므로, 이동되는 박층을 구성하는 재료가 비싸면 명백하게 경제적으로 실용적이지 못하다.
마지막으로, 실리콘의 이동 표면층과 이산화 규소(SiO2)의 매입층(buried layer)에 덮혀진 두꺼운 실리콘 층을 포함하는 "SOI" (Silicon on Insulator) 타입 재료의 특별한 경우에는, 재활용에 관한 동일한 문제점이 상기 이동 층을 형성하기 위해 형성되는 실리콘 재료에 존재한다.
또한, 상술한 재활용 문제점뿐만 아니라, 상술한 Smart Cut 타입 방법을 사용하여, 100나노미터(100㎚)보다 작은 두께인, 매우 얇은 층을 이동시키는 것도 어렵다. 실제로, 이러한 방법으로 이동된 박층은, 예를 들어, 박층과 지지 기판 사이의 본딩 경계면을 강화시키기 위해 수행되는 처리로 인해, 블리스터(blister)와 같은 많은 결함을 가진다.
좋은 품질의 매우 얇은 층을 이동시킨다는 과제는, SOI 기판에도 존재하고, 매입 이산화 규소의 임의의 두께, 예를 들어 20㎚ 아래에서는, 실리콘의 이동 층이 결함을 갖으며, 고온 열처리가 수행되면 대부분 더 많은 결함을 갖는다. 이에 관해, Q.-Y. Tong, G. Cha, R. Gafiteau and U. Gosele에 의한 논문 "저온 웨이퍼 직접 본딩", J. Microelectomech Syst., 3, 29, (1994)가 참조될 수 있다.
분리 후 수행되는 "정착(stabilising)"으로 알려진, 예를 들어, 본딩 경계면을 강화하기 위한, 열처리 동안에, 가스가 본딩 경계면에서 생성된다. 두꺼운 SOI 기판의 경우에는, 이동 층의 두께가 커서 보강재의 역할을 이행한다.
이동 층 및/또는 산화층이 얇은 박형 SOI 기판인 경우에는, 상술한 흡수(absorption) 및 보강 현상이 일어나지 않고 가스 제거는 본딩을 열화시킨다.
또한, 문헌 W01/115218를 통해서, 원자종(atomic species)의 주입 단계와 분리 단계가 결함을 생성하고 이들은 이동되는 층의 내측에 대체로 집중된다는 것이 알려져 있다. 이 층들을 얇게 할수록 품질이 열화될 것이다.
제1 기판에서 제2 기판으로 층을 이동하는 단계를 포함하는, SOI 기판을 제조하는 공정은 문헌 EP-0867921로부터 알려져 있다. 그러나, 이러한 공정은 하나의 단계에서 2쌍의 구조를 얻기 위한 것은 아니다.
US2002/068,418를 통해, 2개의 디라미네이션 면(delamination plane)을 한정하기 위해서, 산화층에 의해 덮혀진 원기판의 전면 및 배면 모두에 수소를 주입하는 것으로 이루어진 공정이 알려져 있다. 다음에 2개의 수용 기판이 원기판의 대향면 각각에 가해진 후, 상기 디라미네이션 면을 따라 수행되어, 2개의 SOI 기판을 공동으로 얻는다.
그러나, 이러한 공정은, 주입 단계 동안에 지지수단에 의해 원기판을 유지할 필요가 있다. 이러한 지지는, 공정이 지속되는 동안 원하지 않는 오염물질의 존재 때문에, 원기판의 2개의 전면 또는 배면의 적어도 하나에 오염을 일으킨다.
본 발명의 목적은, 재활용되는 원기판의 수를 한정하는, 상술한 문제점을 극복하여 경제적인 층 이동 방법을 제공하는 것이다.
이러한 이유로, 본 발명은, 전자, 광전자, 광학 분야에서의 적용을 위해 기판으로 이동되는 적어도 하나의 이송층을 각각 포함하는 적어도 한 쌍의 구조를 동시에 제조하는 방법에 관한 것이다.
본 발명에 따르면, 이러한 방법은:
a) 지지 기판으로 이동되는 이송층을 포함하는, 랭크1이라는 구조를 준비하는 단계;
b) 원자종의 주입을 통해, 상기 랭크1 구조의 이송층의 내측에 취약지대를 형성하여, "전면 이송층"과 "배면 이송층"이라는, 2개의 층을 한정하고, 배면 이송층은 상기 전면 이송층과 상기 지지 기판 사이에 위치되는 단계;
c) 상기 전면 이송층의 자유표면에 보강 기판을 부착하는 단계;
d) 응력을 가하여, 상기 취약지대를 따라, 단계 c)에서 구해진 적층된 층들을 분리하여, 랭크2로서 알려진 2개의 구조를 얻고, 첫번째는 적어도 상기 지지 기판과 상기 배면 이송층을 포함하고, 두번째는 적어도 상기 보강 기판과 상기 전면 이송층을 포함하는 단계를 포함한다.
다른 본 발명에 따르면, 단계 b) 내지 d)에 기재된 동작 사이클은, 개시 구조로서 랭크2 구조의 적어도 하나와 보강 기판을 이용하여 반복되고, 필요하다면, 이러한 동작 사이클이, 다음 랭크 구조의 적어도 하나로부터, 적어도 한번 반복된다.
바람직하게는, 단계 a)의 이동 동작은 본딩 단계를 포함하고, 이송층이 지지 기판과 직접 접촉하거나, 하나 또는 여러 개의 중간층이 이송층과 지지 기판 사이에 삽입된다.
또한, 바람직하게는, 단계 c)의 부착 동작은 본딩에 의한 것이고, 보강 기판이 전면 이송층의 자유표면과 직접 접촉하거나, 적어도 개재층이 보강 기판과 전면 이송층의 자유표면 사이에 삽입된다.
유리하게는, 상술한 본딩은 분자 응착에 의한 것이다.
본 발명의 다른 유리한 비제한적인 특징에 따르면:
- 상기 중간층은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 다이아몬드, 및 변형 실리콘(strained silicon) 중에서 선택된 재료로 만들어진다;
- 상기 개재층은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 및 다이아몬드 중에서 선택된 재료로 만들어진다;
- 상기 지지 기판, 보강 기판 및 이송층 중에서 적어도 하나의 구성은 반도체 재료로 만들어진다;
- 상기 지지 기판은 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 석영, 이트륨 정착 지르코니아(yttrium-stabilised zirconia) 및 탄화 규소 합금 중에서 선택된 적어도 하나의 재료층을 포함한다;
- 상기 보강 기판은, 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 석영, 이트륨 정착 지르코니아 및 탄화 규소 합금 중에서 선택된 적어도 하나의 재료층을 포함한다;
- 상기 이송층은 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 실리콘-게르마늄, III-V 화합물 및 II-VI 화합물 중에서 선택된 재료로 만들어진다;
- 특정 대안에 따르면, 상기 지지 기판은 단결정(single-crystal) 또는 다결정(poly-crystal) 실리콘이고, 상기 이송층은 단결정 실리콘이며, 상기 보강 기판은 단결정 또는 다결정 실리콘이고, 상기 중간층 및 개재층은 이산화 규소이다;
- 상기 랭크1 구조의 이송층은 원기판의 내측에 초기 취약지대를 생성하여 얻어지고, 이 초기 취약지대는, 상기 지지 기판에 원기판을 가한 후 초기 취약지대를 따라 상기 잔여물을 분리하여, 원기판의 잔여물로부터 상기 이송층을 분리한다;
- 상기 초기 취약지대는 원자종의 주입을 통해 생성되거나, 다공성 지대이다;
를 단독 또는 결합하여 취한다.
본 발명의 다른 특징 및 이점은 본 발명의 몇 가지 실시예의 다음 설명으로부터 명확해진다. 이러한 설명은 첨부된 도면을 참조한다.
도 1A 내지 1C는 지지 기판으로 이동되는 이송층을 포함하는 구조를 제조하는 방법의 여러 단계들을 설명하는 도면;
도 2A 내지 2C는 중간층을 통해 기판으로 이동되는 이송층을 포함하는 구조가 얻어지는, 도 1A 내지 도 1C에 나타낸 방법의 대안의 실시예를 설명하는 도면;
도 3A 내지 3F는 본 발명에 따른 적어도 한 쌍의 구조를 동시에 제조하는 방법의 제1 실시예의 여러 단계를 설명하는 도면;
도 4A 내지 4F는 도 3A 내지 3F에 나타낸 방법의 대안의 실시예를 설명하는 도면;
도 5A 내지 5F는 본 발명에 따른 방법의 제2 실시예의 여러 단계를 설명하는 도면이다.
본 발명에 따른 방법은, 예를 들어 도 1A 내지 1C 또는 2A 내지 2C에 연속하는 단계들이 설명된 방법들 중 하나를 통해 얻어진, 랭크(rank)1이라는, 제1 구조(5 또는 5')로부터 수행된다.
도 1A는 2개의 부분, 즉 하나의 이송층(transfer layer)(11)과 원기판(source substrate)의 잔여물 또는 배면 부분의 범위를 정하는 취약지대(zone of weakness)(4)를 내측에 갖는 원기판(1)을 도시한다. 상세한 설명 및 청구범위에서 걸쳐서, 이러한 취약지대(4)를 "초기 취약지대"라 한다.
원기판(1)은 후술되는 지지 기판(2)과 접촉하는 "전면"이라는 면(13)을 갖는다.
유리하게는, 원기판(1)은, 특히 전자, 광전자 또는 광학 분야에서 일반적으로 사용되는, 반도체 재료 중에서 선택된다.
실례로서, 실리콘, 탄화규소, 사파이어, 다이아몬드, 게르마늄, 실리콘-게르마늄, III-V 화합물(compound) 또는 II-VI 화합물일 수 있다.
III-V 화합물은, 예를 들어, 질화갈륨(GaN), 갈륨비소(AsGa) 또는 인화인듐(InP)과 같이, 주기율표(periodic table)의 컬럼 III에 속하는 원소 중 하나와 컬럼 V에 속하는 다른 하나의 화합물이다.
II-VI 화합물은, 예를 들어, 텔루르화 카드뮴(CdTe)과 같이, 주기율표의 컬럼 II에 속하는 원소 중 하나와 컬럼 VI에 속하는 다른 하나의 화합물이다.
원기판(1)은 복합기판(compound substrate)일 수도 있는데, 이 복합기판은, 예를 들어 실리콘인 고체 부분과 그 위에 놓여진 예를 들어 실리콘 게르마늄(SiGe)인 버퍼층으로 구성된 기판을 의미한다.
제1 대안의 실시예에 따르면, 초기 취약지대(4)는 원자종의 주입을 통해 얻어질 수 있다.
"원자종의 주입"이라는 표현은, 충격이 가해진 표면(bombarded surface)(13)에 대해 소정 깊이로 위치된 원자, 분자 또는 이온종의 최대 농도로, 이러한 종들을 재료에 도입할 수 있는, 원자, 분자 또는 이온종의 임의의 충격(bombardment)을 의미한다.
상기 원기판(1)내의 원자종 주입은 예를 들어 이온 빔 주입기 또는 플라즈마 액침(immersion) 주입기를 사용하여 수행될 수 있다.
바람직하게는, 이러한 주입은 이온 충격에 의해 수행된다. 좀더 바람직하게는, 주입되는 이온종은 수소이다. 희가스(예를 들어 헬륨)와 같은, 다른 이온종이 유리하게는 단독으로 사용될 수 있고 또는 수소와 결합될 수 있다.
이러한 주입은, 전면(13)의 평면에 대체로 평행하게 연장된 초기 취약지대(4)를, 원기판(1)의 체적내에 이온 침투의 평균 깊이로, 생성한다. 이송층(11)은 전면(13)과 이러한 취약지대(4) 사이에서 연장한다.
이러한 단계를 수행하기 위해, 등록상표 "Smart Cut"으로 알려진 방법에 관한 문헌이 참조될 수 있다.
초기 취약지대(4)는 예를 들어 문헌 EP-0849788에 설명된 바와 같이 얻어진 다공층으로 구성될 수도 있다. 이 경우에는, 이송층(11)이 에피택시(epitaxy)를 통해 얻어진다.
지지 기판(2)은 기계적 지지로서 작용하여 일반적으로 적어도 대략 300마이크로미터의 두께를 갖는다.
바람직하게는, 상술한 적용에서 자주 사용되는 임의의 단결정 또는 다결정 반도체 재료로 구성된다.
이러한 지지 기판(2)은 예를 들어 실리콘, 탄화규소, 사파이어, 다이아몬드, 게르마늄, 석영, 이트륨 정착 지르코니아(ZrO2(YO3)) 및 탄화규소의 합금 중에서 선택된 단층 고체 기판일 수 있다.
지지 기판(2)은 원기판(1)의 전면(13)을 수용하는 "전면"이라는 한 면(20)을 갖는다.
다음에, 도 1B에 나타낸 바와 같이, 이송층(11)의 전면(13)은, 중간층이 없이, 지지 기판(2)에 직접 본딩된다. 유리하게는, 이러한 본딩은 분자 응착을 통해 수행된다.
적절한 열 풀림(annealing) 단계 후, 응력을 가하여 초기 취약지대(4)를 따라 잔여물(12)의 분리를 수행한다 (도 1C 참조).
이를 행하기 위해서는, 다음 기술: 기계적 또는 전기적 응력의 인가, 화학 에칭 또는 예를 들어 레이저, 마이크로웨이브, 유도가열기, 오븐에서의 열처리를 이용한 에너지의 인가, 중 하나가 사용된다. 이러한 분리 기술은 당업자에게 잘 알려져 있어 추가로 설명하지 않는다. 이들은 단독 또는 결합되어 사용될 수 있다.
지지 기판(2)으로 이동되는 이송층(11)을 포함하는, 도면부호 5, 랭크1이라는 구조가 이렇게 얻어진다.
도 2A 내지 2C는 도 1A 내지 1C에서 연대하여 설명된 방법의 대안의 실시예를 설명하는 것으로, 적어도 하나의 중간층(3)이 이송층(11)과 지지 기판(2) 사이에 삽입된다는 점에서 상이하다.
그렇지만, 도 2A 내지 2C와 도 5A 내지 5F에서는, 간단화를 위해, 단지 하나의 중간층을 나타냈다.
유리하게는, 이들 중간층(3) 각각은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 및 다이아몬드 중에서 선택된 재료로 만들어진다.
변형된(strained) 실리콘의 중간층을 이완된(relaxed) 실리콘-게르마늄(SiGe)의 이송층상에 갖는 것도 가능하다. 여러 중간층(3)이 존재하는 경우에는, 후자는 동일한 특성 또는 상이한 특성이 될 수 있다.
이러한 중간층(3)은 증기상(vapour phase)에서의 화학적 도금 기술 또는 당업자에게 잘 알려진 임의의 다른 기술을 통해 얻어질 수 있고, 지지 기판(2)의 전면(20), 원기판(1)의 전면(13), 또는 2개의 전면에 수행될 수 있고, 이는 이들 2개 중 하나를 다른 하나에 가하기 이전에 수행된다.
이러한 중간층(3)이 산화층인 경우, 2개의 기판(1 또는 2) 중 하나 또는 다른 하나의 열 산화를 통해 얻어질 수도 있다.
중간층(3)이 어떻게 얻어지는지에 상관없이, 바람직하게는, 분자 응착을 통해 상부 중간층의 자유표면이 그에 면하는 기판(1 또는 2)의 자유표면에 본딩된다.
이러한 대안의 실시예의 방법의 마지막에서, 원기판(2), 이송층(11) 및 이들 사이에 삽입된 중간층(3)을 포함하는 랭크1의 제1 구조(5')가 얻어진다.
다음의 설명 및 청구범위에서, 랭크1의 구조에 관해 "이동된"이라는 단어는, 중간층(3)을 가지거나 가지지 않고, 적어도 하나의 본딩 단계를 포함하는 방법을 통해 이송층이 지지 기판으로 이동되는 것을 의미한다.
도면에 나타내지 않은 또 다른 실시예에 따르면, 중간층(3)을 갖거나 갖지 않고, 상술한 BESOI 기술을 통해 이송층(11)이 지지 기판(2)으로 이동될 수 있다.
도 3A 내지 3C는 기판으로 이동되는 이송층을 각각 포함하는 한 쌍의 구조를 얻을 수 있게 하는 본 발명에 따른 제1 실시예의 방법의 전체 사이클의 단계를 도시한다.
도 3A에서 알 수 있는 바와 같이, 이전에 설명된 초기 취약지대(4)를 얻는 기술에 의해 원자종을 주입하여, 이전에 얻어진 랭크1 구조(5)의 이송층(11) 내측에 취약지대(6)를 형성한다. 2개의 층이, 즉, 한쪽은 전면 이송층(110)으로 다른 쪽은 상기 전면 이송층(110)과 지지 기판(2) 사이에 위치된 배면 이송층(120)으로 한정된다.
도 3B에 도시된 다음 단계는, 본딩을 통해, 바람직하게는 분자 응착에 의한 직접 본딩에 의해, 보강 기판(71)을 상기 전면 이송층(110)의 자유표면(130)에 부착한다.
최후로, 도 3C에 도시된 마지막 단계는, 도 1C 및 2C와 연대하여 이전에 설명된 당업자에게 잘 알려진 기술에 의해, 응력(stress)을 가하여, 상기 취약지대(6)를 따라 이전 단계에서 얻어진 적층된 층들의 분리를 진행한다.
이렇게, 랭크2라 하는 2개의 구조(51 및 52)가 얻어진다. 제1 구조(51)는 지지 기판(2)과 배면 이송층(120)을 포함하고, 제2 구조(52)는 보강 기판(71)과 전면 이송층(110)을 포함한다.
이송층(11)은 분리 단계 후 얻어진 2개의 이송층(110 및 120)이 어떠한 결함 또는 블리스터(blister)를 갖지 않도록 충분한 두께를 가져야만 한다. 2개의 이송층(110 및 120)의 두께는 원자종의 주입 및 그에 따른 취약지대의 토착화(localisation)의 깊이에 따라 동일하거나 상이할 수 있다.
다음에 이제 방금 설명된 동작 사이클, 즉 취약지대의 생성, 보강기판의 부 착 및 생성된 취약지대를 따른 분리를, 상황에 따라 한 쌍 또는 두 쌍의 랭크3 구조(511, 512, 521, 522)(도 3F 참조)가 얻어질 때까지, 랭크2 구조(51, 52)의 적어도 하나 또는 그들 모두에 대해 반복할 수 있다.
도 3D에 나타낸 바와 같이, 배면 이송층(111)과 전면 이송층(112)을 한정하도록, 원자종의 주입을 통해, 이송층(110)의 전면(140)에 취약지대(6)의 생성 동작이 이루어진다.
랭크2 구조(51)에 동일한 방법이 계속 사용되어, 전면 이송층(122)과 배면 이송층(121)이 얻어진다.
다음 단계에서는 분자 응착을 통해 보강 기판(72)을 전면 이송층(112)의 전면(140)에 본딩하고 보강 기판(73)을 배면 이송층(122)의 전면(150)에 본딩하여 부착한다.
도 3F에 나타낸 바와 같이, 다음 단계에서는 4개의 랭크3 구조를 얻기 위해, 취약지대(6)를 따라, 얻어진 2개의 적층된 층들을 분리한다.
랭크2 구조(52)로부터 비롯된 2개의 랭크3 구조(521 및 522)는 각각 보강재(71)와 첫번째 것을 위한 배면 이송층(11), 그리고 보강재(72)와 두번째 것을 위한 전면 이송층(122)을 각각 포함하고, 랭크2 구조(51)로부터 비롯된 2개의 랭크3 구조(511 및 512)는 각각 보강재(73)와 첫번째 것을 위한 전면 이송층(122), 그리고 지지 기판(2)과 두번째 것을 위한 배면 이송층(121)을 각각 포함한다.
다음에, 원한다면, 잔여 사이클(extra cycle)이, 결함 또는 블리스터를 의미하는 저질 이송층의 이동을 초래하는 두께까지 기판으로 이동되는 이송층이 도달할 때까지, 랭크3 구조의 적어도 하나 또는 이하에서 얻어지는 다음 랭크들 중 적어도 하나를 개시구조로서 사용하여, 이제 방금 설명된 3개의 동작 사이클을 반복할 수 있다.
도 4A 내지 4F는 적어도 하나의 개재층(8, 8")이 보강 기판(71, 73)과 그에 면하는 이송층 사이에 삽입된다는 점에서 도 3A 내지 3F와 연대하여 설명된 것과 구별되는 대안의 실시예의 방법을 설명한다.
도면에서는, 단순화를 위해 단일 개재층(8, 8")을 나타내었다.
이러한 개재층(8 또는 8")은 예를 들어 증기상에서 화학적 도금을 통해 또는 당업자에게 알려진 임의의 다른 층도금 기술을 통해 만들어질 수 있다.
상기 개재층(8, 8")은 보강 기판(71, 73)의 산화를 통해 얻어질 수도 있다.
이러한 도금은, 바람직하게는 취약지대(6)를 생성할 목적의 원자종 주입 단계 이전에, 이송층상에 도금을 가해지기 전의 보강재 또는 이송층의 어느 하나에 수행될 수 있다.
다음에 개재층(8, 또는 8")이, 바람직하게는 분자 응착을 통한 본딩에 의해, 그에 면하는 층에 본딩된다.
예로서, 개재층(8, 8")은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 및 다이아몬드 중에서 선택된 재료로 만들어진다.
여러 개재층(8, 8")이 있는 경우에, 이들은 동일한 특성 또는 상이한 특성이 될 수 있다.
도 4E는 보강재(72)가 전면 이송층(112)상에 직접 본딩되어 개재층 없는 것을 도시한다.
랭크3 4개 구조가 이렇게 얻어지고, 그들 중에서, 2개(521'과 511')만 보강재, 이송층 및 개재층을 포함한다.
도 5A 내지 5F는, 한편으로 사용된 개시구조가 이송층(11)과 지지 기판(2) 사이에 삽입된 중간층(3)을 포함하는 랭크1 구조(5')라는 점에서, 다른 한편으로 개재층(8')이 보강재(72)와 전면 이송층(112) 사이에 사용된다는 점에서, 도 4A 내지4F와 연대하여 설명된 것과 구별되는 본 발명의 제2 실시예의 방법을 도시한다.
이러한 개재층(8')은 이전에 설명된 개재층(8 또는 8")과 동일한 방법으로 얻어지고 동일한 특성을 가진다.
2개의 랭크2 구조(51' 및 52')와 4개의 랭크3 구조, 첫번째 3개(521', 522' 및 511')는 각각 보강재, 개재층(8, 8' 또는 8") 및 이송층을 포함하고, 4번째(512')는 지지 기판(2), 중간층(3) 및 이송층(121)을 포함한다.
다음의 상세한 설명 및 청구범위에서, "보강기판을 이송층에 부착한다"라는 표현은, 보강재와 이송층 사이에 면밀한 접촉인 경우와 적어도 하나의 개재층(8, 8', 8")이 그들 사이에 존재하는 경우를 포함한다.
이제 방금 설명된 상이한 방법에서, "보강 기판"이라는 표현은, 기계적인 지지로서 작용하여 그로부터 비롯된 기판으로부터 이송층을 분리할 수 있게 하는 모든 타입의 기판을 말한다.
상기 얻어진 구조는 최종 목적된 적용(application)에 따라 보강재(71, 72, 73)의 특성이 선택된다.
보강 기판(71, 72, 73)은 지지 기판(2)에 대해 주어진 예들 중에서 선택될 수 있다.
이제 방금 설명된 상이한 방법 및 그 대안들은, 각 사이클의 끝에서 재활용되는 하나의 원기판(1)에 대해 적어도 한 쌍의 구조를 얻을 수 있게 하여, 생성된 구조 각각에 대해 원기판의 재활용이 필요한 기술 수준으로 알려진 방법들보다 더욱 경제적이고 상업적으로 실행할 수 있다.
또한, 각 사이클을 반복하여, 조작자는 동일한 특성 또는 상이한 특성의, 그리고 개재층(8, 8' 또는 8")을 포함하거나 포함하지 않는, 보강재를 적용하도록 선택할 수 있다. 이는 상이한 층들의 적층을 포함하는 구조를 부수적으로 얻을 수 있게 한다.
최종적으로, 원자종의 주입 파라메터에 따르면, 배면 이송층(120, 111 또는 121)은, 예를 들어 50나노미터(50㎚)보다 얇은 두께로, 매우 얇고, 이웃하는 전면 이송층(110, 112 또는 122)은 매우 두껍도록, 취약지대(6)를 생성할 수도 있다. 전면 이송층에 가압된 보강재의 두께와 결합된 전면 이송층의 두께는 열 풀림 처리의 나중 단계에서 배면 이송층에 변형 및 블리스터의 발생없이 상기 수행을 할 수 있게 한다. 이동되는 배면 이송층은 Smart Cut 방법과 같이 원자종 주입 방법에 의해 현재까지 얻어질 수 있는 것보다 매우 얇게 얻어진다.
또한, 랭크1 이상의 기판에 수행된 원자종 주입 단계들은 전면 이송층(110, 또는 122)에 결함들을 집중시키고, 직접 주입되지 않은 후면 이송층(120 또는 121)은, 주입 및 전면층의 두께보다 분리 영역에서 얇은 두께로 연장하는 분리에 연관된 지대(zone)를 갖는다.
도 5A 내지 5F를 참조로 본 발명에 따른 방법의 실시예를 아래에 설명한다.
실시예1
여기서 사용된 랭크1 구조는 단결정 실리콘인 지지 기판(2), 20㎚ 두께의 이산화 규소(SiO2)인 중간층(3) 및 1.5㎛ 두께의 단결정 실리콘인 이송층(11)을 포함하는 SOI 기판 타입의 구조(5')이다.
다음 단계에서는 대략 150keV의 주입 에너지와 대략 6.1016H+/cm2의 주입량에 기초한 수소 이온의 주입을 통해 취약지대(6)가 생성된다. 그래서, 배면 이송층(12)이 20㎚의 두께로 생성된다.
20㎚ 두께의 이산화 규소(SiO2)의 개재층(8)으로 덮혀진 단결정 실리콘에 보강재(71)가 가해진 다음 취약지대(6)를 따라 분리가 수행된다.
그래서, 한 쌍의 기판 SOI(51' 및 52')가 동시에 얻어진다.
다음에, 개시구조로서 랭크2의 SOI 기판(52')을 사용하여 상기 동작 사이클이 반복된다.
일단 표면이 준비되면, 전면 이송층(112)은 대략 0.6미크론의 두께를 갖고, 배면 이송층(111)은 대략 0.6미크론의 두께를 갖는다. 20㎚(20나노미터) 두께의 이산화 규소층(8')으로 덮혀진 단결정 실리콘으로 만들어진 보강재(72)를 사용시, 2개의 랭크3 SOI 기판(521' 및 522')은, 분리 후 대략 0.6미크론의 두께를 갖는 각각의 이송층(111 및 112)이 얻어진다.

Claims (19)

  1. 전자, 광전자, 광학 분야에서의 적용을 위해, 기판(71, 2)으로 이동되는 적어도 하나의 이송층(110, 120)을 각각 포함하는 적어도 한 쌍의 구조(51, 51', 52, 52')를 동시에 제조하는 방법에 있어서,
    a) 지지 기판(2)으로 이동되는 이송층(11)을 포함하는, 랭크1이라는 구조(5, 5')를 준비하는 단계;
    b) 원자종의 주입을 통해, 상기 랭크1 구조의 이송층(11)의 내측에 취약지대(6)를 형성하여, "전면 이송층"과 "배면 이송층"이라는, 2개의 층(110, 120)을 한정하고, 배면 이송층(120)은 상기 전면 이송층(110)과 상기 지지 기판(2) 사이에 위치되는 단계;
    c) 상기 전면 이송층(110)의 자유표면(130)에 보강 기판(71)을 부착하는 단계;
    d) 응력을 가하여, 상기 취약지대(6)를 따라, 단계 c)에서 구해진 적층된 층들을 분리하여, 랭크2로서 알려진 2개의 구조(51, 51', 52, 52')를 얻고, 첫번째(51, 51')는 적어도 상기 지지 기판(2)과 상기 배면 이송층(120)을 포함하고, 두번째(52, 52')는 적어도 상기 보강 기판(71)과 상기 전면 이송층(110)을 포함하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    기판(2, 71, 72, 73)으로 이동되는 적어도 하나의 이송층(111, 112, 121, 122)을 각각 포함하는 여러 쌍의 구조(511, 511', 512, 512', 521, 521', 522, 522')를 동시에 제조하기 위해,
    단계 b) 내지 d)에서 기재된 동작 사이클은, 개시 구조로서 랭크2 구조(51, 51', 52, 52')의 적어도 하나와 보강 구조(72, 73)를 이용하여 반복되고, 필요하다면, 이러한 동작 사이클이, 다음 랭크 구조(511, 511', 512, 512', 521, 521', 522, 522')의 적어도 하나로부터, 적어도 한번 반복되는 것을 특징으로 하는, 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    단계 a)의 이동 동작은 본딩 단계를 포함하고, 이송층(11)이 지지 기판(2)과 직접 접촉하는 것을 특징으로 하는, 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    단계 a)의 이동 동작은 본딩 단계를 포함하고, 하나 또는 여러 개의 중간층(3)이 이송층(11)과 지지 기판(2) 사이에 삽입되는 것을 특징으로 하는, 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    단계 c)의 부착 동작은 본딩에 의한 것이고, 보강 기판(71, 72, 73)이 전면 이송층(110, 112, 122)의 자유표면(130, 140, 150)과 직접 접촉하는 것을 특징으로 하는, 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    단계 c)의 부착 동작은 본딩에 의한 것이고, 적어도 하나의 개재층(8, 8', 8")이 보강 기판(71, 72, 73)과 전면 이송층(110, 112, 122)의 자유표면(130, 140, 150) 사이에 삽입되는 것을 특징으로 하는, 방법.
  7. 제 5 항에 있어서,
    상기 본딩은 분자 응착(molecular adhesion)을 통해 수행되는 것을 특징으로 하는 방법.
  8. 제 4 항에 있어서,
    상기 중간층(3)은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 다이아몬드, 및 변형 실리콘(strained silicon) 중에서 선택된 재료로 만들어지는 것을 특징으로 하는, 방법.
  9. 제 6 항에 있어서,
    상기 개재층(8, 8', 8")은 이산화 규소(SiO2), 질화 규소(Si3N4), 고유전율 절연재, 및 다이아몬드 중에서 선택된 재료로 만들어지는 것을 특징으로 하는, 방 법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 지지 기판(2), 보강 기판(71, 72, 73) 및 이송층(11, 110, 120, 111, 112, 121, 122) 중에서 적어도 하나의 구성은 반도체 재료로 만들어진 것을 특징으로 하는, 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 지지 기판(2)은 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 석영, 이트륨 정착 지르코니아(yttrium-stabilised zirconia) 및 탄화 규소 합금 중에서 선택된 적어도 하나의 재료층을 포함하는 것을 특징으로 하는, 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 보강 기판(71, 72, 73)은, 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 석영, 이트륨 정착 지르코니아 및 탄화 규소 합금 중에서 선택된 적어도 하나의 재료층을 포함하는 것을 특징으로 하는, 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 이송층(11, 110, 120, 111, 112, 121, 122)은 실리콘, 탄화 규소, 사파이어, 다이아몬드, 게르마늄, 실리콘-게르마늄, III-V 화합물 및 II-VI 화합물 중에서 선택된 재료로 만들어지는 것을 특징으로 하는, 방법.
  14. 제 4 항에 있어서,
    상기 지지 기판(2)은 단결정(single-crystal) 또는 다결정(poly-crystal) 실리콘이고, 상기 이송층(11, 110, 120, 111, 112, 121, 122)은 단결정 실리콘이며, 상기 보강 기판(71, 72, 73)은 단결정 또는 다결정 실리콘이고, 상기 중간층(3)은 이산화 규소인 것을 특징으로 하는, 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 랭크1 구조의 이송층(11)은 원기판(1)의 내측에 초기 취약지대(4)를 생성하여 얻어지고, 이 초기 취약지대(4)는, 상기 지지 기판(2)에 원기판(1)을 가한 후 초기 취약지대(4)를 따라 잔여물(12)을 분리하여, 원기판(1)의 잔여물(12)로부터 상기 이송층(1)을 분리하는 것을 특징으로 하는, 방법.
  16. 제 15 항에 있어서,
    상기 초기 취약지대(4)는 원자종의 주입을 통해 생성되는 것을 특징으로 하는, 방법.
  17. 제 15 항에 있어서,
    상기 초기 취약지대(4)는 다공성 지대인 것을 특징으로 하는, 방법.
  18. 제 6 항에 있어서,
    상기 본딩은 분자 응착(molecular adhesion)을 통해 수행되는 것을 특징으로 하는 방법.
  19. 제 6 항에 있어서,
    상기 지지 기판(2)은 단결정(single-crystal) 또는 다결정(poly-crystal) 실리콘이고, 상기 이송층(11, 110, 120, 111, 112, 121, 122)은 단결정 실리콘이며, 상기 보강 기판(71, 72, 73)은 단결정 또는 다결정 실리콘이고, 상기 개재층(8, 8',8")은 이산화 규소인 것을 특징으로 하는, 방법.
KR1020057022437A 2003-06-06 2004-06-03 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법 KR100751150B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0306845A FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR03/06845 2003-06-06
PCT/FR2004/001368 WO2005004232A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile

Publications (2)

Publication Number Publication Date
KR20060017615A KR20060017615A (ko) 2006-02-24
KR100751150B1 true KR100751150B1 (ko) 2007-08-22

Family

ID=33443190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022437A KR100751150B1 (ko) 2003-06-06 2004-06-03 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법

Country Status (7)

Country Link
US (2) US7115481B2 (ko)
EP (1) EP1631983A1 (ko)
JP (1) JP4625913B2 (ko)
KR (1) KR100751150B1 (ko)
CN (1) CN100358124C (ko)
FR (1) FR2855909B1 (ko)
WO (1) WO2005004232A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
IL174844A (en) 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
ATE518241T1 (de) 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
FR2944914B1 (fr) * 2009-04-22 2011-05-20 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
WO2011073716A1 (en) * 2009-12-15 2011-06-23 S.O.I. Tec Silicon On Insulator Technologies Process for recycling a substrate.
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
FR2977069B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
TWI576474B (zh) * 2012-01-12 2017-04-01 信越化學工業股份有限公司 Composite substrate containing no thermal decomposition of SOI and its manufacturing method
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
EP3099483B1 (en) 2014-01-27 2022-06-01 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
KR20160145062A (ko) 2014-04-09 2016-12-19 코닝 인코포레이티드 디바이스 변경된 기판 물품 및 제조 방법
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN111372772A (zh) 2017-08-18 2020-07-03 康宁股份有限公司 使用聚阳离子聚合物的临时结合
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426274B1 (en) 1995-02-02 2002-07-30 Sony Corporation Method for making thin film semiconductor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
AU2481101A (en) 1999-07-19 2001-02-05 Maschinenfabrik Bernard Krone Gmbh Harvesting equipment for stalk plants
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426274B1 (en) 1995-02-02 2002-07-30 Sony Corporation Method for making thin film semiconductor

Also Published As

Publication number Publication date
KR20060017615A (ko) 2006-02-24
CN1781188A (zh) 2006-05-31
JP2006527478A (ja) 2006-11-30
CN100358124C (zh) 2007-12-26
WO2005004232A1 (fr) 2005-01-13
JP4625913B2 (ja) 2011-02-02
US7407867B2 (en) 2008-08-05
FR2855909A1 (fr) 2004-12-10
US7115481B2 (en) 2006-10-03
FR2855909B1 (fr) 2005-08-26
EP1631983A1 (fr) 2006-03-08
US20040248378A1 (en) 2004-12-09
US20060286770A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100751150B1 (ko) 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
KR100751125B1 (ko) 지지 기판 및 초박층을 갖는 구조체를 취득하기 위한 방법
JP4064816B2 (ja) 気体種の導入を含む薄膜製造方法
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
KR100864065B1 (ko) 박막 제조 방법
US20030077885A1 (en) Embrittled substrate and method for making same
JP6487454B2 (ja) 層状半導体構造体の製造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP2018522426A (ja) 接合剥離層転写プロセス
US7279779B2 (en) Substrate assembly for stressed systems
US20080064182A1 (en) Process for high temperature layer transfer
KR20150013134A (ko) 광전자 디바이스를 형성하는 기술
KR20090018848A (ko) 방사 어닐링을 이용하여 제조되는 반도체-온-인슐레이터 구조
JP5284576B2 (ja) 半導体基板の製造方法
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
CN103828021A (zh) 制造复合晶片的方法
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
US20230040826A1 (en) Method of joining two semi-conductor substrates
KR100725141B1 (ko) 반도체 기판 및 그 제조방법
KR100842848B1 (ko) 반도체 층의 열처리 방법
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee