KR100725141B1 - 반도체 기판 및 그 제조방법 - Google Patents

반도체 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100725141B1
KR100725141B1 KR1020057020457A KR20057020457A KR100725141B1 KR 100725141 B1 KR100725141 B1 KR 100725141B1 KR 1020057020457 A KR1020057020457 A KR 1020057020457A KR 20057020457 A KR20057020457 A KR 20057020457A KR 100725141 B1 KR100725141 B1 KR 100725141B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
manufacturing
ion implantation
semiconductor substrate
Prior art date
Application number
KR1020057020457A
Other languages
English (en)
Other versions
KR20060005406A (ko
Inventor
타카오 요네하라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060005406A publication Critical patent/KR20060005406A/ko
Application granted granted Critical
Publication of KR100725141B1 publication Critical patent/KR100725141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

게르마늄 부재 상에 갈륨 비소층을 지닌 제 1기판에 이온을 주입하여, 해당 제 1기판에 이온주입층을 형성하는 제 1공정, 상기 제 1기판을 제 2기판에 결합시켜서 결합된 기판 적층체를 형성하는 제 2공정 및 상기 결합된 기판 적층체를 상기 이온주입층에서 분할하는 제 3공정에 의해서, 반도체 기판을 제조한다.

Description

반도체 기판 및 그 제조방법{SEMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD THEREFOR}
본 발명은 반도체 기판 및 그의 제조방법에 관한 것으로, 특히 갈륨 비소층을 지닌 반도체 기판 및 그의 제조방법에 관한 것이다.
갈륨 비소 등의 물질로 이루어진 화합물 반도체 기판상의 디바이스는 예를 들면, 고성능, 고속성 및 양호한 발광성을 지니고 있다. 하지만, 화합물 반도체 기판은, 고가이고, 기계적 강도가 낮고, 대면적 기판의 제작이 곤란하다.
이들 상황하에, 저렴하고, 기계적 강도도 높고, 대면적 기판을 형성한 실리콘 기판상에, 화합물 반도체를 헤테로에피택셜 성장시키는 시도가 행해져 왔다. 예를 들면, 일본국 특허 제 3,257,624호 공보에는, 실리콘 기판상에 화합물 반도체층을 헤테로에피택셜 성장시키고, 이 실리콘 기판에 이온주입을 행하고 나서, 이 실리콘 기판을 별도의 기판과 결합하고, 이어서, 이온주입층을 가열해서 붕괴시켜서 결합된 기판 적층체를 분할함으로써, 대면적의 화합물 반도체 기판을 얻는 방법이 개시되어 있다. 이러한 방법은, 요구되는 화합물 반도체 기판의 사양에 따라서는, 실리콘의 격자정수와 화합물 반도체의 격자정수 간의 부정합을 완화시켜서, 양호한 결정성을 얻을 필요가 있다.
일본국 특허 제 2,877,800호 공보에는, 실리콘 기판에 형성한 다공질 실리콘층상에 화합물 반도체층을 성장시킨 후, 이 실리콘 기판을 별도의 기판과 결합하고, 이어서, 유체의 제트(jet)에 의해 다공질 실리콘층을 파단시켜 결합된 기판 적층체를 분할함으로써, 화합물 반도체 기판을 얻는 방법이 개시되어 있다.
상기 일본국 특허 제 2,877,800호 공보에 개시된 제조방법에서는, 실리콘과 화합물 반도체와의 사이의 다공질 실리콘층은, 실리콘의 격자정수와 화합물 반도체의 격자정수 간의 부정합을 어느 정도 완화시켜, 헤테로에피택셜층을 형성하고 있다. 그러나, 다공질 실리콘의 격자정수와 화합물 반도체의 격자정수 간의 부정합을 제거하는 것은 용이하지 않으므로, 얻어진 화합물 반도체의 결정성이 나쁠 수도 있다. 그리고, 요구되는 일부의 화합물 반도체 디바이스의 사양에 따라서는, 이와 같은 제조방법에 의해 형성된 화합물 반도체 기판의 적용 범위가 한정되어 버려, 화합물 반도체 디바이스가 그들의 우위성을 충분히 발휘하지 못하는 일도 있다.
발명의 개시
본 발명은, 상기의 고찰을 기초로 해서 이루어진 것으로서, 화합물 반도체 디바이스로서의 우위성을 충분히 발휘하고, 또 경제성을 확보할 수 있는 반도체 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 반도체 기판의 제조방법은, 게르마늄 부재 상에 갈륨 비소층을 지닌 제 1기판에 이온을 주입하여, 해당 제 1기판에 이온주입층을 형성하는 제 1공정, 상기 제 1기판을 제 2기판에 결합시켜서 결합된 기판 적층체를 형성하는 제 2공정 및 상기 결합된 기판 적층체를 상기 이온주입층에서 분할하는 제 3공정을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시형태에 의하면, 상기 갈륨 비소층은 에피택셜 성장에 의해 형성되는 것이 바람직하다. 또, 상기 제 1공정은, 상기 갈륨 비소층 위에 화합물 반도체층을 형성하는 공정을 포함해도 된다.
본 발명의 바람직한 실시형태에 의하면, 상기 이온은, 수소 이온 또는 희가스 이온 중의 하나를 포함하는 것이 바람직하다.
본 발명의 바람직한 실시형태에 의하면, 상기 제 3공정은 상기 결합된 기판 적층체를 어닐링함으로써 상기 이온주입층에서 분할하는 공정을 포함하는 것이 바람직하다.
본 발명의 바람직한 실시형태에 의하면, 상기 제 3공정은, 상기 결합된 기판 적층체를 유체의 제트 혹은 정압에 의해 상기 이온주입층에서 분할하는 공정을 포함하는 것이 바람직하다.
본 발명의 바람직한 실시형태에 의하면, 상기 제 3공정은, 부재를 상기 이온주입층에 삽입함으로써 상기 이온주입층에서 상기 결합된 기판 적층체를 분할하는 공정을 포함하는 것이 바람직하다.
본 발명의 바람직한 실시형태에 의하면, 상기 제 3공정 후에, 상기 제 2기판으로 옮겨진 갈륨비소층의 부분 상에 남겨진 이온주입층 부분을 제거하는 공정을 또 포함하는 것이 바람직하다.
본 발명의 바람직한 실시형태에 의하면, 상기 분할공정에서 분할에 의해 얻어진 게르마늄 부재의 표면을 평탄화해서 해당 게르마늄 부재를 제 1공정에서 재이용하는 공정을 또 포함하는 것이 바람직하다.
본 발명의 기타 특징과 이점은 첨부도면과 관련해서 취한 바람직한 실시형태의 이하의 설명으로부터 명백해질 것이며, 첨부도면에 있어서 동일한 참조부호는 그 도면 전체를 통해서 동일 또는 유사한 부분을 나타낸다.
명세서의 한 부분을 구성하고, 구체화하는 첨부도면이, 상세한 설명과 함께 본 발명의 실시형태를 설명하는 것은, 본 발명의 원리를 설명하는 역할을 한다.
도 1은 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면
도 2는 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면
도 3은 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면
도 4는 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면
도 5는 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면
도 6은 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명 하기 위한 도면
도 7은 본 발명의 바람직한 실시형태에 의한 반도체 기판의 제조방법을 설명하기 위한 도면.
발명을 실시하기 위한 최상의 형태
본 발명의 바람직한 실시형태에 대해 첨부도면을 참조해서 상세히 설명한다.
도 1 내지 도 7은, 본 발명의 바람직한 실시형태에 의한 기판 제조방법을 설명하기 위한 도면이다. 도 1에 표시한 공정에서는, 게르마늄 부재(11)를 준비한다. 이어서, 도 2에 표시한 공정에서는, 게르마늄 부재(11)의 표면에 에피택셜 성장에 의해 갈륨 비소층(12)을 형성한다. 게르마늄의 격자정수와 갈륨 비소의 격자정수 간의 부정합은 미소하므로, 결정성이 양호한 갈륨 비소층을 게르마늄 부재(11) 상에 형성하는 것이 가능하다. 또, 에피택셜 성장에 의하면, 두께가 균일한 갈륨 비소층을 형성하는 것이 가능하다.
도 3에 표시한 공정에서는, 도 2에 표시한 갈륨 비소층(12)의 표면에 수소이온을 주입한다. 갈륨 비소층(12)의 내부에 이온주입층(13)을 형성해서, 제 1기판(10)을 형성한다. 주입시에는, 수소 외에, 헬륨, 네온, 아르곤, 크립톤, 제논 등과 같은 희가스의 이온을 단독 혹은 조합해서 사용할 수 있다. 또, 도시하지는 않았지만, 이온주입에 앞서서, 갈륨 비소층(12)의 표면에 절연층을 형성하고 있다. 이온주입층(13)은 게르마늄 부재(11) 및 갈륨 비소층(12)의 적어도 어느 한쪽에 형성될 수 있다.
도 4에 표시한 공정에서는, 제 1기판(10)의 표면에 제 2기판(20)을 결합시켜서 결합된 기판 적층체(30)를 형성한다. 제 2기판(20)으로서는, 전형적으로는, 실리콘 기판 또는 그의 표면에 SiO2층 등의 절연층을 형성함으로써 얻어진 기판을 채용하는 것이 가능하다. 또, 제 2기판(20)으로서는, 절연성 기판(예를 들면, 유리 기판) 등의 기타 다른 기판이어도 된다.
도 5에 표시한 공정에서는, 결합된 기판 적층체(30)를 이온주입층(13)의 부분에서 2매의 기판으로 분할한다. 이온주입층(13)은, 미소한 공동(microcavity), 미소한 기포, 왜곡 혹은 결함이 고도로 집중되어, 결합된 기판 적층체(30)의 나머지 부분보다도 더욱 취약하다. 이 분할은, 예를 들면, 결합된 기판 적층체(30)에 어닐링을 실시함으로써 수행하는 것이 가능하다. 또는, 예를 들면, 유체를 사용하는 방법에 의해 분할을 행하는 것도 가능하다. 그 방법으로서는, 예를 들면, 유체(액체 또는 기체)의 제트를 형성해서 이것을 분리층(12)에 주입하는 방법이나, 유체의 정압을 이용하는 방법 등을 바람직하게 이용할 수 있다. 제트주입 방법 중, 유체로서 물을 이용하는 방법은, 워터제트법이라 부른다. 또는, 상기의 분할은, 예를 들면, 쐐기 등과 같은 고체 부재를 분리층(12)에 삽입함으로써도 실시하는 것이 가능하다.
도 6에 표시한 공정에서는, 제 2기판(20)의 갈륨 비소층(12b)상에 잔류하고 있는 이온주입층(13b)을 에칭액 등을 사용해서 제거한다. 이때, 갈륨 비소층(12b)을 에칭 스토퍼층으로서 이용하면 된다. 그 후, 필요에 따라서, 수소어닐링 공정, 연마 공정 등의 평탄화 공정을 실시해서 평탄화해도 된다.
이상의 방법에 의해, 도 7에 표시한 바와 같은 반도체 기판(40)이 얻어진다. 도 7에 표시한 반도체 기판(40)은, 표면에 얇은 갈륨 비소층(12b)을 지닌다. 여기서, "얇은 갈륨 비소층"이란, 일반적인 반도체 기판에 비해서 얇은 층을 의도한 표현이며, 갈륨 비소층(12b)의 두께는, 예를 들면, 5nm 내지 5㎛의 범위가 바람직하다. 또한, 반도체 디바이스의 사양에 따라서는, 갈륨 비소층(12b) 상에, AlGaAs, Gap, InP, InAs 등의 다른 화합물 반도체층을 형성하는 것도 가능하다.
또, 도 5에 표시한 공정에 있어서 분할 후, 게르마늄 부재(11)상에 잔류하고 있는 이온주입층(13a) 등을 에칭액 등을 이용해서 제거한다. 이어서, 수소어닐링 공정, 연마공정 등을 실시해서, 게르마늄 부재의 표면을 평탄화한다. 이 평탄화 기판을 도 1에 표시한 공정에서 사용될 게르마늄 부재(11)로서 재이용하는 것도 가능하다. 또, 이러한 게르마늄 부재(11)의 반복 이용은, 반도체 기판의 제조비를 대폭 저감시키는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 의한 제조방법에 의하면, 두께가 균일하고 또 결정성이 양호한 갈륨 비소층을 지닌 반도체 기판을 얻는 것이 가능하다. 또, 본 발명에 의한 제조방법에 의하면, 갈륨 비소층을 지닌 반도체 기판의 제조비를 크게 저감시키는 것이 가능하다.
따라서, 본 발명에 의하면, 화합물 반도체 디바이스로서 그의 우위성을 충분히 발휘하고, 또 양호한 경제성을 확보할 수 있는 반도체 기판의 제조방법을 제공 하는 것이 가능하다.
본 발명의 정신과 범위를 일탈함이 없이 본 발명의 다수의 명백하게 광범위한 다른 실시형태를 행할 수 있으므로, 본 발명은, 첨부된 특허청구범위에 규정된 것을 제외하고 그의 구체적인 실시형태로 한정되지 않는다.

Claims (10)

  1. 게르마늄 부재 상에 갈륨 비소층을 지닌 제 1기판에 이온을 주입하여, 해당 제 1기판에 이온주입층을 형성하는 제 1공정;
    상기 제 1기판을 제 2기판에 결합시켜서 결합된 기판 적층체를 형성하는 제 2공정; 및
    상기 결합된 기판 적층체를 상기 이온주입층에서 분할하는 제 3공정을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  2. 제 1항에 있어서, 에피택셜 성장에 의해 상기 갈륨 비소층을 형성하는 것을 특징으로 하는 반도체 기판의 제조방법.
  3. 제 1항에 있어서, 상기 제 1공정은, 상기 갈륨 비소층 위에 화합물 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  4. 제 1항에 있어서, 상기 이온은 수소 이온 또는 희가스의 이온 중의 하나를 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  5. 제 1항에 있어서, 상기 제 3공정은, 상기 결합된 기판 적층체를 열처리함으로써 상기 이온주입층에서 해당 결합된 기판 적층체를 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  6. 제 1항에 있어서, 상기 제 3공정은, 상기 결합된 기판 적층체를 유체의 제트 혹은 정압에 의해 상기 이온주입층에서 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  7. 제 1항에 있어서, 상기 제 3공정은, 부재를 상기 이온주입층에 삽입함으로써 상기 이온주입층에서 상기 결합된 기판 적층체를 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  8. 제 1항에 있어서, 상기 제 3공정 후에, 상기 제 2기판으로 옮겨진 갈륨비소층의 부분 상에 남겨진 이온주입층 부분을 제거하는 공정을 또 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  9. 제 1항에 있어서, 상기 분할공정에서 분할에 의해 얻어진 게르마늄 부재의 표면을 평탄화해서 해당 게르마늄 부재를 제 1공정에서 재이용하는 공정을 또 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  10. 삭제
KR1020057020457A 2003-05-07 2004-04-28 반도체 기판 및 그 제조방법 KR100725141B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003128917A JP4532846B2 (ja) 2003-05-07 2003-05-07 半導体基板の製造方法
JPJP-P-2003-00128917 2003-05-07

Publications (2)

Publication Number Publication Date
KR20060005406A KR20060005406A (ko) 2006-01-17
KR100725141B1 true KR100725141B1 (ko) 2007-06-07

Family

ID=33432059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020457A KR100725141B1 (ko) 2003-05-07 2004-04-28 반도체 기판 및 그 제조방법

Country Status (6)

Country Link
EP (1) EP1620880A4 (ko)
JP (1) JP4532846B2 (ko)
KR (1) KR100725141B1 (ko)
CN (2) CN101145509A (ko)
TW (1) TWI259514B (ko)
WO (1) WO2004100233A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794409A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法
JP3879173B2 (ja) * 1996-03-25 2007-02-07 住友電気工業株式会社 化合物半導体気相成長方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス

Also Published As

Publication number Publication date
JP4532846B2 (ja) 2010-08-25
WO2004100233A1 (en) 2004-11-18
EP1620880A4 (en) 2008-08-06
EP1620880A1 (en) 2006-02-01
CN1698180A (zh) 2005-11-16
CN100358104C (zh) 2007-12-26
TW200425261A (en) 2004-11-16
CN101145509A (zh) 2008-03-19
JP2004335693A (ja) 2004-11-25
TWI259514B (en) 2006-08-01
KR20060005406A (ko) 2006-01-17

Similar Documents

Publication Publication Date Title
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US6429095B1 (en) Semiconductor article and method of manufacturing the same
KR100751150B1 (ko) 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
KR100392980B1 (ko) 분리장치 및 분리방법과 기판의 제조방법
KR101116540B1 (ko) 공-이온주입에 의한 기판의 취약한 영역의 형성 방법
JP4049834B2 (ja) 半導体材料薄膜の製造方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US7348257B2 (en) Process for manufacturing wafers of semiconductor material by layer transfer
KR100279756B1 (ko) 반도체 물품의 제조방법
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JPH09237884A (ja) 半導体基板の作製方法
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
JP2000349267A (ja) 半導体部材の作製方法
KR100917941B1 (ko) 임시 지지부가 분리되는 기판의 제조 공정 및 관련 기판
US20050124137A1 (en) Semiconductor substrate and manufacturing method therefor
KR100725141B1 (ko) 반도체 기판 및 그 제조방법
US20090325362A1 (en) Method of recycling an epitaxied donor wafer
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
KR100842848B1 (ko) 반도체 층의 열처리 방법
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee