CN1698180A - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1698180A
CN1698180A CNA2004800006869A CN200480000686A CN1698180A CN 1698180 A CN1698180 A CN 1698180A CN A2004800006869 A CNA2004800006869 A CN A2004800006869A CN 200480000686 A CN200480000686 A CN 200480000686A CN 1698180 A CN1698180 A CN 1698180A
Authority
CN
China
Prior art keywords
substrate
manufacture method
layer
ion
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800006869A
Other languages
English (en)
Other versions
CN100358104C (zh
Inventor
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1698180A publication Critical patent/CN1698180A/zh
Application granted granted Critical
Publication of CN100358104C publication Critical patent/CN100358104C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

进行在第一衬底上注入离子并在第一衬底中形成离子注入层的第一步骤，该第一衬底具有镓构件上的砷化镓层，将第一衬底粘结到第二衬底以形成粘结衬底叠层的第二步骤，以及将粘结衬底叠层在离子注入层处分开的第三步骤，从而制造半导体衬底。

Description

半导体衬底及其制造方法
技术领域
本发明涉及半导体衬底及其制造方法，更具体地，涉及具有砷化镓层的半导体衬底及其制造方法。
背景技术
在由砷化镓和其它材料制成的化合物半导体衬底上的器件具有例如高性能、高速度和良好的光发射性能。然而，化合物半导体衬底价格昂贵并具有低机械强度，并且难以制造大面积衬底。
在这些情况下，已经进行了尝试，以在硅衬底上异质外延生长化合物半导体，其价格低廉，具有高机械强度并能形成大面积衬底。例如，日本专利3,257,624公开了一种在硅衬底上通过异质外延生长化合物半导体层、在硅衬底中注入离子、将硅衬底粘结到其它衬底、加热离子注入层并使其瓦解、并分开粘结的衬底叠层而获得大面积半导体衬底的方法。取决于所需化合物半导体衬底的规格，这样的方法需要弛豫硅的点阵常数和化合物半导体的点阵常数之间的错配，以获得良好的结晶度。
日本专利2,877,800公开了通过在硅衬底上形成的多孔硅层上生长化合物半导体层、将硅衬底粘结到其它衬底、采用射流切割多孔硅层以及分开粘结的衬底叠层而获得化合物半导体衬底的方法。
在日本专利2,877,800中公开的制造方法中，在一定程度上，硅和化合物半导体之间的多孔硅层弛豫了硅的点阵常数和化合物半导体的点阵常数之间的错配，从而形成异质外延的层。难以消除多孔硅的点阵常数和化合物半导体的点阵常数之间的错配，因此所得到的化合物半导体可能具有差的结晶度。一些所需的化合物半导体器件的规格可能限制采用这种制造方法形成的化合物半导体衬底的应用范围，并且该化合物半导体器件可能不足以表现出其优越性。
发明内容
本发明基于前述的考虑，并且其目的是提供一种制造足以表现出其作为化合物半导体器件的优越性并且可以保证良好的经济性的半导体衬底的方法。
根据本发明，提供了一种半导体衬底制造方法，其特征在于包括在第一衬底中注入离子以及在第一衬底中形成离子注入层的第一步骤，该第一衬底具有镓构件上的砷化镓层，将第一衬底粘结到第二衬底上以形成粘结衬底叠层的第二步骤，以及将粘结衬底叠层在离子注入层处分开的第三步骤。
根据本发明的优选实施方式，砷化镓层优选地由外延生长形成。同样，第一步骤可以包括在砷化镓层上形成化合物半导体层的步骤。
根据本发明的优选实施方式，离子优选地包括氢离子和稀有气体离子中的一种。
根据本发明的优选实施方式，第三步骤优选地包括通过对粘结的衬底叠层退火而在离子注入层处分开粘结的衬底叠层的步骤。
根据本发明的优选实施方式，第三步骤优选地包括通过射流或静压力而在离子注入层处分开粘结的衬底叠层的步骤。
根据本发明的优选实施方式，第三步骤优选地包括通过在离子注入层中插入一个构件而在离子注入层处分开粘结的衬底叠层的步骤。
根据本发明的优选实施方式，所述制造方法优选地还包括去除砷化镓层的一部分上留下的离子注入层的一部分的步骤，在第三步骤之后，该离子注入层已经转移到第二衬底上。
根据本发明的优选实施方式，所述制造方法优选地还包括平面化在分开步骤中通过分开而获得的镓构件的表面以及重新在第一步骤中使用该镓构件的步骤。
从结合附图的以下描述中，本发明的其它特征和优点将明显，其中各图中相似的参考符号表示相同或类似的部分。
附图说明
包含在本说明书并构成其一部分的附图说明了本发明的实施方式，并且与说明书一起用于解释本发明的原理。
图1是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；
图2是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；
图3是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；
图4是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；
图5是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；
图6是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图；以及
图7是用于解释根据本发明的优选实施方式的半导体衬底制造方法的视图。
具体实施方式
将参照附图描述本发明的优选实施方式。
图1至7用于解释根据本发明的优选实施方式的半导体衬底制造方法。在图1所示的步骤中，准备镓构件11。然后，在图2所示的步骤中，通过外延生长在镓构件11的表面上形成砷化镓层12。由于镓的点阵常数和砷化镓的点阵常数之间的错配小，因此可以在镓构件11上形成具有良好结晶性的砷化镓层。外延生长允许砷化镓层具有均匀的厚度。
在图3所示的步骤中，氢离子可以被注入到图2所示的砷化镓层12的表面中。在砷化镓层12中形成离子注入层13，从而形成第一衬底10。除了氢离子之外，稀有气体如氦、氖、氩、氪、氙等的离子可以单独或结合地用于注入中。尽管未示出，在离子注入之前，在砷化镓层12的表面上形成绝缘层。可以在镓构件11和砷化镓层12中的至少一个中形成离子注入层13。
在图4所示的步骤中，第二衬底20被粘结到第一衬底10的表面上以形成粘结衬底叠层30。典型地，硅衬底以及在其表面上通过形成如SiO2层的绝缘层而获得的衬底可以用作第二衬底20。同样，如绝缘衬底(例如玻璃衬底)的任何其它衬底可以用作第二衬底20。
在图5所示的步骤中，粘结衬底叠层30在离子注入层13处被分成两个衬底。离子注入层13具有高浓度的微空穴、微管、变形或缺陷，并比粘结衬底叠层30的其余部分更易碎。该分开可以通过例如对粘结衬底叠层30退火来进行。或者，该分开可以通过例如使用流体的方法来进行。对于该方法可以优选地使用形成射流(液体或气体)并将射流喷射到分离层12上的方法、使用流体静压力的方法等。在射流喷射方法中，使用水作为流体的方法被称作水射流方法。或者，该分开可以通过向分离层12中插入固体部件如楔子来进行。
在图6所示的步骤中，使用蚀刻剂等去除留在第二衬底20的砷化镓层12b上的离子注入层13b。此时，砷化镓层12b优选地用作蚀刻停止层。然后，可以按需要进行氢退火步骤、抛光步骤等，以平面化第二衬底。
采用上述的操作，获得图7所示的半导体衬底40。图7所示的半导体衬底40在其表面上具有薄砷化镓层12b。描述“薄砷化镓层”希望用于表示比常规的半导体衬底更薄的层。为了表现出作为半导体器件的优越性，砷化镓层12b的厚度优选落入5纳米到5微米的范围内。决定于半导体器件的规格，可以在砷化镓层12b上形成AlGaAs、GaP、InP、InAs等其它的化合物半导体层。
在图5所示的步骤中分开之后，使用蚀刻剂等去除留在镓构件11上的离子注入层13a等。然后进行氢退火步骤、抛光步骤等以平面化镓构件的表面。平面化的衬底可以被重新用作镓构件11，从而用于图1所示的步骤中。镓构件11的重复再使用可以明显地减少半导体衬底的制造成本。
如上所述，根据本发明的制造方法使得可能获得具有均匀厚度和良好结晶度的砷化镓层的半导体衬底。并且，根据本发明的该制造方法可以明显地减少带有砷化镓层的半导体衬底的制造成本。
因此，根据本发明，提供了一种制造充分表现出其作为化合物半导体器件的优越性并能保证良好的经济性的半导体衬底的方法。
由于可以在不背离其精神和范围的情形下实现本发明的许多明显、广泛不同的实施方式，因此应当理解本发明不限于其特定实施方式，而是由权利要求所来限定。

Claims (10)

1.一种半导体衬底制造方法，包括：
在具有镓构件上的砷化镓层的第一衬底中注入离子并在第一衬底中形成离子注入层的第一步骤；
将第一衬底粘结到第二衬底以形成粘结衬底叠层的第二步骤；以及
将粘结衬底叠层在离子注入层处分开的第三步骤。
2.根据权利要求1的制造方法，其中所述砷化镓层由外延生长形成。
3.根据权利要求1的制造方法，其中所述第一步骤包括在砷化镓层上形成化合物半导体层的步骤。
4.根据权利要求1的制造方法，其中所述离子包括氢离子和稀有气体离子中之一的离子。
5.根据权利要求1的方法，其中所述第三步骤包括通过对粘结衬底叠层退火而在离子注入层处将粘结衬底叠层分开的步骤。
6.根据权利要求1的制造方法，其中所述第三步骤包括通过射流或静压力而在离子注入层处将粘结衬底叠层分开的步骤。
7.根据权利要求1的制造方法，其中所述第三步骤包括通过在离子注入层中插入一个构件而在离子注入层处将粘结衬底叠层分开的步骤。
8.根据权利要求1的制造方法，还包括除去留在一部分砷化镓层上的一部分离子注入层的步骤，该部分离子注入层在第三步骤之后已经被转移到第二衬底上。
9.根据权利要求1的制造方法，还包括平面化通过在分开步骤中分开而获得的镓构件的表面并在第一步骤中再使用该镓构件的步骤。
10.通过如权利要求1限定的制造方法制造的半导体衬底。
CNB2004800006869A 2003-05-07 2004-04-28 半导体衬底及其制造方法 Expired - Fee Related CN100358104C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP128917/2003 2003-05-07
JP2003128917A JP4532846B2 (ja) 2003-05-07 2003-05-07 半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101812355A Division CN101145509A (zh) 2003-05-07 2004-04-28 半导体衬底及其制造方法

Publications (2)

Publication Number Publication Date
CN1698180A true CN1698180A (zh) 2005-11-16
CN100358104C CN100358104C (zh) 2007-12-26

Family

ID=33432059

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101812355A Pending CN101145509A (zh) 2003-05-07 2004-04-28 半导体衬底及其制造方法
CNB2004800006869A Expired - Fee Related CN100358104C (zh) 2003-05-07 2004-04-28 半导体衬底及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101812355A Pending CN101145509A (zh) 2003-05-07 2004-04-28 半导体衬底及其制造方法

Country Status (6)

Country Link
EP (1) EP1620880A4 (zh)
JP (1) JP4532846B2 (zh)
KR (1) KR100725141B1 (zh)
CN (2) CN101145509A (zh)
TW (1) TWI259514B (zh)
WO (1) WO2004100233A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794409A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法
JP3879173B2 (ja) * 1996-03-25 2007-02-07 住友電気工業株式会社 化合物半導体気相成長方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス

Also Published As

Publication number Publication date
TW200425261A (en) 2004-11-16
JP4532846B2 (ja) 2010-08-25
WO2004100233A1 (en) 2004-11-18
KR20060005406A (ko) 2006-01-17
JP2004335693A (ja) 2004-11-25
EP1620880A1 (en) 2006-02-01
CN101145509A (zh) 2008-03-19
EP1620880A4 (en) 2008-08-06
KR100725141B1 (ko) 2007-06-07
TWI259514B (en) 2006-08-01
CN100358104C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
CN1158702C (zh) 单晶膜的晶体离子切割
EP1453096B1 (en) Method for producing a bonded wafer
EP1986217B1 (en) Method for manufacturing semiconductor substrate
US6362077B1 (en) Structure comprising a thin layer of material made up of conductive zones and insulating zones and a method of manufacturing such a structure
KR20030045936A (ko) 소이형 기판 형성 방법
WO1999014797A1 (en) Compliant universal substrates for epitaxial growth
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
EP2020022A2 (en) Semiconductor on glass insulator made using improved thinning process
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
KR19980042472A (ko) 반도체물품의 제조방법
KR19990068239A (ko) Ｓｏｉ기판의 재생방법 및 재생기판
KR100874788B1 (ko) 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
CN1385906A (zh) 一种广义的绝缘体上半导体薄膜材料及制备方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
CN101106067A (zh) 半导体器件与硅衬底的剥离方法
US20050124137A1 (en) Semiconductor substrate and manufacturing method therefor
EP3485505A1 (en) Method of a donor substrate undergoing reclamation
CN1698180A (zh) 半导体衬底及其制造方法
CN1184692C (zh) 一种多层结构绝缘层上锗化硅材料及制备方法
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
KR100465630B1 (ko) 웨이퍼의 제조방법
JPH10335617A (ja) 半導体基板の製造方法
CN1632944A (zh) 一种高压集成电路的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee