CN108231695A - 复合衬底及其制造方法 - Google Patents

复合衬底及其制造方法 Download PDF

Info

Publication number
CN108231695A
CN108231695A CN201611160554.3A CN201611160554A CN108231695A CN 108231695 A CN108231695 A CN 108231695A CN 201611160554 A CN201611160554 A CN 201611160554A CN 108231695 A CN108231695 A CN 108231695A
Authority
CN
China
Prior art keywords
substrate
gan
amorphous
layer
single crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611160554.3A
Other languages
English (en)
Inventor
陈龙
李成
袁理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201611160554.3A priority Critical patent/CN108231695A/zh
Priority to PCT/CN2017/079048 priority patent/WO2018107616A1/zh
Publication of CN108231695A publication Critical patent/CN108231695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Abstract

一种复合衬底的制造方法，包括如下步骤：提供一具有单晶层表面第一衬底和一具有非晶或多晶材料表面的第二衬底，非晶或多晶材料与所述单晶层均为III族化合物半导体；注入起泡离子至所述第一衬底；以所述第一衬底的单晶层表面和第二衬底的非晶或多晶材料表面为中间层，将所述第一衬底和第二衬底键合在一起；热处理键合后衬底，使所述第一衬底在起泡离子注入处发生剥离而形成复合衬底，所述复合衬底包括设置在非晶或多晶材料表面的单晶层。

Description

复合衬底及其制造方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种复合衬底及其制造方法。
背景技术
以GaN为代表的III-N族材料具有宽直接带隙、优越的抗辐噪性、高雪崩击穿电场、良好的热传导率以及强场下高电子漂移速率等众多优良特性，被广泛应用于各种场合。
对于现在的GaN基半导体材料器件来讲，由于缺少GaN衬底，通常GaN基LED的外延膜主要是生长在蓝宝石衬底、SiC、Si等衬底上。到目前为止，GaN材料体系的外延生长技术，基本是基于大失配的异质外延技术。
蓝宝石衬底的异质外延技术，其主要问题是：1.由于GaN和蓝宝石之间有较大的晶格失配和热应力失配，由此造成极高的失配位错，严重影响晶体质量，降低器件的可靠性；2.蓝宝石是绝缘体，常温下电阻率大于1011Ωcm，这样就无法制作垂直结构的器件，通常只能在外延层上表面制作N型和P型电极，增加了器件制备中的光刻和刻蚀工艺过程，也降低了材料的利用率；3.蓝宝石的导热性能不好，在100℃热导率约为0.25W/cmK，在大面积大功率器件中，散热问题非常突出；4.蓝宝石硬度很高，后续难以处理，通常需要激光剥离。
SiC衬底的异质外延技术：虽然其晶体常数与GaN晶格常数最为相近，晶格失配较小，但仍然存在失配位错及热失配位错，热失配则更进一步地会造成外延膜在降温过程中的微裂纹；更为重要的是，SiC衬底造价极其昂贵，在商用领域应用中存在明显困难。
Si衬底的异质外延技术，其主要问题是：1.GaN与硅之间的17％大晶格失配，造成很高的缺陷密度；2.54％的热膨胀系数的巨大失配导致外延膜在降温过程中产生裂纹；3.金属Ga直接与硅衬底接触时会有化学回融反应。
因此，对于晶体外延而言，同质外延能够获得完全匹配的晶格、和同样的热膨胀系数，是外延的最佳选择。然而，GaN单晶衬底高昂的价格直接制约了其在各类器件领域的商业应用。目前，一片2英寸GaN单晶衬底价格可以达到2000美金，大尺寸的GaN单晶衬底在技术上更是难以获得，所以，这样的巨大成本完全限制了GaN单晶衬底的应用。
发明内容
本发明所要解决的技术问题是，提供一种用于外延生长的复合衬底及其制造方法。
为了解决上述问题，本发明提供了一种复合衬底，包括一支撑层和所述支撑层表面的单晶层，所述支撑层与所述单晶层均为III族化合物半导体，且所述支撑层的材料为多晶或非晶材料。
可选的，所述支撑层的材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种。
可选的，所述支撑层厚度介于150um-725um。
可选的，所述单晶层的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种。
可选的，所述单晶层的厚度范围是200nm至1000nm。
一种复合衬底的制造方法，包括如下步骤：提供一具有单晶层表面第一衬底和一具有非晶或多晶材料表面的第二衬底，非晶或多晶材料与所述单晶层均为III族化合物半导体；；注入起泡离子至所述第一衬底；以所述第一衬底的单晶层表面和第二衬底的非晶或多晶材料表面为中间层，将所述第一衬底和第二衬底键合在一起；热处理键合后衬底，使所述第一衬底在起泡离子注入处发生剥离而形成复合衬底，所述复合衬底包括设置在非晶或多晶材料表面的单晶层。
可选的，所述起泡离子选自于氢离子和氦离子中的一种或者两者的组合。
可选的，所述第一衬底的材料是单晶硅。
可选的，所述非晶或多晶材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种。
可选的，所述单晶层的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种，并以外延的方式形成于所述第一衬底表面。
可选的，所述单晶层的厚度范围是200nm至1000nm。
上述复合衬底表面为单晶层，在该单晶层上继续同质外延不会造成晶格失配或热膨胀失配，可以获得高晶体质量的材料。而复合衬底下的支撑层由于是采用相同元素的非晶或多晶层，成比低廉且具有与单晶层相匹配热膨胀系数，在生长过程中不会由于升降温导致衬底曲率发生变化，这就避免了热膨胀失配引起的外延膜微裂纹。故本具体实施方式提供的复合衬底相比异质衬底具有更好的材料性能，相比全部为单晶层的同质衬底具有更低的成本。
附图说明
附图1所示是本发明所述方法的一具体实施方式的实施步骤示意图。
附图2A至附图2E所示是本发明所述方法的一具体实施方式的工艺流程图。
具体实施方式
下面结合附图对本发明提供的复合衬底及其制造方法的具体实施方式做详细说明。
附图1所示是本发明所述方法的一具体实施方式的实施步骤示意图，包括：步骤S10，提供一具有单晶层表面第一衬底和一具有非晶或多晶材料表面的第二衬底；步骤S11，注入起泡离子至所述第一衬底；步骤S12，以所述第一衬底的单晶层表面和第二衬底的非晶或多晶材料表面为中间层，将所述第一衬底和第二衬底键合在一起；步骤S13，热处理键合后衬底，使所述第一衬底在起泡离子注入处发生剥离。
附图2A所示，参考步骤S10，提供一第一衬底21和一第二衬底22。在本具体实施方式中，所述第一衬底21的表面设置一单晶层211以获得具有单晶层表面第一衬底21；所述第二衬底22则整体是一非晶或者多晶衬底。单晶层211和第二衬底22均为III族化合物半导体。所述单晶层211的厚度范围是200nm至1000nm。在另一具体实施方式中，也可以是所述第二衬底22的表面设置一支撑层以获得具有非晶或多晶材料表面的第二衬底，所述支撑层为多晶或非晶材料，并是通过外延或者键合等手段形成。所述第一衬底21表面的单晶层211可以是通过外延或者键合等手段形成的。对于通过外延形成单晶层211的具体实施方式，可以是同质外延或者异质外延形成单晶层211。
所述第二衬底22与所述单晶层211均为III族化合物半导体，因此具有匹配或接近的热膨胀系数。例如所述第二衬底22的材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种；单晶层211的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种。也可以是所述第二衬底22的材料选自于多晶Si、非晶Si、多晶GeSi和非晶GeSi中的任意一种；单晶层211的材料选自于Si、GeSi、以及GeSi/Si叠层中的任意一种。
附图2B所示，参考步骤S11，注入起泡离子至所述第一衬底21。所述起泡离子选自于氢离子和氦离子中的一种或者两者的组合。本具体实施方式中，所述第一衬底21的表面具有单晶层211，所述起泡离子优选注入至第一衬底21的单晶层211以外的其他区域，并与单晶层211距离100nm至400nm，以保证单晶层211的晶格完整性。
附图2C所示，参考步骤S12，以所述第一衬底21的单晶层表面和第二衬底22的非晶或多晶材料表面为中间层，将所述第一衬底和第二衬底键合在一起。在键合前可以采用氮等离子体处理键合表面，并采用200℃～500℃高温键合，以上方法可以加强键合强度。
附图2D所示，参考步骤S13，热处理键合后衬底，使所述第一衬底21在起泡离子注入处发生剥离。热处理优选为两步实施，第一步温度较低，为400℃到850℃，主要作用形成使起泡离子形成气泡，并进一步使第一衬底发生剥离。第二步温度为850℃～1380℃，作用是加强键合界面的键合强度，形成共价键。剥离后的第一衬底还可以继续用于表面生长单晶层，做到循环利用。
继续参考附图2E所示，对于在所述第一衬底21的表面单独设置单晶层211的具体实施方式，还需要将单晶层211表面残留的第一衬底21除去。可以选择研磨、抛光、干法刻蚀、和湿法腐蚀等工艺中的一种或者几种的组合，以去除残留的第一衬底21，进而形成复合衬底。所述复合衬底包括设置在非晶或多晶材料表面的单晶层。对于第一衬底21整体是一单晶衬底的具体实施方式，上述去除残余第一衬底21的步骤可省略。若希望获得更为平整的表面，可以选择实施研磨和抛光以实现平坦化。
所获得的复合衬底包括设置在非晶或多晶材料表面的单晶层。所述非晶或多晶材料由第二衬底22提供，单晶层由第一衬底21的单晶层211提供。例如所述第二衬底22的材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种；单晶层211的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种。也可以是所述第二衬底22的材料选自于多晶Si、非晶Si、多晶GeSi和非晶GeSi中的任意一种；单晶层211的材料选自于Si、GeSi、以及GeSi/Si叠层中的任意一种。所述单晶层211的厚度范围是200nm至1000nm。
上述复合衬底表面为单晶层，在该单晶层上继续同质外延不会造成晶格失配或热膨胀失配，可以获得高晶体质量的材料。而复合衬底下的支撑层由于是采用相同元素的非晶或多晶层，成比低廉且具有与单晶层相匹配热膨胀系数，在生长过程中不会由于升降温导致衬底曲率发生变化，这就避免了热膨胀失配引起的外延膜微裂纹。故本具体实施方式提供的复合衬底相比异质衬底具有更好的材料性能，相比全部为单晶层的同质衬底具有更低的成本。
以下给出一实施例对上述具体实施方式做具体说明。实施例的工艺参数仅用于举例说明，不用于限定本发明的任何内容。
在一P型Si(111)衬底上采用MOCVD外延单晶GaN基薄膜外延层，形成GaN/HT-AlN/LT-AlN/Si(111)的结构。具体步骤如下：
1.在750℃，60mbar条件下，生长20nm的LT-AlN成核层；
2.在1080℃，50mbar条件下，生长160nm的HT-AlN缓冲层；
3.在1050℃，200mbar条件下，生长400nm的单晶GaN层。
采用H+500keV,5E16cm-3注入到Si衬底中，与Si与单晶GaN界面距离200nm处。
氮等离子体处理键合表面，并真空键合。键合环境气压为0.01Pa，温度250℃，键合10min。支撑衬底采用多晶GaN，厚450um，热膨胀系数与单晶GaN接近。
高温退火。退火环境为氮气，温度450℃，持续60分钟，环境为常压。再升温到1200℃，退火环境为氮气，持续120分钟，环境为常压。
采用15％TMAH腐蚀液，在75℃环境下腐蚀5分钟以去除残余的硅，形成LT-AlN/HT-AlN/单晶GaN/多晶GaN结构。再使用CMP抛光至单晶GaN层，形成300nm厚度的单晶GaN与多晶GaN形成的复合衬底。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种复合衬底，包括一支撑层和所述支撑层表面的单晶层，其特征在于，所述支撑层与所述单晶层均为III族化合物半导体，且所述支撑层的材料为多晶或非晶材料。
2.根据权利要求1所述的复合衬底，其特征在于，所述支撑层的材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种。
3.根据权利要求1所述的复合衬底，其特征在于，所述单晶层的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种。
4.根据权利要求1所述的复合衬底，其特征在于，所述单晶层的厚度范围是200nm至1000nm。
5.一种复合衬底的制造方法，其特征在于，包括如下步骤：
提供一具有单晶层表面第一衬底和一具有非晶或多晶材料表面的第二衬底，非晶或多晶材料与所述单晶层均为III族化合物半导体；
注入起泡离子至所述第一衬底；
以所述第一衬底的单晶层表面和第二衬底的非晶或多晶材料表面为中间层，将所述第一衬底和第二衬底键合在一起；
热处理键合后衬底，使所述第一衬底在起泡离子注入处发生剥离而形成复合衬底，所述复合衬底包括设置在非晶或多晶材料表面的单晶层。
6.根据权利要求5所述的方法，其特征在于，所述起泡离子选自于氢离子和氦离子中的一种或者两者的组合。
7.根据权利要求5所述的方法，其特征在于，所述第一衬底的材料是单晶硅。
8.根据权利要求5所述的方法，其特征在于，所述非晶或多晶材料选自于多晶AlN、非晶AlN、多晶GaN和非晶GaN中的任意一种。
9.根据权利要求5所述的方法，其特征在于，所述单晶层的材料选自于GaN、AlN、AlGaN/GaN叠层、AlN/AlGaN/GaN叠层、GaN/AlGaN/AlN叠层、和GaN/AlGaN叠层中的任意一种，并以外延的方式形成于所述第一衬底表面。
10.根据权利要求5所述的方法，其特征在于，所述单晶层的厚度范围是200nm至1000nm。
CN201611160554.3A 2016-12-15 2016-12-15 复合衬底及其制造方法 Pending CN108231695A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611160554.3A CN108231695A (zh) 2016-12-15 2016-12-15 复合衬底及其制造方法
PCT/CN2017/079048 WO2018107616A1 (zh) 2016-12-15 2017-03-31 复合衬底及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611160554.3A CN108231695A (zh) 2016-12-15 2016-12-15 复合衬底及其制造方法

Publications (1)

Publication Number Publication Date
CN108231695A true CN108231695A (zh) 2018-06-29

Family

ID=62559382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611160554.3A Pending CN108231695A (zh) 2016-12-15 2016-12-15 复合衬底及其制造方法

Country Status (2)

Country Link
CN (1) CN108231695A (zh)
WO (1) WO2018107616A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471733A (zh) * 2000-10-17 2004-01-28 ��˹��ķ�����а뵼���������ι�˾ GaN基的半导体元件的制造方法
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
CN1720605A (zh) * 2002-12-06 2006-01-11 S.O.I.Tec绝缘体上硅技术公司 多层结构的制造工艺
CN101145509A (zh) * 2003-05-07 2008-03-19 佳能株式会社 半导体衬底及其制造方法
CN101521155A (zh) * 2008-02-29 2009-09-02 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355024B (zh) * 2008-05-30 2010-11-03 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
US8697564B2 (en) * 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
CN102945795B (zh) * 2012-11-09 2015-09-30 湖南红太阳光电科技有限公司 一种宽禁带半导体柔性衬底的制备方法
CN105514224B (zh) * 2014-09-25 2019-01-22 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471733A (zh) * 2000-10-17 2004-01-28 ��˹��ķ�����а뵼���������ι�˾ GaN基的半导体元件的制造方法
CN1720605A (zh) * 2002-12-06 2006-01-11 S.O.I.Tec绝缘体上硅技术公司 多层结构的制造工艺
CN101145509A (zh) * 2003-05-07 2008-03-19 佳能株式会社 半导体衬底及其制造方法
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
CN101521155A (zh) * 2008-02-29 2009-09-02 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Also Published As

Publication number Publication date
WO2018107616A1 (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
TWI793755B (zh) 用於功率及rf應用的工程基板結構
EP2820173B1 (en) Template for gallium-nitride-on-diamond wafer deposition
US11557505B2 (en) Method of manufacturing a template wafer
Chung et al. N-face GaN/AlGaN HEMTs fabricated through layer transfer technology
TWI741094B (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
Cheng et al. AlGaN/GaN high electron mobility transistors grown on 150 mm Si (111) substrates with high uniformity
US10249788B2 (en) Semiconductor substrate, semiconductor device and manufacturing method of semiconductor substrate
US20220238326A1 (en) Substrate for electronic device and method for producing the same
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
TW201413783A (zh) 碳化矽紋層
CN108231695A (zh) 复合衬底及其制造方法
US20140038329A1 (en) Epitaxial growth on thin lamina
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
CN104733510A (zh) 一种半绝缘GaN外延结构
US20210375680A1 (en) Transferring Large-Area Group III-Nitride Semiconductor Material and Devices to Arbitrary Substrates
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
Bakri et al. Characterization of GAN/ALN on SI Using Conventional RF Magnetron Sputtering
KR20230080476A (ko) 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법
Hu et al. Separation of a Functional Film from a SiC Substrate by Ion Cut without Bonding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629