KR20230080476A - 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법 - Google Patents

갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법 Download PDF

Info

Publication number
KR20230080476A
KR20230080476A KR1020237015262A KR20237015262A KR20230080476A KR 20230080476 A KR20230080476 A KR 20230080476A KR 1020237015262 A KR1020237015262 A KR 1020237015262A KR 20237015262 A KR20237015262 A KR 20237015262A KR 20230080476 A KR20230080476 A KR 20230080476A
Authority
KR
South Korea
Prior art keywords
layer
substrate
semi
sic
insulating sic
Prior art date
Application number
KR1020237015262A
Other languages
English (en)
Inventor
에릭 구트
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20230080476A publication Critical patent/KR20230080476A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 하기의 연속적인 단계를 포함하는, 갈륨계 Ⅲ-N 합금층의 에피택셜 성장을 위한 기판을 제조하는 방법에 관한 것이다:
- 반절연 단결정 탄화 규소 도너 기판(10)을 제공하는 단계;
- 전달될 반절연 단결정 SiC의 박층(11)을 규정하는 약화 구역(12)을 형성하기 위해 이온 종들을 도너 기판(10)에 주입하는 단계;
- 접착층(21)을 통해 도너 기판(10)을 제1 리시버 기판(20)에 접착하는 단계;
- 반절연 단결정 SiC의 박층(11)을 제1 리시버 기판(20)으로 전달하기 위해 약화 구역(12)을 따라 도너 기판(10)을 분리하는 단계;
- 전달된 박층(11) 상에서 반절연 SiC의 추가 층(13)의 형성하는 단계;
- 추가 층(13)을 전기 저항이 높은 제2 리시버 기판(40)에 접착하는 단계;
- 제1 리시버 기판(20)을 분리하고 반절연 단결정 SiC의 전달된 층(11)을 노출시키기 위해 접착층(21)의 적어도 일부를 제거하는 단계.

Description

갈륨계 Ⅲ-N 합금층의 에피택셜 성장을 위한 기판 제조 방법
본 발명은 질화 갈륨층의 에피택셜 성장을 위한 기판을 제조하는 방법, 이러한 질화 갈륨층을 제조하는 방법 및 이러한 질화 갈륨층에서 고전자 이동도 트랜지스터(HEMT: high-electron-mobility transistor)를 제조하는 방법에 관한 것이다.
Ⅲ-N 반도체들, 특히 질화 갈륨(GaN), 질화 알루미늄 갈륨(AlGaN) 또는 질화인듐 갈륨(InGaN)은 고전력 발광 다이오드들(LEDs)의 형성 및 고전자 이동도 트랜지스터들(HEMTs) 또는 다른 전계-효과 트랜지스터들(FETs)과 같은 고주파에서 작동하는 전자 디바이스들의 형성과 관련하여 특히 유망한 것으로 보인다.
이러한 Ⅲ-N 합금들이 큰 크기의 벌크 기판 형태로 발견되기 어려운 한, 이들은 일반적으로 헤테로에피택시에 의해, 즉 상이한 재료로 만들어진 기판 상의 에피택시에 의해 형성된다.
이러한 기판의 선택은 특히 격자 파라미터의 차이와 기판의 재료와 Ⅲ-N 합금 사이의 열 팽창 계수의 차이를 고려한다. 특히, 이들 차이들이 클수록, Ⅲ-N 합금층에서 전위들과 같은 결정 결함들이 형성될 위험이 커지고, 과도한 변형들을 유발하기 쉬운 높은 기계적 응력들이 발생될 위험이 커진다.
Ⅲ-N 합금들의 헤테로에피택시에 가장 자주 고려되는 재료들은 사파이어 및 탄화 규소(SiC)이다.
질화 갈륨과의 격자 파라미터 차이가 작다는 점 외에도, 탄화 규소는 열전도율이 사파이어보다 확실히 높고 따라서 구성요소 동작 중에 생성된 열 에너지가 더욱 쉽게 소산되도록 하기 때문에 고전력 전자 응용 분야들에서 특히 선호된다.
무선 주파수(RF) 응용 분야들에서는, 기판의 기생 손실들(일반적으로 RF 손실들이라고 함)을 최소화하기 위해, 반절연 탄화 규소, 즉 전형적으로 105 Ωㆍcm 이상의 전기 저항을 갖는 탄화 규소를 사용하려고 한다. 그러나 이 재료는 특히 고가이며 현재 제한된 크기의 기판 형태로만 사용 가능하다.
규소는 제조 비용을 크게 줄이고 큰 크기의 기판들에 접근되도록 하지만, 규소-상-Ⅲ-N-합금(Ⅲ-N-alloy-on-silicon) 유형의 구조들은 RF 전파 손실들과 불량한 열 소산으로 인해 불리하다.
SopSiC 또는 SiCopSiC 구조들과 같은 복합 구조들도 조사되었지만 [1] 완전히 만족스러운 것으로 입증되지는 않았다. 이들 구조들은 다결정 SiC 기판 상에 단결정 규소층 또는 단결정 SiC층(질화 갈륨의 에피택셜 성장을 위한 시드층을 형성하기 위한 것임)을 각각 포함한다. 다결정 SiC는 저렴하고 큰 크기의 기판 형태로 사용 가능하며 열을 잘 소산시키는 재료이지만, 이러한 복합 구조들은 단결정 규소 또는 SiC의 층과 다결정 SiC 기판 사이의 계면에 산화 규소층이 존재하여 Ⅲ-N 합금층으로부터 다결정 SiC 기판으로의 열 소산을 방해하는 열 장벽을 형성하므로 불리하다.
따라서 본 발명의 한 가지 목적은 전술한 결점들 및 특히 반절연 SiC 기판들의 크기 및 비용과 관련된 제한들을 해결하는 것이다.
따라서 본 발명의 목적은, 특히 RF 손실들이 최소화되고 열 소산이 최대화되는 HEMT들 또는 다른 고주파, 고전력 전자 디바이스들을 형성하기 위해, 갈륨계 Ⅲ-N 합금의 에피택셜 성장을 위한 기판을 제조하는 방법을 제공하는 것이다.
이를 위해, 본 발명은 질화 갈륨(GaN), 질화 알루미늄 갈륨(AlGaN) 또는 질화 인듐 갈륨(InGaN)의 층의 에피택셜 성장을 위한 기판을 제조하는 방법으로서:
- 단결정 반절연 탄화 규소 도너 기판을 제공하는 단계,
- 전달될 단결정 반절연 SiC의 박층을 규정하는 약화 영역(weakened region)을 형성하기 위해 이온 종들을 도너 기판에 주입하는 단계,
- 접착층을 통해 도너 기판을 제1 리시버 기판에 접착하는 단계,
- 단결정 반절연 SiC의 박층을 제1 리시버 기판으로 전달(transfer)하기 위해 약화 영역을 따라 도너 기판을 분리하는 단계,
- 반절연 SiC의 전달된 박층 상에서 반절연 SiC의 추가 층의 형성하는 단계,
- 반절연 SiC의 추가 층을 높은 전기 저항을 갖는 제2 리시버 기판에 접착하는 단계,
- 제1 리시버 기판을 분리하고 단결정 반절연 SiC의 전달된 층을 노출시키기 위해 접착층의 적어도 일부를 제거하는 단계를 포함하는 에피택셜 성장을 위한 기판 제조 방법을 제공한다.
"고주파"가 본 명세서에서 의미하는 바는 3kHz보다 높은 주파수이다.
"고전력"이 본 명세서에서 의미하는 바는 트랜지스터의 게이트를 통해 주입되는 0.5 W/mm보다 높은 전력 밀도를 의미한다.
"높은 전기 저항(high electrical resistivity)"이 본 명세서에서 의미하는 바는 100 Ωㆍcm 이상의 전기 저항이다.
"반절연 SiC"가 본 명세서에서 의미하는 바는 105 Ωㆍcm 이상의 전기 저항을 갖는 탄화 규소를 의미한다.
이 방법은, 규소, 다이아몬드 또는 세라믹을 기반으로 하여, 높은 전기 저항과 높은 열 전도율을 갖고, 큰 크기로 사용 가능하며, 최종 구조가 열 소산 및 RF 손실 제한과 관련하여 우수한 특성들로부터 이익을 얻게 하는 반절연 SiC층을 포함하는 저비용 기판이 형성되게 한다. 반절연 SiC층이 리시버 기판과 직접 접촉하게 하므로, 구조에는 열 장벽이 더 이상 포함되지 않는다.
전기 저항이 높은 규소 기판에 직접 에피택시에 의해 반절연 SiC층을 형성하는 방법은 규소와 탄화 규소 사이의 격자 파라미터의 차이로 인해 반절연 SiC에서 많은 수의 전위들이 형성되게 한다. 대조적으로, 본 발명에 따른 방법은 단결정 반절연 SiC층을 갈륨계 Ⅲ-N 합금의 후속 성장을 위한 시드로 사용하는 것을 가능하게 하며, 그 품질은 도너 기판으로부터 전달을 통해 얻어졌기 때문에 품질이 최적이다. 반절연 SiC층의 나머지 부분, 즉 Ⅲ-N 합금층에 대향하는 전달된 층의 측면에 위치되는 전달된 층 상에 증착된 추가 층은 반드시 단결정일 필요는 없다.
임시 캐리어 역할을 하는 제1 리시버 기판의 사용은 반절연 SiC의 규소면이 방법의 다양한 단계들에서 최적으로 배향되도록 한다.
이 방법의 유리하지만 선택적인 특징들에 따르면, 이것은 개별적으로 또는 다음의 임의의 기술적으로 가능한 조합으로 구현될 수 있다:
- 제1 리시버 기판 및 도너 기판은 3×10-6K-1 이하의 열 팽창 계수 차이를 갖는다;
- 제1 리시버 기판은 도너 기판보다 낮은 결정 품질을 갖는 SiC 기판이다;
- 제1 리시버 기판으로 전달된 단결정 반절연 SiC의 박층의 두께는 1 μm보다 작은 두께를 갖는다;
- 접착층은, 반절연 SiC층의 형성 동안 열적으로 안정하게 남아 있고 단결정 반절연 SiC의 전달된 층과 제1 리시버 기판 사이의 계면으로부터 제거될 수 있는 재료로 형성된다;
- 접착층은 질화 규소 또는 질화 갈륨의 층이다;
- 접착층의 적어도 일부를 제거하는 단계는 화학적 에칭, 레이저에 의한 박리 및/또는 기계적 응력의 인가를 포함한다;
- 반절연 SiC의 추가 층은 규소, 탄소 및 바나듐을 동시에 증착함으로써 형성된다;
- 제2 리시버 기판은 100 Ωㆍcm 이상의 전기 저항을 갖는 규소 기판이다;
- 반절연 SiC의 추가 층은 1 μm와 5 μm 사이에 포함된 두께를 갖는다;
- 제2 리시버 기판은 다결정 SiC 기판, 다이아몬드 기판 또는 다결정 AlN 기판이다;
- 반절연 SiC의 추가 층은 80 μm 이하의 두께를 갖는다;
- 이온 종들은 도너 기판의 규소면을 통해 주입되고, 도너 기판의 규소면이 제1 리시버 기판에 접착되어, 접착층이 제거된 후, 단결정 반절연 SiC의 전달된 층의 규소면이 노출되도록 한다;
- 이 방법은 새로운 도너 기판을 형성하기 위해 전달된 층으로부터 분리된 도너 기판의 세그먼트를 재활용하는 단계를 더 포함한다.
본 발명의 다른 주제는 방금 기술된 방법을 사용하여 얻은 기판 상에 갈륨계 Ⅲ-N 합금층을 제조하는 방법에 관한 것이다.
상기 방법은:
- 상술된 방법을 사용하여 제조된 기판을 제공하는 단계,
- 상기 기판의 단결정 반절연 SiC의 전달된 층의 규소면 상에서 질화 갈륨층의 에피택셜 성장을 수행하는 단계를 포함한다.
질화 갈륨층은 전형적으로 1 μm와 2 μm 사이에 포함된 두께를 갖는다.
본 발명의 다른 주제는 이러한 Ⅲ-N 합금층에 고전자 이동도 트랜지스터(HEMT)를 제조하는 방법에 관한 것이다.
상기 방법은:
- 상술된 방법을 사용하여 질화 갈륨층을 에피택시에 의해 제조하는 단계,
- 질화 갈륨층 상에서 질화 갈륨과 상이한 Ⅲ-N 재료의 층을 상기 에피택시에 의해 이종접합을 형성하는 단계,
- 상기 이종접합으로 트랜지스터 레벨의 채널을 형성하는 단계,
- 채널 상에 트랜지스터의 소스, 드레인 및 게이트를 형성하는 단계를 포함한다.
본 발명의 추가 특징들 및 이점들은 첨부된 도면들을 참조하여 다음의 상세한 설명으로부터 명백해질 것이다:
도 1은 단결정 반절연 SiC 도너 기판의 개략적인 단면도이고;
도 2는 도 1의 도너 기판으로서, 전달될 박층을 규정하기 위해 이온 종들을 주입하여 약화 영역이 형성된 상기 기판의 개략적인 단면도이고;
도 3은 제거 가능한 접착층으로 덮인 임시 캐리어의 개략적인 단면도이고;
도 4는 제거 가능한 접착층을 통해 도 2의 도너 기판에 연결되는 도 3의 임시 캐리어의 개략적인 단면도이고;
도 5는 단결정 반절연 SiC 박층을 임시 캐리어에 전달하기 위해 약화 영역을 따라 분리되는 도너 기판의 개략적인 단면도이고;
도 6은 자유 표면이 연마된 후 임시 캐리어로 전달된 단결정 SiC의 박층의 개략적인 단면도이고;
도 7은 단결정 반절연 SiC의 전달된 박층 상에 형성된 반절연 SiC의 추가 층의 개략적인 단면도이고;
도 8은 반절연 SiC의 추가 층을 통해 리시버 기판에 연결되는 도 7의 구조의 개략적인 단면도이고;
도 9는 반절연 SiC의 전달된 층의 규소면을 노출시키기 위해 제거 가능한 접착층의 화학적 에칭에 의해 도 8의 구조로부터 임시 캐리어를 제거한 개략적인 단면도이고;
도 10은 반절연 SiC의 전달된 층의 규소면 상에서 에피택시에 의해 형성된 GaN층의 개략적인 단면도이고;
도 11은 GaN층 상에 GaN과 상이한 Ⅲ-N 합금층의 에피택시에 의해 형성되는 이종접합의 개략적인 단면도이다.
도면들의 가독성을 위해, 다양한 층들이 반드시 일정 비율로 도시되지는 않았다.
본 발명은 갈륨을 기반으로 하는 2원 또는 3원 Ⅲ-N 합금들의 에피택셜 성장을 위한 기판 제조 방법을 제공한다. 상기 합금들은 질화 갈륨(GaN), 질화 알루미늄 갈륨(AlxGa1-xN, 여기서 0 < x < 1, 이하 AlGaN으로 약칭) 및 질화 인듐 갈륨(InxGa1-xN, 여기서 0 < x < 1, 이하 InGaN으로 약칭)을 포함한다. 간결함을 위해, 본문의 나머지 부분에서는 GaN층의 에피택셜 성장을 위한 기판의 제조가 기술될 것이다; 그러나, 당업자는 AlGaN 또는 InGaN의 층을 형성하기 위해 성장 조건들을 조정할 수 있을 것이며, 이 에피택셜 성장을 위한 기판은 동일하게 유지된다.
이 방법은 단결정 반절연 탄화 규소(SiC)의 도너 기판을 사용하며, Smart Cut™ 공정을 사용하여 제1 리시버 기판으로 전달되는 그 박층은 반드시 단결정일 필요가 없는 반절연 SiC의 추가 층의 성장을 위한 시드 역할을 할 것이다. 하기에서 볼 수 있는 바와 같이, 반절연 SiC의 추가 층은 최종 구조에 충분히 두꺼운 반절연 SiC가 제공되어 GaN층의 성장을 위한 상기 층의 세그먼트만이 단결정인 한 최적화된 비용으로 RF 손실들을 실질적으로 줄일 수 있다.
이를 위해, 결정 품질이 우수한 단결정 반절연 SiC 도너 기판, 특히 전위들이 없는 기판이 선택될 것이다.
특정 실시예들에서, 도너 기판은 단결정 반절연 SiC의 벌크 기판일 수 있다. 다른 실시예들에서, 도너 기판은 단결정 반절연 SiC의 표면층과 다른 재료의 적어도 하나의 다른 층을 포함하는 복합 기판일 수 있다. 이 경우, 단결정 반절연 SiC층은 0.5 μm 이상의 두께를 가질 것이다.
탄화 규소에는 다양한 결정 형태들(폴리타입들이라고도 함)이 있다. 가장 일반적인 형태들은 4H, 6H 및 3C이다. 바람직하게는, 단결정 반절연 탄화 규소는 4H 및 6H 폴리타입들에서 선택되지만, 임의의 폴리타입이 본 발명을 구현하는데 사용될 수 있다.
도면들에는 단결정 반절연 SiC의 벌크 기판(10)이 도시되었다.
그 자체로 공지된 바와 같이, 도 1에 도시된 바와 같이, 이러한 기판은 규소면(10-Si) 및 탄소면(10-C)을 갖는다.
현재 GaN의 에피택시 방법들은 주로 반절연 SiC의 규소면 상에서 구현된다. 그러나 반절연 SiC의 탄소면 상에서 GaN을 성장시키는 것이 불가능한 것은 아니다. 이 방법을 구현하는 동안 도너 기판(규소면/탄소면)의 배향은 GaN층의 성장을 위한 반절연 SiC의 면에 따라 선택된다.
도 2를 참조하면, 도너 기판(10)에 이온 종들이 주입되어 단결정 반절연 SiC의 박층(11)을 규정하는 약화 영역(12)을 형성한다. 주입된 종들은 전형적으로 수소 및/또는 헬륨을 포함한다. 당업자는 필요한 주입량 및 에너지를 규정할 수 있을 것이다.
도너 기판이 복합 기판일 때, 상기 기판의 단결정 반절연 SiC 표면층 내로 주입이 수행된다.
바람직하게는, 이온 종들은 도너 기판의 규소면(10-Si)을 통해 주입된다. 하기에서 볼 수 있는 바와 같이, 도너 기판의 이러한 배향은 GaN층의 성장을 위한 최종 기판의 표면에 SiC의 규소면을 놓을 수 있게 하며, 이것이 더욱 유리하다. 그러나 반절연 SiC의 탄소면 상에서 GaN층을 성장시킬 계획이라면, 도너 기판의 탄소면(10-C)을 통해 이온 종들이 주입되어야 한다.
단결정 반절연 SiC의 박층(11)은 1 μm 미만의 두께를 가지는 것이 바람직하다. 구체적으로, 이러한 두께는 Smart Cut™ 공정을 통해 산업적 규모로 접근할 수 있다. 특히, 산업 제조 라인들에서 사용 가능한 주입 도구들은 이러한 주입 깊이가 얻어질 수 있게 한다.
도 3을 참조하면, 제1 리시버 기판(20)이 또한 제공된다.
상기 제1 리시버 기판의 주요 기능은 도너 기판으로부터의 전달과 단결정 반절연 SiC층 상의 반절연 SiC의 추가 층의 성장 사이에 단결정 반절연 SiC층(11)을 일시적으로 유지하는 것이다.
이를 위해, 제1 리시버 기판은 반절연 SiC의 추가 층의 형성 동안 응력들 또는 변형들을 생성하지 않기 위해, 반절연 SiC와 실질적으로 동일한 열 팽창 계수를 갖도록 선택된다. 따라서, 특히 유리하게는, 제1 리시버 기판 및 도너 기판(또는 복합 도너 기판의 경우 단결정 반절연 SiC층)은 절대값으로 3×10-6K-1 이하의 열 팽창 계수 차이를 갖는다.
제1 리시버 기판도 열 팽창 계수 차이를 최소화하기 위해 SiC로 만들어진다. 특히 유리하게는, 제1 리시버 기판(20)은 도너 기판보다 결정 품질이 낮은 SiC 기판이다. 이것이 의미하는 바는 제1 리시버 기판이 다결정 SiC 기판일 수 있거나 실제로 단결정 SiC의 기판일 수 있지만 모든 유형의 전위들을 포함할 수 있다는 것이다(GaN의 에피택셜층의 품질을 보장하도록 우수한 결정 품질을 위해 선택된 도너 기판의 단결정 반절연 SiC와 반대로). 이러한 낮은 결정 품질의 기판은 도너 기판과 동일한 품질의 기판보다 저렴하면서도 임시 캐리어의 기능에 완벽하게 적응된다는 이점이 있다.
도 4를 참조하면, 단결정 SiC의 박층(11)을 포함하는 도너 기판(10)이 제1 리시버 기판(20)에 접착된다.
도너 기판과 제 1 도너 기판의 접착력을 양호하게 하기 위하여 상기 기판들 사이의 계면에 접착층(21)이 형성된다.
도 3에서는 접착층(21)이 제1 리시버 기판(20) 상에 형성되지만, 예시되지 않은 다른 실시예들에서는 접착층이 도너 기판(박층(11) 쪽) 상에 형성될 수 있거나, 사실상 도너 기판 상에 부분적으로 그리고 제1 리시버 기판 상에 부분적으로 형성될 수 있다.
접착층은 박층(11) 상에 반절연 SiC의 추가 층의 후속 형성 동안 열적으로 안정하게 남아 있는 재료로 형성된다.
지시에 의해, 4H- 또는 6H-SiC의 에피택시가 전형적으로 1500℃보다 높은 온도에서 수행되기 때문에, 선택된 접착층의 재료는 반절연 SiC의 추가 층이 에피택시에 의해 형성되는 경우 이러한 온도에서 열화되거나 분리되지 않을 것이다. 그러나, 반절연 SiC의 추가 층에 우수한 결정 품질이 요구되지 않는 한, 에피택시 공정을 사용하는 것이 필수적인 것은 아니다. 따라서 다결정질이거나 전위들을 포함하는 추가 층으로 이어져, 더 낮은 온도에서 더 빠른 증착 공정이 사용될 수 있으며, 이는 기판 제조 기간 및 비용이 감소되도록 한다.
또한, 접착층의 재료는 예를 들어 선택적 에칭에 의해 단결정 반절연 SiC의 전달된 층과 제1 리시버 기판(20) 사이의 계면으로부터 제거될 수 있으며, 이는 선택적으로 플라즈마의 도움을 받는다.
바람직한 일 실시예에 따르면, 접착층은 질화 규소 또는 질화 갈륨의 층이다. 상기 층의 두께는 전형적으로 10 nm와 수백 나노미터 사이에 포함된다.
도 5를 참조하면, 도너 기판은 약화 영역(12)을 따라 분리된다. 그 자체로 공지된 방식으로, 분리는 열 처리, 기계적 작용 또는 이들 수단의 조합에 의해 유발될 수 있다.
이러한 분리의 효과는 단결정 반절연 SiC의 박층(11)을 제1 리시버 기판(20)으로 전달하는 것이다. 도너 기판의 나머지 부분(10')은 선택적으로 다른 용도로 재활용될 수 있다.
도 6에 도시된 바와 같이, 단결정 반절연 SiC의 전달된 층(11)의 자유면은 탄소면(11-C)(규소면(11-Si)은 접착 계면의 측면에 있음)이다. 이 면은 예를 들어 화학 기계 연마(CMP)에 의해 연마되어 이온 종들의 주입과 관련된 결함들을 제거하고 층(11)의 거칠기를 감소시킨다.
도 7을 참조하면, 반절연 SiC의 추가 층(13)이 단결정 반절연 SiC의 박층(11) 상에서 형성된다. SiC의 추가 층의 폴리타입은 전달된 층의 폴리타입과 동일한 것이 유리하다.
상술한 바와 같이, 추가 층(13)은 반드시 단결정일 필요는 없고, 에피택시보다 낮은 온도에서 증착이 수행되게 하는 다결정일 수 있다. 어떤 경우든, 제1 리시버 기판의 재료와 SiC 사이의 열 팽창 계수 차이가 작기 때문에 적층에서 발생하는 기계적 응력들이 최소화된다.
반절연 SiC를 형성하기 위한 다양한 기술들이 있다. 일 실시예에 따르면, SiC층은 에피택셜 성장 동안 바나듐으로 도핑된다. 다른 실시예에 따르면, 규소, 탄소 및 바나듐은 에피택셜 반응기에서 적절한 전구체들을 사용하여 동시에 증착된다.
반절연 SiC의 추가 층은 1 μm보다 큰 두께를 가져서 최종 구조 내에서 열 소산에 상당한 방식으로 기여하는 것이 유리하다. 이 두께는 산업적으로 이용 가능한 장비를 사용하여 Smart Cut™ 공정으로 직접 접근할 수 있는 두께보다 크다. 또한, 이러한 추가 층은 도너 기판의 전달된 층보다 저렴한 공정으로 형성될 수 있다.
따라서, 1 μm 미만의 두께를 갖는 단결정 반절연 SiC층을 전달한 다음, 상기 전달된 층 상에서 에피택시에 의해 반드시 단결정일 필요는 없는 반절연 SiC 층을 형성하는 공정은 Smart Cut™ 공정을 수행하기 위해 산업적으로 이용 가능한 주입 도구들의 기술적 한계들을 피하고 제조 공정 비용을 줄일 수 있다.
도 8을 참조하면, 높은 전기 저항을 갖는 제2 리시버 기판(40)이 제공되고 반절연 SiC층(13)에 접착된다. 예를 들어, 제2 리시버 기판은 전기 저항이 100 Ωㆍcm 이상인 규소 기판, 바람직하게는 다결정 SiC 기판, 다결정 AlN 기판 또는 다이아몬드 기판일 수 있다.
반절연 SiC의 추가 층(13)의 두께는 아마도 제2 리시버 기판의 재료에 따라 선택될 것이다. 따라서, 제2 리시버 기판이 전기 저항이 높은 규소 기판일 때, 반절연 SiC의 추가 층(13)은 1 μm와 5 μm 사이에 포함된 두께를 갖는 것이 유리할 것이다. 제2 리시버 기판이 다결정 AlN, 다이아몬드 또는 다결정 SiC로 만들어질 때, 반절연 SiC의 추가 층(13)은 최종 구조 내에서 열 소산을 개선하기 위해 훨씬 더 큰 두께, 가능하게는 최대 80 μm, 예를 들어 약 50 μm 내지 80 μm를 갖는 것이 유리할 수 있다.
다음으로, 구조의 나머지 부분으로부터 제1 리시버 기판을 분리하기 위해 접착층(21)의 적어도 일부가 제거된다. 이러한 제거 동안, 층(21)은 구조로부터 분리될 수 있도록 충분히 손상되어야 한다. 임의의 적절한 수단이 사용될 수 있다. 예를 들어, 그러나 비제한적으로, 접착층은 화학적 에칭, 레이저에 의한 박리 및/또는 기계적 응력의 인가를 통해 제거될 수 있다.
따라서 도 9에 도시된 바와 같이, 이 분리의 종료시에는, 제2 리시버 기판(40), 반절연 SiC의 추가 층(13) 및 단결정 반절연 SiC의 전달된 박층(11)이 연속으로 구성된 구조가 남아 있다. 접착층(21)의 잔류물들은 연마 및/또는 에칭에 의해 제거된다.
전달된 층(11)의 노출된 면은 GaN의 에피택셜 성장에 유리한 단결정 반절연 SiC의 규소면이다. 따라서 Ⅲ-N 합금들의 에피택셜 성장에 적합한 기판이 형성되었다.
도 10을 참조하면, GaN(또는 위에서 언급한 바와 같이 AlGaN 또는 InGaN)의 층(50)이 반절연 SiC층(11)의 자유면 상에서 성장된다. 층(50)의 두께는 전형적으로 1 μm와 2 μm 사이에 포함된다.
다음으로, 도 11에 도시된 바와 같이, 층(50)과 상이한 Ⅲ-N 합금층(60)을 층(50) 상에서 에피택시에 의해 성장시킴으로써 이종접합이 형성된다.
따라서 당업자에게 공지된 공정들을 사용하여 이 이종접합으로부터 트랜지스터들, 특히 HEMT들의 제조를 계속하는 것이 가능하며, 트랜지스터의 채널은 이종접합과 같은 레벨로 형성되고, 트랜지스터의 소스, 드레인 및 게이트가 채널에 형성된다.
이렇게 얻어진 구조는 비교적 두꺼운 반절연 SiC층을 포함한다는 점에서 특히 유리하며, 이 중 Ⅲ-N 합금층의 에피택셜 성장을 위한 시드 역할을 하는 일부만이 단결정이어야 하고 둘 다 열을 잘 소산시키고 RF 손실들을 제한한다. 또한, 반절연 SiC층을 지탱하는 제2 리시버 기판은 상기 층과 직접 접촉하여, 그 구조가 어떠한 열 장벽도 포함하지 않도록 한다.
따라서, 이러한 구조 상에서 에피택시에 의해 형성되는 Ⅱ-N 합금층에 형성된 HEMT 또는 다른 고주파, 고전력 전자 디바이스는 RF 손실들을 최소화하고 열 소산을 최대화하였다.
참조문헌들
[1] Comparative study on stress in AlGaN/GaN HEMT structures grown on 6H-SiC, Si and on composite substrates of the 6H-SiC/poly-SiC and Si/poly-SiC, M. Guziewicz et al, Journal of Physics: Conference Series 100 (2008) 040235

Claims (17)

  1. 질화 갈륨(GaN), 질화 알루미늄 갈륨(AlGaN) 또는 질화 인듐 갈륨(InGaN)의 층의 에피택셜 성장을 위한 기판을 제조하는 방법으로서,
    - 단결정 반절연 탄화 규소 도너 기판(10)을 제공하는 단계,
    - 전달(transfer)될 단결정 반절연 SiC의 박층(11)을 규정하는 약화 영역(weakened region; 12)을 형성하기 위해 이온 종들을 상기 도너 기판(10)에 주입하는 단계,
    - 접착층(21)을 통해 상기 도너 기판(10)을 제1 리시버 기판(20)에 접착하는 단계,
    - 단결정 반절연 SiC의 상기 박층(11)을 상기 제1 리시버 기판(20)으로 전달하기 위해 상기 약화 영역(12)을 따라 상기 도너 기판(10)을 분리하는 단계,
    - 반절연 SiC의 상기 전달된 박층(11) 상에서 반절연 SiC의 추가 층(13)의 형성하는 단계,
    - 반절연 SiC의 상기 추가 층(13)을 높은 전기 저항을 갖는 제2 리시버 기판(40)에 접착하는 단계,
    - 상기 제1 리시버 기판(20)을 분리하고 단결정 반절연 SiC의 상기 전달된 층(11)을 노출시키기 위해 상기 접착층(21)의 적어도 일부를 제거하는 단계를 포함하는 에피택셜 성장을 위한 기판 제조 방법.
  2. 제1항에 있어서, 상기 제1 리시버 기판(20) 및 상기 도너 기판(10)은 3×10-6K-1 이하의 열 팽창 계수 차이를 갖는, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 리시버 기판(20)은 상기 도너 기판보다 낮은 결정 품질을 갖는 SiC 기판인, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 리시버 기판(20)으로 전달된 단결정 반절연 SiC의 상기 박층(11)의 두께는 1 μm보다 작은 두께를 갖는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접착층(21)은, 상기 반절연 SiC층(13)의 형성 동안 열적으로 안정하게 남아 있고 단결정 반절연 SiC의 상기 전달된 층(11)과 상기 제1 리시버 기판(20) 사이의 계면으로부터 제거될 수 있는 재료로 형성되는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 접착층(21)은 질화 규소 또는 질화 갈륨의 층인, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 접착층(21)의 적어도 일부를 제거하는 단계는 화학적 에칭, 레이저에 의한 박리 및/또는 기계적 응력의 인가를 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 반절연 SiC의 상기 추가 층(13)은 규소, 탄소 및 바나듐을 동시에 증착함으로써 형성되는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제2 리시버 기판(40)은 100 Ωㆍcm 이상의 전기 저항을 갖는 규소 기판인, 방법.
  10. 제9항에 있어서, 반절연 SiC의 상기 추가 층(13)은 1 μm와 5 μm 사이에 포함된 두께를 갖는, 방법.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제2 리시버 기판(40)은 다결정 SiC 기판, 다이아몬드 기판 또는 다결정 AlN 기판인, 방법.
  12. 제11항에 있어서, 반절연 SiC의 상기 추가 층(13)은 80 μm 이하의 두께를 갖는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    - 상기 이온 종들은 상기 도너 기판(10)의 규소면(10-Si)을 통해 주입되고,
    - 상기 도너 기판(10)의 상기 규소면(10-Si)은 상기 제1 리시버 기판(20)에 접착되어,
    상기 접착층(21)이 제거된 후, 단결정 반절연 SiC의 상기 전달된 층(11)의 상기 규소면이 노출되도록 하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 새로운 도너 기판을 형성하기 위해 상기 전달된 층(11)으로부터 분리된 상기 도너 기판의 세그먼트(10')를 재활용하는 단계를 더 포함하는, 방법.
  15. 질화 갈륨층을 에피택시에 의해 제조하는 방법으로서,
    - 제1항 내지 제13항 중 어느 한 항에 따른 방법을 사용하여 제조된 기판을 제공하는 단계,
    - 상기 기판의 단결정 반절연 SiC의 상기 전달된 층(11)의 규소면(11-Si) 상에 상기 질화 갈륨층(50)의 에피택셜 성장을 수행하는 단계를 포함하는 질화 갈륨층 제조 방법.
  16. 제15항에 있어서, 상기 질화 갈륨층(50)은 1 μm와 2 μm 사이에 포함된 두께를 갖는, 방법.
  17. 고전자 이동도 트랜지스터(HEMT) 제조 방법으로서,
    - 제15항 또는 제16항에 따른 방법을 사용하여 질화 갈륨층(50)을 에피택시에 의해 제조하는 단계,
    - 상기 질화 갈륨층(50) 상에서 질화 갈륨과 상이한 Ⅲ-N 재료의 층을 에피택시에 의해 이종접합을 형성하는 단계,
    - 상기 이종접합으로 트랜지스터 레벨의 채널을 형성하는 단계,
    - 상기 채널 상에 상기 트랜지스터의 소스, 드레인 및 게이트를 형성하는 단계를 포함하는 고전자 이동도 트랜지스터 제조 방법.
KR1020237015262A 2020-10-06 2021-10-04 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법 KR20230080476A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2010206A FR3114909B1 (fr) 2020-10-06 2020-10-06 Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FRFR2010206 2020-10-06
PCT/FR2021/051709 WO2022074318A1 (fr) 2020-10-06 2021-10-04 Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium

Publications (1)

Publication Number Publication Date
KR20230080476A true KR20230080476A (ko) 2023-06-07

Family

ID=74125387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015262A KR20230080476A (ko) 2020-10-06 2021-10-04 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법

Country Status (8)

Country Link
US (1) US20230411140A1 (ko)
EP (1) EP4226409A1 (ko)
JP (1) JP2023542884A (ko)
KR (1) KR20230080476A (ko)
CN (1) CN116438629A (ko)
FR (1) FR3114909B1 (ko)
TW (1) TW202215504A (ko)
WO (1) WO2022074318A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device

Also Published As

Publication number Publication date
EP4226409A1 (fr) 2023-08-16
US20230411140A1 (en) 2023-12-21
FR3114909B1 (fr) 2023-03-17
TW202215504A (zh) 2022-04-16
FR3114909A1 (fr) 2022-04-08
CN116438629A (zh) 2023-07-14
JP2023542884A (ja) 2023-10-12
WO2022074318A1 (fr) 2022-04-14

Similar Documents

Publication Publication Date Title
US6794276B2 (en) Methods for fabricating a substrate
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
US11557505B2 (en) Method of manufacturing a template wafer
JP5031364B2 (ja) エピタキシャル成長層の形成方法
EP1986217B1 (en) Method for manufacturing semiconductor substrate
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
US12020931B2 (en) Method for fabricating field-effect transistor
CN114207825A (zh) 电子器件用基板及其制造方法
CN110663097B (zh) 半导体元件基板的制造方法
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
US20140159055A1 (en) Substrates for semiconductor devices
US8263984B2 (en) Process for making a GaN substrate
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
US20230411140A1 (en) Method for producing a substrate for epitaxial growth of a gallium-based iii-n alloy layer
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
US20140332934A1 (en) Substrates for semiconductor devices
US20230411151A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a gallium-based iii-n alloy
US12020985B2 (en) Transferring large-area group III-nitride semiconductor material and devices to arbitrary substrates
AU2021280231B2 (en) Transferring large-area group III-Nitride semiconductor material and devices to arbitrary substrates