CN116438629A - 制造用于外延生长基于镓的iii-n合金层的基板的方法 - Google Patents

制造用于外延生长基于镓的iii-n合金层的基板的方法 Download PDF

Info

Publication number
CN116438629A
CN116438629A CN202180067958.0A CN202180067958A CN116438629A CN 116438629 A CN116438629 A CN 116438629A CN 202180067958 A CN202180067958 A CN 202180067958A CN 116438629 A CN116438629 A CN 116438629A
Authority
CN
China
Prior art keywords
layer
substrate
semi
insulating sic
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180067958.0A
Other languages
English (en)
Inventor
埃里克·圭奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN116438629A publication Critical patent/CN116438629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种制造用于外延生长基于镓的III‑N合金层的基板的方法，该方法包括以下连续步骤：‑提供单晶半绝缘碳化硅供体基板(10)，‑将离子物质注入到供体基板(10)中，以形成限定要转移的单晶半绝缘SiC薄层(11)的弱化区(12)，‑经由接合层(21)将供体基板(10)接合至第一受体基板(20)，‑沿着弱化区(12)分离供体基板(10)，以将单晶半绝缘SiC薄层(11)转移至第一受体基板(20)，‑在所转移的薄层(11)上形成半绝缘SiC附加层(13)，‑将附加层(13)接合至具有高电阻率的第二受体基板(40)，‑移除接合层(21)的至少一部分，以分离第一受体基板(20)并且露出所转移的单晶半绝缘SiC层(11)。

Description

制造用于外延生长基于镓的III-N合金层的基板的方法
技术领域
本发明涉及制造用于外延生长氮化镓层的基板的方法、制造这种氮化镓层的方法以及在这种氮化镓层中制造高电子迁移率晶体管(HEMT)的方法。
背景技术
III-N半导体(具体是氮化镓(GaN)、氮化铝镓(AlGaN)或氮化铟镓(InGaN))特别是在形成高功率发光二极管(LED)和在高频下工作的电子器件(诸如高电子迁移率晶体管(HEMT)或其它场效应晶体管(FET))方面显得特别有前景。
目前难以找到大尺寸块基板形式的这些III-N合金，它们通常通过异质外延(即，通过在由不同材料制成的基板上外延)来形成。
这种基板的选择特别考虑了基板材料与III-N合金之间的晶格参数差和热膨胀系数差。具体地，这些差越大，在III-N合金层中形成晶体缺陷(诸如位错)的风险越大，并且产生易于引起过度应变的高机械应力的风险越大。
最常考虑用于III-N合金的异质外延的材料是蓝宝石和碳化硅(SiC)。
除了与氮化镓的晶格参数差较小之外，碳化硅对于高功率电子应用而言是特别优选的，因为其热导率明显高于蓝宝石的热导率，并因此允许更容易地耗散在部件工作期间产生的热能。
在射频(RF)应用中，寻求使用半绝缘碳化硅(即，电阻率通常高于或等于105Ω.cm的碳化硅)，以将基板中的寄生损耗(通常称为RF损耗)最小化。然而，这种材料特别昂贵，并且目前只能以有限尺寸的基板形式获得。
硅会使制造成本显著降低，并且可以获得大尺寸基板，但是硅上III-N合金类型的结构受到RF损耗和不良散热的不利影响。
也已经研究了复合结构(诸如SopSiC或SiCopSiC结构)[1]，但尚未证明是完全令人满意的。这些结构分别在多晶SiC基板上包括单晶硅层或单晶SiC层(预期形成用于外延生长氮化镓的晶种层)。尽管多晶SiC是廉价的、可以以大尺寸基板形式获得并且可以进行良好的散热的材料，但是这些复合结构受到由于在单晶硅或SiC层与多晶SiC基板之间的界面处存在氧化硅层(该氧化硅层形成阻碍从III-N合金层向多晶SiC基板的散热的热障)而导致的不利影响。
发明内容
因此，本发明的一个目的是补救上述缺点，特别是与半绝缘SiC基板的尺寸和成本相关的限制。
因此，本发明的目的是提供一种制造用于外延生长基于镓的III-N合金的基板的方法，特别是为了形成RF损耗被最小化并且散热被最大化的HEMT或其它高频、高功率电子器件。
为此，本发明提供了一种制造用于外延生长氮化镓(GaN)层、氮化铝镓(AlGaN)层或氮化铟镓(InGaN)层的基板的方法，所述方法包括以下连续步骤：
-提供单晶半绝缘碳化硅供体基板，
-将离子物质注入到所述供体基板中，以形成限定要转移的单晶半绝缘SiC薄层的弱化区，
-经由接合层将所述供体基板接合至第一受体基板，
-沿着所述弱化区分离所述供体基板，以将所述单晶半绝缘SiC薄层转移至所述第一受体基板，
-在所转移的半绝缘SiC薄层上形成半绝缘SiC附加层，
-将所述半绝缘SiC附加层接合至具有高电阻率的第二受体基板，
-移除所述接合层的至少一部分，以分离所述第一受体基板并且露出所转移的单晶半绝缘SiC层。
“高频”在本文中是指高于3kHz的频率。
“高功率”在本文中是指通过晶体管的栅极注入的高于0.5W/mm的功率密度。
“高电阻率”在本文中是指高于或等于100Ω.cm的电阻率。
“半绝缘SiC”在本文中是指电阻率高于或等于105Ω.cm的碳化硅。
该方法允许形成低成本基板，该低成本基板基于硅、金刚石或陶瓷、具有高电阻率和高热导率、能够以大尺寸获得，该低成本基板包括半绝缘SiC层，该半绝缘SiC层允许最终结构受益于其关于散热和RF损耗限制的良好特性。由于半绝缘SiC层与受体基板直接接触，因此该结构还不包括热障。
由于硅与碳化硅之间的晶格参数差，所以通过直接在高电阻率的硅基板上进行外延来形成半绝缘SiC层的方法将导致在半绝缘SiC中形成大量位错。相比之下，根据本发明的方法可以使用单晶半绝缘SiC层作为用于随后生长基于镓的III-N合金的晶种，该单晶半绝缘SiC层的质量是最佳的，因为它是经由从供体基板的转移获得的。位于所转移的层的与III-N合金层相反的一侧的半绝缘SiC层的剩余部分(即，淀积在所转移的层上的附加层)不一定是单晶的。
扮演临时载体角色的第一受体基板的使用允许在所述方法的各个步骤最佳地定向半绝缘SiC的硅面。
根据所述方法的有利但可选的特征(所述特征可以单独实现或以其任何技术上可能的组合实现)：
-所述第一受体基板和所述供体基板的热膨胀系数差小于或等于3×10-6K-1；
-所述第一受体基板是晶体质量低于所述供体基板的晶体质量的SiC基板；
-被转移至所述第一受体基板的所述单晶半绝缘SiC薄层的厚度小于1μm；
-所述接合层是由在所述半绝缘SiC层的形成期间保持热稳定并且能够从所转移的单晶半绝缘SiC层与所述第一受体基板之间的界面移除的材料形成的；
-所述接合层是氮化硅层或氮化镓层；
-移除所述接合层的至少一部分的步骤包括：化学蚀刻、通过激光进行的剥离和/或施加机械应力；
-所述半绝缘SiC附加层是通过同时淀积硅、碳和钒形成的；
-所述第二受体基板是电阻率高于或等于100Ω.cm的硅基板；
-所述半绝缘SiC附加层的厚度介于1μm至5μm之间；
-所述第二受体基板是多晶SiC基板、金刚石基板或多晶AlN基板；
-所述半绝缘SiC附加层的厚度小于或等于80μm；
-所述离子物质是通过所述供体基板的硅面注入的，并且所述供体基板的硅面被接合至所述第一受体基板，使得在所述接合层被移除之后，漏出所转移的单晶半绝缘SiC层的所述硅面。
-所述方法还包括以下步骤：回收所述供体基板的从所转移的层分离的部分，以形成新的供体基板；
本发明的另一主题涉及一种在使用刚刚描述的方法获得的基板上制造基于镓的III-N合金层的方法。
所述方法包括以下步骤：
-提供使用诸如上文所述的方法制造的基板，
-在所述基板的所转移的单晶半绝缘SiC层的所述硅面上执行氮化镓层的外延生长。
所述氮化镓层的厚度通常介于1μm至2μm之间。
本发明的另一主题涉及一种在这种III-N合金层中制造高电子迁移率晶体管(HEMT)的方法。
所述方法包括以下步骤：
-使用诸如上文所述的方法通过外延制造氮化镓层，
-通过在所述氮化镓层上外延与氮化镓不同的III-N材料的层来形成异质结，
-与所述异质结持平地(level with)形成所述晶体管的沟道，
-在所述沟道上形成所述晶体管的源极、漏极和栅极。
附图说明
本发明的另外的特征和优点将参考附图从以下详细描述中变得明显，其中：
图1是单晶半绝缘SiC供体基板的示意性截面图；
图2是图1的供体基板的示意性截面图，在该基板中，通过注入离子物质形成弱化区，以限定要转移的薄层；
图3是覆盖有可移除接合层的临时载体的示意性截面图；
图4是经由可移除接合层将图3的临时载体接合至图2的供体基板的示意性截面图；
图5是为了将单晶半绝缘SiC薄层转移至临时载体而沿着弱化区分离供体基板的示意性截面图；
图6是在单晶SiC薄层的自由表面已经被抛光之后将该单晶SiC薄层转移至临时载体的示意性截面图；
图7是在所转移的单晶半绝缘SiC薄层上形成半绝缘SiC附加层的示意性截面图；
图8是经由半绝缘SiC附加层将图7的结构接合至受体基板的示意性截面图；
图9是通过化学蚀刻可移除接合层来从图8的结构移除临时载体以露出所转移的半绝缘SiC层的硅面的示意性截面图；
图10是通过在所转移的半绝缘SiC层的硅面上进行外延来形成GaN层的示意性截面图；
图11是通过在GaN层上外延与GaN不同的III-N合金的层来形成异质结的示意性截面图。
为了附图的易读性，各种层不必按比例示出。
具体实施方式
本发明提供了一种制造用于外延生长基于镓的二元或三元III-N合金的基板的方法。所述合金包括氮化镓(GaN)、氮化铝镓(AlxGa1-xN，其中，0<x<1，以下用缩写形式AlGaN表示)和氮化铟镓(InxGa1-xN，其中，0<x<1，以下用缩写形式InGaN表示)。为了简明起见，在本文其它部分将描述用于外延生长GaN层的基板的制造；然而，本领域技术人员将能够调整生长条件，以形成AlGaN层或InGaN层，用于该外延生长的基板保持相同。
该方法使用单晶半绝缘碳化硅(SiC)供体基板，其薄层(使用Smart CutTM工艺转移至第一受体基板)将用作用于生长不一定是单晶的半绝缘SiC附加层的晶种。如将在下面看到的，半绝缘SiC附加层将允许最终结构被提供有足够大厚度的半绝缘SiC，以在仅所述层的预期用于生长GaN层的部分是单晶的情况下以优化的成本充分降低RF损耗。
为此，将选择具有优异晶体质量的单晶半绝缘SiC供体基板，即，特别是无位错的基板。
在某些实施方式中，供体基板可以是单晶半绝缘SiC块基板。在其它实施方式中，供体基板可以是复合基板，其包括单晶半绝缘SiC表层和另一材料的至少一个其它层。在这种情况下，单晶半绝缘SiC层的厚度将大于或等于0.5μm。
碳化硅具有各种晶体形式(也称为多型)。最常见的是形式4H、6H和3C。优选地，单晶半绝缘碳化硅选自4H多型和6H多型，但任何多型都可以用于实现本发明。
在附图中，示出了单晶半绝缘SiC块基板10。
如本身已知的，如图1所示，这种基板具有硅面10-Si和碳面10-C。
目前，GaN的外延工艺主要在半绝缘SiC的硅面上实现。然而，在半绝缘SiC的碳面上生长GaN并非不可能。在该方法的实现期间，供体基板的定向(硅面/碳面)是根据半绝缘SiC的预期用于生长GaN层的面选择的。
参考图2，离子物质被注入到供体基板10中，以形成限定单晶半绝缘SiC薄层11的弱化区12。所注入的物质通常包括氢和/或氦。本领域技术人员将能够限定所需的注入剂量和能量。
当供体基板是复合基板时，所述注入进行到所述基板的单晶半绝缘SiC表面层中。
优选地，通过供体基板的硅面10-Si注入离子物质。如下面将看到的，供体基板的这种定向使得可以在最终基板的预期用于生长GaN层的表面放置半绝缘SiC的硅面，这是更有利的。然而，如果设想在半绝缘SiC的碳面上生长GaN层，则必须通过供体基板的碳面10-C注入离子物质。
优选地，单晶半绝缘SiC薄层11的厚度小于1μm。具体地，这样的厚度是按照工业规模利用Smart CutTM工艺获得的。具体地，工业制造线上可用的注入工具允许获得这样的注入深度。
参考图3，还提供了第一受体基板20。
所述第一受体基板的主要功能是在单晶半绝缘SiC层11从供体基板转移与在单晶半绝缘SiC层上生长半绝缘SiC附加层之间暂时保持单晶半绝缘SiC层11。
为此，第一受体基板被选择为热膨胀系数基本上等于半绝缘SiC的热膨胀系数，以在形成半绝缘SiC附加层期间不产生应力或应变。因此，特别有利地，第一受体基板和供体基板(或复合供体基板的情况下的单晶半绝缘SiC层)的热膨胀系数差的绝对值小于或等于3×10-6K-1。
优选地，第一受体基板也由SiC制成，以将热膨胀系数差最小化。特别有利地，第一受体基板20是晶体质量低于供体基板的晶体质量的SiC基板。这意味着第一受体基板可以是多晶SiC基板，或者实际上是单晶SiC基板，但是可以包括所有类型的位错(与供体基板的单晶半绝缘SiC相反，供体基板的单晶半绝缘SiC被选择具有优异的晶体质量，以确保GaN外延层的质量)。这种较低晶体质量的基板具有比与供体基板相同质量的基板更便宜的优点，同时完全适合于临时载体的功能。
参考图4，包括单晶SiC薄层11的供体基板10被接合至第一受体基板20。
为了确保供体基板与第一受体基板的良好粘附，在所述两个基板之间的界面处形成接合层21。
在图3中，接合层21形成在第一受体基板20上，但是在未例示的其它实施方式中，接合层可以形成在供体基板上(在薄层11的一侧)，或者实际上部分地形成在供体基板上并且部分地形成在第一受体基板上。
接合层是由在随后在薄层11上形成半绝缘SiC附加层期间保持热稳定的材料形成的。
通过指示的方式，如果通过外延来形成半绝缘SiC附加层，则由于4H-SiC或6H-SiC的外延在通常高于1500℃的温度进行，所以所选择的接合层的材料将不会在该温度降解或分离。然而，在半绝缘SiC附加层不需要优异的晶体质量的情况下，使用外延工艺不是必需的。因此，可以使用较低温度的较快淀积工艺，从而产生是多晶或包括位错的附加层，这允许减少制造基板的持续时间和成本。
此外，接合层的材料能够例如借助于选择性蚀刻从所转移的单晶半绝缘SiC层与第一受体基板20之间的界面移除，该选择性蚀刻可选地由等离子体辅助。
根据一个优选实施方式，接合层是氮化硅层或氮化镓层。所述层的厚度通常介于10nm至几百纳米之间。
参考图5，供体基板沿着弱化区12分离。以本身已知的方式，分离可以由热处理、机械作用或这些手段的组合引起。
该分离的效果是将单晶半绝缘SiC薄层11转移至第一受体基板20。可以可选地回收供体基板的剩余部分10’，以用于另一用途。
如图6所示，所转移的单晶半绝缘SiC层11的自由面是碳面11-C(硅面11-Si在接合界面的一侧)。例如，通过化学机械抛光(CMP)对该面进行抛光，以移除与离子物质的注入相关的缺陷并降低层11的粗糙度。
参考图7，在单晶半绝缘SiC薄层11上形成半绝缘SiC附加层13。SiC附加层的多型有利地与所转移的层的多型相同。
如上所述，附加层13不必是单晶，而可以是多晶，这允许在比外延更低的温度进行淀积。在任何情况下，由于第一受体基板的材料与SiC之间的小热膨胀系数差，所以叠层中产生的机械应力被最小化。
存在用于形成半绝缘SiC的各种技术。根据一个实施方式，SiC层在其外延生长期间掺杂有钒。根据另一实施方式，在外延反应器中使用合适的前体来同时淀积硅、碳和钒。
半绝缘SiC附加层的厚度有利地大于1μm，从而以显著的方式帮助最终结构内的散热。该厚度大于使用工业可用设备利用Smart CutTM工艺直接获得的厚度。另外，该附加层可以通过比所转移的供体基板层成本更低的工艺来形成。
因此，包括转移厚度小于1μm的单晶半绝缘SiC层然后通过在所转移的层上进行外延来形成不一定是单晶的半绝缘SiC层的所述方法允许克服工业上可用于进行Smart CutTM工艺的注入工具的技术限制，并降低制造方法的成本。
参考图8，提供具有高电阻率的第二受体基板40，并将其接合至半绝缘SiC层13。例如，第二受体基板可以是电阻率高于或等于100Ω.cm的硅基板，或优选地，第二受体基板可以是多晶SiC基板、多晶AlN基板或金刚石基板。
半绝缘SiC附加层13的厚度将可能根据第二受体基板的材料来选择。因此，当第二受体基板是具有高电阻率的硅基板时，半绝缘SiC附加层13的厚度将有利地介于1μm至5μm之间。当第二受体基板由多晶AlN、金刚石或多晶SiC制成时，半绝缘SiC附加层13具有大得多的厚度(可能高达80μm，例如，约50μm至80μm)以改善最终结构内的散热将可能是有利的。
接着，移除至少一些接合层21，以从结构的其余部分分离第一受体基板。在该移除期间，层21必须被充分地破坏以允许从结构分离。可以采用任何合适的手段。例如但非限制性地，可以经由化学蚀刻、通过激光进行的剥离和/或施加机械应力来移除接合层。
如图9所示，因此在该分离结束时，保留了由第二受体基板40、半绝缘SiC附加层13和所转移的单晶半绝缘SiC薄层11连续组成的结构。通过抛光和/或蚀刻来移除接合层21的任何残留物。
所转移的层11的露出面是单晶半绝缘SiC的硅面，这有利于外延生长GaN。因此形成了适合于外延生长III-N合金的基板。
参考图10，在半绝缘SiC层11的自由面上生长GaN层50(或者，如上所述，AlGaN层或InGaN层)。层50的厚度通常介于1μm至2μm之间。
接着，如图11所示，通过在层50上外延生长与层50的III-N合金不同的III-N合金的层60来形成异质结。
因此，可以使用本领域技术人员已知的工艺从该异质结继续制造晶体管(具体是HEMT)，晶体管的沟道与异质结持平地形成，并且在沟道上形成晶体管的源极、漏极和栅极。
这样获得的结构是特别有利的，因为它包括相对厚的半绝缘SiC层，仅该半绝缘SiC层的用作用于外延生长III-N合金层的晶种的部分必须是单晶，并且该半绝缘SiC层既能很好地散热又能限制RF损耗。此外，承载半绝缘SiC层的第二受体基板与所述层直接接触，使得该结构不包括任何热障。
因此，通过在这种结构上进行外延而形成的III-N合金层中形成的HEMT或另一高频高功率电子器件具有经最小化的RF损耗和经最大化的散热。
参考文献
[1]Comparative study on stress in AlGaN/GaN HEMT structures grown on6H-SiC,Si and on composite substrates of the 6H-SiC/poly-SiC and Si/poly-SiC,M.Guziewicz et al,Journal of Physics:Conference Series 100(2008)040235

Claims (17)

1.一种制造用于外延生长氮化镓(GaN)层、氮化铝镓(AlGaN)层或氮化铟镓(InGaN)层的基板的方法，所述方法包括以下连续步骤：
-提供单晶半绝缘碳化硅供体基板(10)，
-将离子物质注入到所述供体基板(10)中，以形成限定要转移的单晶半绝缘SiC薄层(11)的弱化区(12)，
-经由接合层(21)将所述供体基板(10)接合至第一受体基板(20)，
-沿着所述弱化区(12)分离所述供体基板(10)，以将所述单晶半绝缘SiC薄层(11)转移至所述第一受体基板(20)，
-在所转移的半绝缘SiC薄层(11)上形成半绝缘SiC附加层(13)，
-将所述半绝缘SiC附加层(13)接合至具有高电阻率的第二受体基板(40)，
-移除所述接合层(21)的至少一部分，以分离所述第一受体基板(20)并且露出所转移的单晶半绝缘SiC层(11)。
2.根据权利要求1所述的方法，其中，所述第一受体基板(20)和所述供体基板(10)的热膨胀系数差小于或等于3×10-6K-1。
3.根据权利要求1或2所述的方法，其中，所述第一受体基板(20)是晶体质量低于所述供体基板的晶体质量的SiC基板。
4.根据权利要求1至3中任一项所述的方法，其中，被转移至所述第一受体基板(20)的所述单晶半绝缘SiC薄层(11)的厚度小于1μm。
5.根据权利要求1至4中任一项所述的方法，其中，所述接合层(21)是由在所述半绝缘SiC层(13)的形成期间保持热稳定并且能够从所转移的单晶半绝缘SiC层(11)与所述第一受体基板(20)之间的界面移除的材料形成的。
6.根据权利要求1至5中任一项所述的方法，其中，所述接合层(21)是氮化硅层或氮化镓层。
7.根据权利要求1至6中任一项所述的方法，其中，移除所述接合层(21)的至少一部分的步骤包括：化学蚀刻、通过激光进行的剥离和/或施加机械应力。
8.根据权利要求1至7中任一项所述的方法，其中，所述半绝缘SiC附加层(13)是通过同时淀积硅、碳和钒形成的。
9.根据权利要求1至8中任一项所述的方法，其中，所述第二受体基板(40)是电阻率高于或等于100Ω.cm的硅基板。
10.根据权利要求9所述的方法，其中，所述半绝缘SiC附加层(13)的厚度介于1μm至5μm之间。
11.根据权利要求1至8中任一项所述的方法，其中，所述第二受体基板(40)是多晶SiC基板、金刚石基板或多晶AlN基板。
12.根据权利要求11所述的方法，其中，所述半绝缘SiC附加层(13)的厚度小于或等于80μm。
13.根据权利要求1至12中任一项所述的方法，其中，
-所述离子物质是通过所述供体基板(10)的硅面(10-Si)注入的，
-所述供体基板(10)的硅面(10-Si)被接合至所述第一受体基板(20)，
使得在所述接合层(21)被移除之后，漏出所转移的单晶半绝缘SiC层(11)的所述硅面。
14.根据权利要求1至13中任一项所述的方法，所述方法还包括以下步骤：回收所述供体基板的从所转移的层(11)分离的部分(10’)，以形成新的供体基板。
15.一种通过外延制造氮化镓层的方法，所述方法包括以下步骤：
-提供使用根据权利要求1至13中任一项所述的方法制造的基板，
-在所述基板的所转移的单晶半绝缘SiC层(11)的所述硅面(11-Si)上执行所述氮化镓层(50)的外延生长。
16.根据权利要求15所述的方法，其中，所述氮化镓层(50)的厚度介于1μm至2μm之间。
17.一种制造高电子迁移率晶体管(HEMT)的方法，所述方法包括以下步骤：
-使用根据权利要求15或16所述的方法通过外延制造氮化镓层(50)，
-通过在所述氮化镓层(50)上外延与氮化镓不同的III-N材料的层来形成异质结，
-与所述异质结持平地形成所述晶体管的沟道，
-在所述沟道上形成所述晶体管的源极、漏极和栅极。
CN202180067958.0A 2020-10-06 2021-10-04 制造用于外延生长基于镓的iii-n合金层的基板的方法 Pending CN116438629A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2010206A FR3114909B1 (fr) 2020-10-06 2020-10-06 Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FRFR2010206 2020-10-06
PCT/FR2021/051709 WO2022074318A1 (fr) 2020-10-06 2021-10-04 Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium

Publications (1)

Publication Number Publication Date
CN116438629A true CN116438629A (zh) 2023-07-14

Family

ID=74125387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180067958.0A Pending CN116438629A (zh) 2020-10-06 2021-10-04 制造用于外延生长基于镓的iii-n合金层的基板的方法

Country Status (8)

Country Link
US (1) US20230411140A1 (zh)
EP (1) EP4226409A1 (zh)
JP (1) JP2023542884A (zh)
KR (1) KR20230080476A (zh)
CN (1) CN116438629A (zh)
FR (1) FR3114909B1 (zh)
TW (1) TW202215504A (zh)
WO (1) WO2022074318A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device

Also Published As

Publication number Publication date
WO2022074318A1 (fr) 2022-04-14
JP2023542884A (ja) 2023-10-12
FR3114909A1 (fr) 2022-04-08
FR3114909B1 (fr) 2023-03-17
EP4226409A1 (fr) 2023-08-16
US20230411140A1 (en) 2023-12-21
KR20230080476A (ko) 2023-06-07
TW202215504A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
EP1986217B1 (en) Method for manufacturing semiconductor substrate
US8216368B2 (en) Method of fabricating an epitaxially grown layer
US20210013090A1 (en) Method of manufacturing a template wafer
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US20040187766A1 (en) Method of fabricating monocrystalline crystals
KR20060052446A (ko) 합성재료 웨이퍼의 제조 방법
JP7092051B2 (ja) 電界効果トランジスタの作製方法
CN114207825A (zh) 电子器件用基板及其制造方法
CN110663097B (zh) 半导体元件基板的制造方法
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
WO2013087707A1 (en) Substrates for semiconductor devices
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
US20140332934A1 (en) Substrates for semiconductor devices
CN116438629A (zh) 制造用于外延生长基于镓的iii-n合金层的基板的方法
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
US20230411151A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a gallium-based iii-n alloy
Okamoto et al. Backside processing of RF GaN-on-GaN HEMTs considering thermal management
US12020931B2 (en) Method for fabricating field-effect transistor
US12020985B2 (en) Transferring large-area group III-nitride semiconductor material and devices to arbitrary substrates
US20210375680A1 (en) Transferring Large-Area Group III-Nitride Semiconductor Material and Devices to Arbitrary Substrates
CN116646247A (zh) 一种氮化镓高电子迁移率晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination