CN116646247A - 一种氮化镓高电子迁移率晶体管的制备方法 - Google Patents

一种氮化镓高电子迁移率晶体管的制备方法 Download PDF

Info

Publication number
CN116646247A
CN116646247A CN202310678551.2A CN202310678551A CN116646247A CN 116646247 A CN116646247 A CN 116646247A CN 202310678551 A CN202310678551 A CN 202310678551A CN 116646247 A CN116646247 A CN 116646247A
Authority
CN
China
Prior art keywords
gallium nitride
layer
substrate
annealing
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310678551.2A
Other languages
English (en)
Inventor
欧欣
石航宁
游天桂
伊艾伦
刘旭冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310678551.2A priority Critical patent/CN116646247A/zh
Publication of CN116646247A publication Critical patent/CN116646247A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体器件技术领域，特别涉及一种氮化镓高电子迁移率晶体管的制备方法。该制备方法包括先对氮化镓单晶衬底的顶面进行氧化处理，以形成氧化镓层，并通过离子注入，以及剥离转移、抛光工艺得到抛光后结构，在抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构；在第一结构的顶面制备源电极、漏电极和栅电极。上述制备方法得到的氮化镓高电子迁移率晶体管具有器件的击穿电压高、防漏电性能好和散热能力强的特点。

Description

一种氮化镓高电子迁移率晶体管的制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种氮化镓高电子迁移率晶体管的制备方法。
背景技术
氮化镓高电子迁移率晶体管(GaN High electron mobility transistor,GaNHEMT)，GaN HEMT已广泛应用于电源电力系统、移动通信系统、雷达、航空航天等领域。
相关技术中，GaN HEMT中的氮化镓沟道层通常是基于异质衬底外延获得，以硅衬底异质外延GaN为例，在缓冲层和硅衬底的界面处易形成高电导率的漏电通道，大大降低了器件的击穿电压，限制了器件在高压领域的应用。
发明内容
本发明要解决的是上述现有技术中GaN HEMT存在易漏电和击穿的技术问题。
为解决上述技术问题，本申请于一方面公开了一种氮化镓高电子迁移率晶体管的制备方法，其包括：
提供一氮化镓单晶衬底和第一支撑衬底；
对氮化镓单晶衬底的顶面进行氧化处理，以形成氧化镓层；
由氧化镓层的顶面向氮化镓单晶衬底进行离子注入，以在氮化镓单晶衬底内形成第一缺陷层；
将氮化镓单晶衬底的氧化镓层与第一支撑衬底进行键合处理，得到键合后结构；
沿第一缺陷层对键合后结构依次进行退火剥离和抛光处理，得到抛光后结构；
在抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构；
在第一结构的顶面制备源电极、漏电极和栅电极；第一结构的顶面靠近铝镓氮势垒层。
于一个可能的实施例中，氧化的条件包括：
氧化气氛为氧气；
氧化温度包括300℃～900℃；
氧化时间包括1小时～24h小时。
于一个可能的实施例中，对键合后结构进行退火剥离的条件包括：
退火气氛为氮气、氩气和真空中的至少一种；
退火温度包括300℃～900℃；
退火时间包括1分钟～24小时。
于一个可能的实施例中，沿第一缺陷层对键合后结构依次进行退火剥离和抛光处理，得到抛光后结构，包括：
利用退火工艺使所述键合后结构沿着所述第一缺陷层剥离，得到第二结构；第二结构包括第一支撑衬底、氧化镓层和氮化镓单晶层；
利用抛光技术去除第二结构上的残留第一缺陷层，得到抛光后结构。
于一个可能的实施例中，第一支撑衬底为金刚石衬底、氮化铝衬底、碳化硅衬底、硅衬底和复合衬底中的任一种；
其中，复合衬底的制备方法包括：
提供一单晶衬底；
对单晶衬底进行离子注入，以在单晶衬底中形成第二缺陷层；
对单晶衬底与第二支撑衬底进行键合处理，得到键合结构；
利用退火工艺使所述键合结构沿着所述第二缺陷层剥离，得到初始第一支撑衬底；初始第一支撑衬底包括第二支撑衬底；
利用抛光技术去除初始第一支撑衬底上的残留第二缺陷层，得到第一支撑衬底。
于一个可能的实施例中，对键合结构进行退火剥离的条件包括：
退火气氛为真空、氮气或者氩气；
退火温度包括400℃～1100℃；
退火时间包括1分钟～24小时。
于一个可能的实施例中，氮化镓单晶衬底的氧化镓层与第一支撑衬底的键合方法包括亲水性直接键合、介质层间接键合和表面活化键合。
于一个可能的实施例中，在抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构，包括：
在抛光后结构的氮化镓层上依次外延氮化镓沟道层、氮化铝插入层、铝镓氮势垒层和氮化镓帽层，得到第一结构。
于一个可能的实施例中，离子注入方法包括氢离子注入、氦离子注入和氢氦离子共注入。
本申请于另一方面还公开了一种氮化镓高电子迁移率晶体管，其是利用上述任一项的方法制备得到。
采用上述技术方案，本申请提供的氮化镓高电子迁移率晶体管的制备方法具有如下有益效果：
通过对氮化镓单晶衬底的顶面进行氧化处理，以形成氧化镓层，由氧化镓层的顶面向氮化镓单晶衬底进行离子注入，以在氮化镓单晶衬底内形成第一缺陷层，氧化镓层的存在可以隔绝器件的漏电通道，大大提升器件的击穿电压，且将氮化镓单晶衬底的氧化镓层与第一支撑衬底进行键合处理，得到键合后结构，沿第一缺陷层对键合后结构依次进行退火剥离和抛光处理，得到抛光后结构；在抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构；在第一结构的顶面制备源电极、漏电极和栅电极；第一结构的顶面靠近铝镓氮势垒层。且由氮化镓单晶衬底直接剥离得到的氮化镓层具有优异的单晶质量，进一步提升了防漏电性能，大幅提升器件的性能和可靠性；第一支撑衬底具有高导热特性，将提升氮化镓器件的性能，剥离后的氮化镓单晶衬底在表面处理后可以循环使用，也可以大大降低昂贵的氮化镓单晶的材料成本。总体来说，采用本申请提供的上述制备方法来制备氮化镓高电子迁移率晶体管具有大幅提升器件的性能和可靠性，尤其是器件的击穿电压的优点。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种现有技术的氮化镓高电子迁移率晶体管的结构示意图；
图2是本申请实施例提供的一种制备氮化镓高电子迁移率晶体管的流程示意图；
图3是本申请实施例提供的一种制备氮化镓高电子迁移率晶体管的过程示意图；
图4是本申请实施例提供的一种制备复合衬底的过程示意图。
以下对附图作补充说明：
1-氮化镓单晶衬底；101-氧化镓层；102-氮化镓单晶层；2-第一支撑衬底；21-单晶衬底；22-第二缺陷层；24-第一单晶层；25-第二单晶层；3-第二支撑衬底；4-第一缺陷层；5-第二结构；6-抛光后结构；7-氮化镓沟道层；8-氮化铝插入层；9-铝镓氮势垒层；10-氮化镓帽层；11-初始第一支撑衬底；12-第一结构。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为了下面的详细描述的目的，应当理解，本发明可采用各种替代的变化和步骤顺序，除非明确规定相反。此外，除了在任何操作实例中，或者以其他方式指出的情况下，表示例如说明书和权利要求中使用的成分的量的所有数字应被理解为在所有情况下被术语“约”修饰。因此，除非相反指出，否则在以下说明书和所附权利要求中阐述的数值参数是根据本发明所要获得的期望性能而变化的近似值。至少并不是试图将等同原则的适用限制在权利要求的范围内，每个数值参数至少应该根据报告的有效数字的个数并通过应用普通舍入技术来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值，但是具体实例中列出的数值尽可能精确地报告。然而，任何数值固有地包含由其各自测试测量中发现的标准偏差必然产生的某些误差。
当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。例如，从“1至10”的指定范围应视为包括最小值1与最大值10之间的任何及所有的子范围。范围1至10的示例性子范围包括但不限于1至6.1、3.5至7.8、5.5至10等。
请参阅图1，其所示为本申请实施例提供的一种现有技术的氮化镓高电子迁移率晶体管的结构示意图。通常晶体管的结构为依次层叠的衬底、缓冲层、氮化镓层、铝镓氮层和电极层(包括源、漏和栅电极)，然而由于目前在制备上述氮化镓层的方法通常是通过在异质衬底上进行外延生长得到的，以硅衬底异质外延GaN为例，在缓冲层和硅衬底的界面处易形成高电导率的漏电通道，大大降低了器件的击穿电压，限制了器件在高压领域的应用。且氮化镓材料及异质结构(即氮化镓/铝镓氮)通常由异质外延获得，异质外延受晶格失配、热失配的影响，氮化镓材料的缺陷、位错密度大，将严重影响器件的性能和可靠性。为了解决上述问题，请参阅图2，本申请公开了一种氮化镓高电子迁移率晶体管的制备方法，其包括如下步骤：
S201：提供一氮化镓单晶衬底1(如图3中的图(a)所示的结构)和第一支撑衬底2(如图3中的图(d)所示的结构)。
在本实施例中，为了提高制备效率，可以是在氮化镓单晶晶圆上制备阵列排布的器件，所述这里的氮化镓单晶衬底1可以是指氮化镓单晶晶圆。
于一个可能的实施例中，第一支撑衬底2为金刚石衬底、氮化铝衬底、碳化硅衬底、硅衬底和复合衬底中的任一种。现有技术中通常采用硅衬底，但硅衬底实际热导率较低，而氮化镓器件工作时易产生大的热量，器件温度急剧上升，使器件易热损坏，为此，可以选择金刚石衬底、氮化铝衬底、碳化硅衬底和复合衬底中的任一种来作为第一支撑衬底2，以提高器件的散热性能，进而提高器件整体性能。
其中，复合衬底的制备方法具体可以是如下实施方式：
先提供一单晶衬底21(如图4中的图(a)所示的结构)，然后对单晶衬底21进行离子注入，以在单晶衬底21中形成第二缺陷层22，从而可以得到如图4中图(b)所示的结构，以第二缺陷层22为分割区域，可以将单晶衬底21分为第一单晶层24和第二单晶层25；对单晶衬底21与第二支撑衬底3进行键合处理，可以得到如图4中图(c)所示的键合结构，具体可以是第二单晶层25与第二支撑衬底3进行键合；再利用退火工艺使所述键合结构沿着所述第二缺陷层22剥离，得到初始第一支撑衬底11(请参阅图4中的图(d))，初始第一支撑衬底11包括第二支撑衬底3、第二单晶层25和残留第二缺陷层22；利用抛光技术去除初始第一支撑衬底11上的残留第二缺陷层22，得到第一支撑衬底2(如图4中图(e)所示的结构)。
于一个可能的实施例中，离子注入方法包括氢离子注入、氦离子注入和氢氦离子共注入。当对上述单晶衬底21进行离子注入方法为氢离子注入时，注入能量包括10KeV～5MeV，注入剂量包括1×1016cm-2～1×1018cm-2。可以根据需要调整第一缺陷层4形成的位置。
于一个可能的实施例中，对键合结构进行退火剥离的条件包括：退火气氛为真空、氮气或者氩气，退火温度包括400℃～1100℃，如可以是400℃、500℃、600℃、700℃、900℃和1100℃等。退火时间包括1分钟～24小时，例如可以是1分钟，10分钟，30分钟，1小时，3小时，5小时，12小时，24小时等。
可以理解的是，对于复合衬底，如SiCOI(碳化硅复合衬底)、COI(金刚石复合衬底)、AlNOI(氮化铝复合衬底)、SOI(硅/氧化硅/硅)，均可以采用上述方法来进行制备得到，例如以制备SiCOI复合衬底，上述单晶衬底21为碳化硅单晶晶圆，第二支撑衬底3的可以是多晶碳化硅、二氧化硅/硅、硅中的一种或者多种的组合，同理，若制备COI复合衬底，则单晶衬底21为金刚石，第二支撑衬底3还可以是多晶金刚石、二氧化硅/硅、硅中的一种或者多种的组合，当采用金刚石作为支撑衬底时，由于其极高的热导率，将大幅提升器件的散热能力，从而大幅提升器件的性能。选用的SiCOI复合衬底来作为第一支撑衬底2，由于其制备过程包括了将碳化硅单晶薄膜键合、剥离转移到多晶碳化硅衬底上的工艺步骤，这样既保证了碳化硅的高质量和高热导率，剥离的碳化硅通过表面处理后，可以循环利用。
S202：对氮化镓单晶衬底1的顶面进行氧化处理，以形成氧化镓层101(如图3中图(b)所示的结构)。
请参阅图3，形成氧化镓层101后的结构具体包括氮化镓单晶层102，以及位于其上的氧化镓层101，下文步骤S203进行离子注入形成的第一缺陷层4位于该氮化镓单晶层102。
于一个可能的实施例中，氧化的条件包括：氧化气氛为氧气，氧化温度包括300℃～900℃，如可以是300℃、500℃、700℃、800℃和900℃等。氧化时间包括1小时～24h小时，例如可以是1小时，3小时，5小时，12小时，24小时等。氧化温度、氧化时间与氧化镓层101的厚度存在相关性，一般，当氧化镓层101的厚度一定时，氧化温度越高，所需氧化的时间越短，也可以说，氧化温度越高，氧化时间越长，则氧化镓层101的厚度也越厚，可选的，氧化镓层101的厚度控制在1纳米至10微米范围内。
氧化镓具有极高的击穿场强，从而可以隔绝晶体管的电子沟道与衬底，从而隔绝器件的漏电通道，大大提升器件的击穿电压。
S203：由氧化镓层101的顶面向氮化镓单晶衬底1进行离子注入，以在氮化镓单晶衬底1内形成第一缺陷层4(如图3中图(c)所示的结构)。
于一个可能的实施例中，离子注入方法包括氢离子注入、氦离子注入和氢氦离子共注入。当对氮化镓单晶衬底1进行离子注入方法为氢离子注入时，注入能量包括10KeV～5MeV，注入剂量包括1×1017cm-2～1×1018cm-2。可以根据需要调整第一缺陷层4形成的位置。
S204：将氮化镓单晶衬底1的氧化镓层101与第一支撑衬底2进行键合处理，得到键合后结构(如图3中图(e)所示的结构)。
S205：沿第一缺陷层4对键合后结构依次进行退火剥离和抛光处理，得到抛光后结构6。
于一个可能的实施例中，步骤S205的具体实施方式可以包括：利用退火工艺使所述键合后结构沿着所述第一缺陷层4剥离，得到第二结构5(请参阅图3中的图(f))；第二结构5包括第一支撑衬底2、氧化镓层101、氮化镓单晶层102和残留第一缺陷层4；利用抛光技术去除第二结构5上的残留第一缺陷层4，得到抛光后结构6(如图3中图(g)所示的结构)。
于一个可能的实施例中，对键合后结构进行退火剥离的条件包括：退火气氛为氮气、氩气和真空中的至少一种，退火温度包括300℃～900℃，如可以是300℃、500℃、700℃、800℃和900℃等。退火时间包括1分钟～24小时，例如可以是1分钟，10分钟，30分钟，1小时，3小时，5小时，12小时，24小时等。
可以理解的是，上述氮化镓单晶衬底1的氧化镓层101与第一支撑衬底2的键合，以及单晶衬底21与第二支撑衬底3的键合方法包括亲水性直接键合、介质层间接键合和表面活化键合。可选的，亲水性直接键合具体可以包括如下步骤：
1)将两个待键合的晶圆(例如氮化镓单晶衬底1和第一支撑衬底2)进行激活，具体可以采用氮气等离子体、氩气等离子体、氧气等离子体的一种或先后组合的方式进行激活。目的是去除晶圆表面的污染物和自然氧化层，打开晶圆表面悬挂键。
2)将激活后的两个待键合的晶圆进行清洗，使晶圆表面附着-OH。
3)加压键合两晶圆。
可选的，在上述步骤1)之间还可以先对待键合的晶圆进行清洗，以去除晶圆表面沾污、颗粒等污染物。
表面活化键合具体可以包括如下步骤：
将两个待键合的晶圆置于超高真空环境下，利用氩气等离子体激活晶圆表面，加压直接键合。或者，将两个待键合的晶圆置于超高真空环境下，氩气等离子体激活晶圆表面，之后在晶圆表面溅射纳米Si介质层，氩气等离子体激活纳米Si层，加压直接键合。
去除第一缺陷层4和第二缺陷层22的抛光技术可以是化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀的一种或组合。
此外，本申请通过将氮化镓单晶衬底1的表面氧化成了氧化镓，由于氧化镓更容易接触水形成-OH，从而可以提升氮化镓单晶衬底1表面的亲水性，进而可提升亲水性键合的键合强度，避免高温退火的热应力导致的解键合问题以及亲水性键合界面水汽在高温时聚集起泡的问题。
S206：在抛光后结构6的氮化镓层上依次生长氮化镓沟道层7和铝镓氮势垒层9，得到第一结构12(如图3中的图(h)所示的结构)。
于一个可能的实施例中，步骤S206的具体实施方式可以包括：在抛光后结构6的氮化镓层上依次外延氮化镓沟道层7、氮化铝插入层8、铝镓氮势垒层9和氮化镓帽层10，得到第一结构12。
其中，氮化铝插入层8能够提高沟道电子密度，同时能够抑制二维电子气渗入到所述铝镓氮势垒层中，提高沟道电子迁移率。氮化镓帽层10能够有效减少欧姆接触的电阻，氮化镓帽层在极化效应的作用下一方面能够以载流子浓度略微下降的代价提高2DEG迁移率，另一方面可以增加AlGaN/GaN异质结结构上的肖特基接触势垒，进而显著减小栅漏电流。还可以改善AlGaN/GaN异质结结构表面和材料的整体性质，以提高器件可靠性。
S207：在第一结构12的顶面制备源电极、漏电极和栅电极，即可得到氮化镓高电子迁移率晶体管(如图3中的图(i)所示的结构)，第一结构12的顶面靠近铝镓氮势垒层。其中，具体制备源电极、漏电极和栅电极可以是采用常用的金属电极制备工艺，如依次进行光刻、金属生长、金属剥离等工艺制备得到金属电极。
本申请还公开了一种氮化镓高电子迁移率晶体管，其是利用上述任一项的方法制备得到，得到的氮化镓高电子迁移率晶体管可以是如图3中图(i)所示的结构，具体的，该氮化镓高电子迁移率晶体管包括由下至上层叠的第一支撑衬底2、氧化镓层101、氧化镓单晶层102、氮化镓沟道层7、氮化铝插入层8、铝镓氮势垒层9、氮化镓帽层10以及源漏栅电极。可选的，该氮化镓高电子迁移率晶体管的可能结构可以参见上述制备方法中描述，在此不再赘述。
以上所述仅为本申请可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种氮化镓高电子迁移率晶体管的制备方法，其特征在于，包括：
提供一氮化镓单晶衬底和第一支撑衬底；
对所述氮化镓单晶衬底的顶面进行氧化处理，以形成氧化镓层；
由所述氧化镓层的顶面向所述氮化镓单晶衬底进行离子注入，以在所述氮化镓单晶衬底内形成第一缺陷层；
将所述氮化镓单晶衬底的氧化镓层与所述第一支撑衬底进行键合处理，得到键合后结构；
沿所述第一缺陷层对所述键合后结构依次进行退火剥离和抛光处理，得到抛光后结构；
在所述抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构；
在所述第一结构的顶面制备源电极、漏电极和栅电极；所述第一结构的顶面靠近所述铝镓氮势垒层。
2.根据权利要求1所述的制备方法，其特征在于，所述氧化的条件包括：
氧化气氛为氧气；
氧化温度包括300℃～900℃；
氧化时间包括1小时～24h小时。
3.根据权利要求1所述的制备方法，其特征在于，所述对所述键合后结构进行退火剥离的条件包括：
退火气氛为真空、氮气或者氩气；
退火温度包括300℃～900℃；
退火时间包括1分钟～24小时。
4.根据权利要求1所述的制备方法，其特征在于，所述沿所述第一缺陷层对所述键合后结构依次进行退火剥离和抛光处理，得到抛光后结构，包括：
利用退火工艺使所述键合后结构沿着所述第一缺陷层剥离，得到第二结构；所述第二结构包括所述第一支撑衬底、所述氧化镓层和所述氮化镓单晶层；
利用抛光技术去除所述第二结构上的残留第一缺陷层，得到所述抛光后结构。
5.根据权利要求1所述的制备方法，其特征在于，所述第一支撑衬底为金刚石衬底、氮化铝衬底、碳化硅衬底、硅衬底和复合衬底中的任一种；
其中，所述复合衬底的制备方法包括：
提供一单晶衬底；
对所述单晶衬底进行离子注入，以在所述单晶衬底中形成第二缺陷层；
对所述单晶衬底与第二支撑衬底进行键合处理，得到键合结构；
利用退火工艺使所述键合结构沿着所述第二缺陷层剥离，得到初始第一支撑衬底；所述初始第一支撑衬底包括所述第二支撑衬底；
利用抛光技术去除所述初始第一支撑衬底上的残留第二缺陷层，得到所述第一支撑衬底。
6.根据权利要求5所述的制备方法，其特征在于，所述对所述键合结构进行退火剥离的条件包括：
退火气氛为氮气、氩气和真空中的至少一种；
退火温度包括400℃～1100℃；
退火时间包括1分钟～24小时。
7.根据权利要求1所述的制备方法，其特征在于，所述氮化镓单晶衬底的氧化镓层与第一支撑衬底的键合方法包括亲水性直接键合、介质层间接键合和表面活化键合。
8.根据权利要求1所述的制备方法，其特征在于，所述在所述抛光后结构的氮化镓层上依次生长氮化镓沟道层和铝镓氮势垒层，得到第一结构，包括：
在所述抛光后结构的氮化镓层上依次外延所述氮化镓沟道层、氮化铝插入层、所述铝镓氮势垒层和氮化镓帽层，得到所述第一结构。
9.根据权利要求1所述的制备方法，其特征在于，所述离子注入方法包括氢离子注入、氦离子注入和氢氦离子共注入。
10.一种氮化镓高电子迁移率晶体管，其特征在于，利用上述权利要求1-9任一项所述的方法制备得到。
CN202310678551.2A 2023-06-09 2023-06-09 一种氮化镓高电子迁移率晶体管的制备方法 Pending CN116646247A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310678551.2A CN116646247A (zh) 2023-06-09 2023-06-09 一种氮化镓高电子迁移率晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310678551.2A CN116646247A (zh) 2023-06-09 2023-06-09 一种氮化镓高电子迁移率晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN116646247A true CN116646247A (zh) 2023-08-25

Family

ID=87624601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310678551.2A Pending CN116646247A (zh) 2023-06-09 2023-06-09 一种氮化镓高电子迁移率晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN116646247A (zh)

Similar Documents

Publication Publication Date Title
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
Chung et al. N-face GaN/AlGaN HEMTs fabricated through layer transfer technology
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
US20060284167A1 (en) Multilayered substrate obtained via wafer bonding for power applications
JP7092051B2 (ja) 電界効果トランジスタの作製方法
KR20090093887A (ko) 단결정 박막을 갖는 기판의 제조 방법
CN108598036B (zh) 金刚石基氮化镓器件制造方法
WO2019194042A1 (ja) トランジスタの製造方法
WO2021191956A1 (ja) 窒化物半導体装置およびその製造方法
JP7433370B2 (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
WO2018107616A1 (zh) 复合衬底及其制造方法
CN116705605A (zh) 一种硅基氮化镓hemt器件及其制备方法
CN116646247A (zh) 一种氮化镓高电子迁移率晶体管的制备方法
CN112530803B (zh) GaN基HEMT器件的制备方法
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
JP2023054515A (ja) 積層構造体、及び積層構造体の製造方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
CN116759312A (zh) 一种氮化镓电流孔径垂直型电子器件的制备方法
CN117613079A (zh) 一种GaN HEMT器件结构及其制备方法
CN117153673A (zh) 一种异质键合结构、半导体器件及其制备方法
CN116438629A (zh) 制造用于外延生长基于镓的iii-n合金层的基板的方法
CN117293032A (zh) 一种n极性氮化镓电子器件的制备方法及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination