CN1720605A - 多层结构的制造工艺 - Google Patents
多层结构的制造工艺 Download PDFInfo
- Publication number
- CN1720605A CN1720605A CNA2003801052499A CN200380105249A CN1720605A CN 1720605 A CN1720605 A CN 1720605A CN A2003801052499 A CNA2003801052499 A CN A2003801052499A CN 200380105249 A CN200380105249 A CN 200380105249A CN 1720605 A CN1720605 A CN 1720605A
- Authority
- CN
- China
- Prior art keywords
- layer
- technology
- sige
- support substrates
- predetermined temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims description 44
- 230000006978 adaptation Effects 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 46
- 238000005234 chemical deposition Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000000151 deposition Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种由半导体材料形成的多层结构的制造工艺，所述结构包括由第一半导体材料构成的衬底(20)和由第二半导体材料构成的表面薄层，两种半导体材料具有基本不同的晶格参数，其特征在于该工艺包括下列步骤：在支撑衬底(100)上制造包括表面薄层的层(110)，在由所述支撑衬底和所述沉积层形成的整体(10)中生成脆性区，将所述的整体与目标衬底(20)键合，在脆性区的层面分离，处理最终结构的表面。
Description
本发明涉及一种由半导体材料构成的多层结构的制造工艺，所述结构包括由第一半导体材料形成的衬底和由第二半导体材料形成的表面薄层，两种半导体材料具有差异很大的晶格参数。
已经知道这种类型的工艺。
因此生产包括由例如硅的材料构成的衬底，和由例如锗硅(SiGe)、乃至锗(Ge)的材料构成的表面薄层的结构是公知的。
申请人名下的专利申请FR0208600涉及一种从包括晶格参数适配层的晶片开始制造包括半导体材料的薄层的结构的工艺，该晶格参数适配层包括由具有第一晶格参数的半导体材料构成的上层，特征在于它包括如下步骤：
(a)在适配层的上层上生长具有基本上不同于第一晶格参数的第二额定晶格参数的半导体材料膜，其具有足够小的厚度，以保持下面适配层的上层的第一晶格常数并因此变形，
(b)在该膜上生长具有基本上与第一晶格参数相同的额定晶格参数的半导体材料的松散层，
(c)相对于松散层除去适配层一侧上的至少部分晶片，包括以下操作：
●相对于松散层形成适配层一侧的脆裂区域，
●在脆裂区域上供能以从晶片分离包括松散层的结构。
因此该专利申请的工艺使用层迁移技术(特别是SMARTCUT_型或ELTRAN_型)以组成希望的晶片。
该工艺的起始元件是包括晶格参数适配层的晶片，晶格参数适配层对应于出现在其表面上的一层基本上的松散层晶片的区域，没有大量的结构缺陷，例如位错。
可以理解，松散层指的是具有非应变晶体结构的半导体材料的任意层，即，具有与组成该层的材料的额定晶格参数基本相同的晶格参数的层。
相反，将应变层称为其晶体结构应变的半导体材料的任意层，在晶体生长过程中以牵引方式或以压缩方式使晶体结构应变，例如外延生长，至少迫使晶格参数基本不同于该材料的额定晶格参数。
专利申请FR0208600的工艺构成一个有利的解决方案以构成如本文开始时提到的结构。
本发明的目的是为本专利申请的学说提供一种补充。
为了获得该目的，本发明提出了由半导体材料构成的多层结构的制造工艺，所述的结构包括由第一半导体材料构成的衬底和由第二半导体材料构成的表面薄层，两种半导体材料具有基本上不同的晶格参数，特征在于该工艺包括如下步骤：
●在支撑衬底上产生包括所述表面薄层的层，
●在由所述支撑衬底和所述沉积层形成的整体中生成脆性区域，
●将所述的整体与目标衬底键合，
●在脆性区域的层面进行分离，
●处理最终结构的表面。
其它方面，参照附图，本发明的如下说明使本发明的目标和优点更加清楚地浮现，其中图1a至1e说明执行本发明实施例的主要步骤。
首先参照图1a，显示了支撑衬底100，其上已沉积了层105(阴影所示)。
支撑衬底100由具有第一晶格参数的半导体材料形成。例如，它由硅构成。
层105是由具有不同于上文提到的第一晶格参数的第二晶格参数的材料形成的层。
因此，层105可由SiGe、乃至Ge构成。
通过下面的技术来沉积层105：
●沉积预定厚度的材料，该材料的晶格参数基本上不同于其上被沉积的支撑衬底的晶格参数，
●同时构成实质上免除位错型缺陷的上述沉积的表面层。
例如，文献WO 00/15885讲授了允许在硅上沉积SiGe或Ge的工艺。
因此，例如可以根据其中通过实施下列步骤在单晶硅的支撑衬底上沉积单晶Ge的第一模式执行上述的沉积工艺：
●单晶硅衬底的温度稳定在400℃至500℃的预定稳定温度，优选430℃至460℃。
●在所述的第一预定温度下进行Ge的化学汽相淀积(CVD)，直到在支撑衬底上获得比最终期望的厚度小的预定厚度的Ge的基层。
●将Ge的化学汽相淀积的温度从第一预定温度上升到范围从750℃至850℃，优选从800℃至850℃的第二预定温度，以及
●在第二预定温度下继续进行Ge的化学汽相淀积，直到单晶Ge层获得最终期望的厚度。
也可以根据例如文献WO 00/15885公开的变量执行上述沉积工艺。
直接在由硅形成的支撑衬底上获得松散SiGe或松散Ge的薄层的其它方法也是可行的。
也可以参照出版物“Strain relaxation of pseudomorphic Sil-xGex/Si(100)heterostructures after hydrogen or helium ion implantation for virtualsubstrate fabrication”，B.Holl_nde等人，Nuclear Instrument and Methodsin Physics Research B175-177(2001)357-367”，其内容引入本文。
在上述工艺中，通过形成应变层和通过松散该层来制造层110。
也可以通过下面文献公开的技术来获得松散的SiGe薄层，当他们公开用于获得为本发明而执行的上述层的方法时，下面的文献公开以引用的形式并入本文：
——″Development of a new type of SiGe thin strained relaxedbuffer based on the incorporation of carbon containing layer″，presented inthe first SiGe Technology and Device Meeting(ISTDM，Nagoya，Japan，January 15-17，2003)，
——″Thin SiGe Buffers with High Ge content for n-Mosfets″(Lyutovich等人Material Science & Engineering，B89(2002)，341-345)，
——″Relaxed SiGe buffers with thickness below 0.1μm″(Bauer等人-Thin Solid Films 369(2000)，152-156).
回到本发明的工艺，在所有情况下，在支撑衬底100上生成包括待制造的结构的表面薄层的层110。
因而形成包括支撑衬底100上的SiGe(具有理想的Si/Ge比率)或者Ge的层110的中间晶片10。
为了允许随后工艺中的中间层的键合，可以抛光层100的自由面。
为了上述键合，中间晶片10的表面粗糙度实际上只有几埃。
因此，界面105定义在层110和支撑100之间。
可以确定，通过使用这种类型的沉积工艺，位错型缺陷已限制在层110的邻近界面105的区域。
可以理解限定指的是大多数位错型缺陷位于所述区域中。层110的剩余部分没有完全免除缺陷，但它们的浓度与微电子应用不矛盾。
因此，其中限定位错型缺陷的层110的这个区域构成晶格参数适配层，其位于由硅构成的支撑衬底100与层110的表面区之间，其本身构成了由Ge或松散SiGe构成的晶片10的一层。
在工艺开始时进行的沉积之后，Ge或松散的SiGe层具有希望的厚度。该希望的厚度特别是大约0.5至1微米。
现在参照图1b，在晶片10的厚度中生成脆性区120。
该脆性区特别是通过经层110的物质注入而形成。
注入的物质是一种或几种原子或分子物质，例如，氢或氦离子或分子。
注入也可以是不同物质的共同注入，例如，氢或氦。可以确定在本文中“注入”也涵盖至少两种物质的共同注入。
当通过注入形成脆性区时，定义注入参数以便脆性区位于支撑衬底100中，如图1b所示。
也能够限定这些参数以便脆性区位于层110自身中(优选在邻近界面层105的区域中)。
可以确定，也可以通过在沉积层110之前在支撑衬底100中生成多孔区来形成脆性区。
接着回到包括脆性区的晶片，将该晶片键合到目标衬底20。
目标衬底20由硅形成。
粘在目标衬底的晶片10的表面是对应于层110的松散表面的表面。
为了执行该键合，在接触放置之前清洗该表面并在这些表面之间随意地插入键合层。
同样，电绝缘层(例如氧化物)可以插在晶片和目标衬底之间。
上述氧化物源自目标衬底20的表面的氧化。
如果它由SiGe形成，它同样源自层110的表面的氧化。
如果层110由Ge或SiGe形成，那么也可能在键合之前通过氧化物沉积使氧化层与它结合。
因此可以在键合之前，将晶片和/或目标衬底结合到绝缘层。
如果需要，为了将这些衬底的表面粗糙度降到适合键合的值(即，不大于几埃rms)，可以处理衬底的一个或两个待键合的表面。
上述的表面处理可以是抛光步骤。
在键合之后，为了固定键合界面能够继续进行典型的热处理。
接着通过热和/或机械供能在脆性界面的位置进行分离。
结果得到结构30，如图1d所示，其包括：
●目标衬底20，
●层110
●支撑衬底100的任意剩余。
在该结构中，层110本身包括：
●晶格参数适配层(邻近支撑衬底100的残留物的层110的一部分)，和
●希望厚度的松散层。
通过在层110的该厚度的“晶格参数适配层”中注入构成脆性区的情况下，最终结构30不包括支撑衬底的残留物，在分离过程中晶格参数适配层的一部分与结构30分离。
在这种情况下，处理最终结构的表面(图1e)以改善层110的表面状态。
这种表面处理包括抛光、以及其他类型的处理。
也可以执行注入，以致在被松散的层110的一部分中获得脆性区。
在上述情况下，转移层不包括例如位错的缺陷(或仅仅非常少)，分离之后的最终结构呈现不需要任何额外处理的表面层(其来自层110的松散部分)。
在支撑衬底100的厚度中构成脆性区的情况下(通过注入或通过事先生成多孔区)，下一步骤是选择地腐蚀支撑衬底的残留物。
这种选择性腐蚀可以是选择性化学蚀刻，其仅腐蚀支撑衬底的材料。
通过湿法(选择适合的蚀刻溶液)、或通过干法(经能量等离子体、或者喷射的选择性蚀刻)进行上述蚀刻。
可以通过抛光进行上述蚀刻。
在选择性蚀刻的开始时，对应于其中限定位错型缺陷的层110的一部分，处理层110的自由表面以除去晶格参数适配层。
上文描述具有用于执行本发明的两个主要变量(分别在支撑衬底中和在层110中生成脆性区)。
在这两种情况下，最终结构的有源层对应于层110的松散部分。
根据第三个主要变量，实际上通过不同的水平面(或层)构成层110，并按如下生成层110：
●例如通过例如由文献WO 00/15885或上面提到的B.Holl_nder等人的参考文献的技术，或通常通过用于制造松散薄层的其它公知技术来沉积第一层，
●沉积第二层，构成为化学腐蚀的阻挡层，
●沉积对应于松散层的第三层以构成最终结构的有源层。进行上述沉积使有源层具有希望的厚度。
第一层对应于晶格参数适配层。它由SiGe或Ge形成。
同时第二层必须：
●相对于第三层具有优良的选择性，vis-à-vis化学腐蚀(在该方面，对于第二和第三层必须使用不同的材料)，以及
●围绕它的两层在晶格参数方面不会引起太大的差异(在该方面，第一、第二和第三层的材料没有太大的差异)。
例如，可以生成下面的结合：
| 第一层的材料 | 第二层的材料 | 第三层的材料 |
| Ge | SiGe(50/50) | SiGe或Ge |
| SiGe | 应变Si | SiGe或Ge |
第一层和第三层优选由相同性质的材料形成，以便插入在这两层之间的第二层在它的两个面上收到相似的约束力。
在这种情况下，优选使用下面的材料：
| 第一层的材料 | 第二层的材料 | 第三层的材料 |
| Ge | SiGe(50/50) | Ge |
| SiGe | 应变Si | SiGe |
在第三变量中，接下来是用于生成脆性区的相同步骤，键合并分离结构30。
因此，这里脆性区再次位于层110中。在这种情况下，它优选位于第一层的厚度中(其中通过注入生成)。
为了获得最终结构，执行两次选择性腐蚀：
●用于消除第一层的残留物而进行的第一选择腐蚀。该腐蚀具体是化学腐蚀，因而对应于阻挡层来调整层的插入，
●用于消除阻挡层本身的第二选择腐蚀。
也可以仅用两层来构成层110，关于如上所述的第一层和类似于上述层2和3的第二层。
在这种情况下，第二层例如由应变硅形成，而第一层由SiGe或Ge形成。
因而第二层构成了最终结构的有源层，而第一层仍构成晶格参数适配层。
仍在这种情况下，能够使用下面的材料(通过非限制例子给出该表格，如前面的一种)：
| 第一层的材料 | 第二层的材料 |
| Ge | SiGe(50/50) |
| SiGe | 应变Si |
在所有情况下，在制造图1e的结构之后，接着是传统的表面处理测量。
因此本发明能够制造包括例如硅衬底上的Ge或SiGe层的多层结构。
应当注意在本发明的情况下，层110的适配层在其厚度中不存在浓度梯度(例如锗中的浓度梯度，如果适配层位于Si支撑衬底与具有给定Ge浓度的Ge或SiGe中的松散层之间)。
常规的适配层经常存在浓度梯度，其对应于适配层中的晶格参数的梯度。
但上述具有浓度的梯度的适配层不必相对较厚(适配层两侧上的晶格参数中的差异越大，适配层就越厚)。
WO 02/15244公开了上述具有浓度梯度的适配层的实例。
相反，在本发明中，适配层非常薄。
应当注意将缺陷(例如位错)限定在层110的邻近于支撑衬底100的界面105的区域。
本发明的这一特殊方面具有优势(与公知技术相比，例如WO02/15244中公开的)。
关于该方面的优点的说明是，上述薄适配层使它能够通过在支撑衬底100中注入，通过使注入物质的横穿适配层而生成脆性区。
在分离和消除支撑衬底100的残留材料(Si或其它)之后，允许最终结构获得非常高质量的表面，而不需要用于处理分离表面的繁重处理，分离表面例如通过在位于适配层自身内的脆性区中分离而获得的一个表面(是具有梯度的适配层本身的情况，适配层太厚而不能通过注入横穿)。
也应当注意由本发明获得的结构是位错型缺陷的实例，甚至在埋入区域中。
接着可以使用最终结构以具有，在SiGe或Ge的层上通过外延生长的补充层，例如应变硅。
在第二层由应变Si形成的情况下，为了在硅衬底上保存由应变硅-SiGe的双层构成的最终结构而仅仅进行单选择性腐蚀是有利的。
在这种情况下，最终结构保持阻挡层。
最后，也能够在将该结构键合到目标衬底阶段之前在第三层上沉积应变硅层，以便最终在硅衬底上制造包括应变硅层的结构。
Claims (26)
1.一种由半导体材料形成的多层结构的制造工艺，所述结构包括由第一半导体材料构成的衬底(20)和由第二半导体材料构成的表面薄层，两种半导体材料具有完全不同的晶格参数，其特征在于该工艺包括下列步骤：
在支撑衬底(100)上制造包括表面薄层的层(110)，
在由所述支撑衬底和沉积层形成的整体中生成脆性区，
将所述的整体与目标衬底(20)键合，
在脆性区的层面分离，
处理最终结构的表面。
2.如前面权利要求中所述的工艺，特征在于所述的制造层的步骤是通过外延生长进行的。
3.如前面权利要求中所要求的工艺，特征在于使用下面步骤进行所述外延生长：
将支撑衬底的温度稳定在第一预定稳定温度下，
对于包括表面薄层的所述层(110)，在所述的第一预定温度下进行化学汽相沉积，直到在支撑衬底上获得比最终期望的厚度小的预定厚度的Ge的基层，
将化学淀积的温度从第一预定温度上升到第二预定温度，以及
在第二预定温度下继续进行化学淀积，直到该层获得最终期望的厚度。
4.如前面权利要求中所述的工艺，特征在于第一预定温度是大约400℃至500℃，第二预定温度是大约750℃至850℃。
5.如前面权利要求中所述的工艺，特征在于第一预定温度是大约430℃至460℃，第二预定温度是大约800℃至850℃。
6.如权利要求1所述的工艺，特征在于通过生成应变层并松散该层来制造所述的层。
7.如前面权利要求的任意一个所述的工艺，特征在于通过注入执行脆性区的所述制造。
8.如前面权利要求中所述的工艺，特征在于注入为至少两种物质的共同注入。
9.如两个前述权利要求中的一个所述的工艺，特征在于在制造阶段和键合阶段之间执行所述注入。
10.如前述权利要求所述的工艺，特征在于执行注入以便将脆性区限定在支撑衬底的厚度中。
11.如权利要求9所述的工艺，特征在于执行注入以便将脆性区限定在层(110)的对应于晶格参数适配层生成的区域中。
12.如权利要求9所述的工艺，特征在于执行注入以便将脆性区限定在层(110)的对应于松散层生成的区域中。
13.如前述权利要求的任意一个中所述的工艺，特征在于在键合之前，电绝缘层插在由支撑衬底和沉积层形成的所述整体(10)与目标衬底(20)之间。
14.如前述权利要求所述的工艺，特征在于在键合之前，电绝缘层形成在由支撑衬底和沉积层形成的所述整体(10)的表面上。
15.如两个前述权利要求的任意一个所述的工艺，特征在于在键合之前，电绝缘层形成在目标衬底上。
16.如三个前述权利要求的任意一个所述的工艺，特征在于所述电绝缘层是氧化物层。
17.如前述权利要求的任意一个所述的工艺，特征在于多层结构的衬底(20)由硅形成。
18.如前述权利要求的任意一个所述的工艺，特征在于支撑衬底(100)由硅形成。
19.如前述权利要求的任意一个所述的工艺，特征在于层(110)由SiGe或Ge形成。
20.如前述权利要求的任意一个所述的工艺，特征在于当形成层时，生成对应于在表面处理阶段用于化学腐蚀的阻挡层的层。
21.如前述权利要求所述的工艺，特征在于当形成层时，形成对应于下面层1：晶格参数适配层、层2：阻挡层、层3：待获得结构的有源层的三层。
22.如前述权利要求所述的工艺，特征在于对应于所述三层的层的材料由下面组合之一构成：
第一层的材料
第二层的材料
第三层的材料
Ge
SiGe(50/50)
SiGe或Ge
SiGe
应变Si
SiGe或Ge
23.如前述权利要求所述的工艺，特征在于对应于所述三层的层的材料由下面组合之一构成：
第一层的材料
第二层的材料
第三层的材料
Ge
SiGe(50/50)
Ge
SiGe
应变Si
SiGe
24.如四个前述权利要求的任意一个所述的工艺，特征在于在最终结构中保留阻挡层。
25.如权利要求19所述的工艺，特征在于当形成层时，形成分别对应于：层1：晶格参数适配层、层2：待获得的结构的有源层的两层。
26.如前述权利要求所述的工艺，特征在于对应于所述三层的层的材料由下面组合之一构成：
第一层的材料
第二层的材料
Ge
SiGe(50/50)
SiGe
应变Si
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR02/15499 | 2002-12-06 | ||
| FR0215499A FR2848334A1 (fr) | 2002-12-06 | 2002-12-06 | Procede de fabrication d'une structure multicouche |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1720605A true CN1720605A (zh) | 2006-01-11 |
Family
ID=32320086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2003801052499A Pending CN1720605A (zh) | 2002-12-06 | 2003-12-05 | 多层结构的制造工艺 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1568073A1 (zh) |
| JP (1) | JP4762547B2 (zh) |
| KR (1) | KR100797210B1 (zh) |
| CN (1) | CN1720605A (zh) |
| AU (1) | AU2003294170A1 (zh) |
| FR (1) | FR2848334A1 (zh) |
| TW (1) | TWI289880B (zh) |
| WO (1) | WO2004053961A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101960604B (zh) * | 2008-03-13 | 2013-07-10 | S.O.I.Tec绝缘体上硅技术公司 | 绝缘隐埋层中有带电区的衬底 |
| CN105023991A (zh) * | 2014-04-30 | 2015-11-04 | 程君 | 一种基于无机物的led积层电路板的制造方法 |
| CN107195534A (zh) * | 2017-05-24 | 2017-09-22 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN108231695A (zh) * | 2016-12-15 | 2018-06-29 | 上海新微技术研发中心有限公司 | 复合衬底及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110081B2 (en) | 2002-11-12 | 2006-09-19 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US7247545B2 (en) * | 2004-11-10 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Fabrication of a low defect germanium film by direct wafer bonding |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| FR2783254B1 (fr) * | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
| JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| JP3607194B2 (ja) * | 1999-11-26 | 2005-01-05 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
| WO2002071491A1 (en) * | 2001-03-02 | 2002-09-12 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits |
| US6940089B2 (en) * | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
| US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
| JP2003249641A (ja) * | 2002-02-22 | 2003-09-05 | Sharp Corp | 半導体基板、その製造方法及び半導体装置 |
-
2002
- 2002-12-06 FR FR0215499A patent/FR2848334A1/fr active Pending
-
2003
- 2003-12-05 EP EP03789590A patent/EP1568073A1/en not_active Withdrawn
- 2003-12-05 AU AU2003294170A patent/AU2003294170A1/en not_active Abandoned
- 2003-12-05 CN CNA2003801052499A patent/CN1720605A/zh active Pending
- 2003-12-05 JP JP2004558309A patent/JP4762547B2/ja not_active Expired - Lifetime
- 2003-12-05 TW TW092134368A patent/TWI289880B/zh not_active IP Right Cessation
- 2003-12-05 WO PCT/IB2003/006397 patent/WO2004053961A1/en active Application Filing
- 2003-12-05 KR KR1020057010109A patent/KR100797210B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101960604B (zh) * | 2008-03-13 | 2013-07-10 | S.O.I.Tec绝缘体上硅技术公司 | 绝缘隐埋层中有带电区的衬底 |
| CN105023991A (zh) * | 2014-04-30 | 2015-11-04 | 程君 | 一种基于无机物的led积层电路板的制造方法 |
| CN105023991B (zh) * | 2014-04-30 | 2018-02-23 | 环视先进数字显示无锡有限公司 | 一种基于无机物的led积层电路板的制造方法 |
| CN108231695A (zh) * | 2016-12-15 | 2018-06-29 | 上海新微技术研发中心有限公司 | 复合衬底及其制造方法 |
| CN107195534A (zh) * | 2017-05-24 | 2017-09-22 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN107195534B (zh) * | 2017-05-24 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1568073A1 (en) | 2005-08-31 |
| KR20050084146A (ko) | 2005-08-26 |
| JP4762547B2 (ja) | 2011-08-31 |
| WO2004053961A1 (en) | 2004-06-24 |
| TWI289880B (en) | 2007-11-11 |
| TW200511393A (en) | 2005-03-16 |
| AU2003294170A1 (en) | 2004-06-30 |
| JP2006509361A (ja) | 2006-03-16 |
| KR100797210B1 (ko) | 2008-01-22 |
| FR2848334A1 (fr) | 2004-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1175498C (zh) | 复合部件及其分离方法和半导体衬底的制备方法 | |
| CN1259692C (zh) | 应变半导体覆绝缘层型基底的制造方法 | |
| CN1217381C (zh) | 化合物半导体衬底及其制造方法 | |
| CN1153259C (zh) | 半导体基片和薄膜半导体部件及它们的制造方法 | |
| CN1666330A (zh) | 从包括缓冲层的晶片转移薄层 | |
| CN1157768C (zh) | 腐蚀半导体工件的方法和制备半导体工件的方法 | |
| CN1781188A (zh) | 用于同时得到一对由有用层覆盖的衬底的方法 | |
| CN1930674A (zh) | 用于改进所剥离薄层质量的热处理 | |
| CN1202291C (zh) | 氮化镓结晶的制造方法 | |
| CN1711625A (zh) | 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 | |
| CN1669122A (zh) | 向接收基板转移碳化硅薄层的优化方法 | |
| CN1436369A (zh) | 制备衬底的方法以及使用该方法获得的衬底 | |
| CN1959952A (zh) | 再循环外延施予晶片的方法 | |
| TWI626690B (zh) | 使半導體表面平整之製造方法 | |
| CN1828830A (zh) | 在具有空位团的衬底中形成的薄层的转移的方法 | |
| CN101036222A (zh) | 通过实施共注入获得薄层的方法和随后的注入 | |
| CN1436365A (zh) | 氮化镓层的制备方法 | |
| CN1568540A (zh) | 获得用于电子电路的自支撑薄半导体层的方法 | |
| CN1698206A (zh) | 衬底、其制造方法以及半导体器件 | |
| CN1149758A (zh) | 半导体衬底的制造方法 | |
| CN1802739A (zh) | 外延基片的制备方法 | |
| KR20100014873A (ko) | 접합 기판의 제조방법 및 접합 기판 | |
| CN1748312A (zh) | Soi晶片的制造方法及soi晶片 | |
| GB2481687A (en) | Diamond composite substrate for semiconductor devices | |
| CN1836320A (zh) | 由双面施予晶片生成半导体材料薄层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |