KR20100014873A - 접합 기판의 제조방법 및 접합 기판 - Google Patents

접합 기판의 제조방법 및 접합 기판 Download PDF

Info

Publication number
KR20100014873A
KR20100014873A KR1020097018013A KR20097018013A KR20100014873A KR 20100014873 A KR20100014873 A KR 20100014873A KR 1020097018013 A KR1020097018013 A KR 1020097018013A KR 20097018013 A KR20097018013 A KR 20097018013A KR 20100014873 A KR20100014873 A KR 20100014873A
Authority
KR
South Korea
Prior art keywords
substrate
oxide film
bonded
bonding
manufacturing
Prior art date
Application number
KR1020097018013A
Other languages
English (en)
Other versions
KR101335713B1 (ko
Inventor
쇼지 아키야마
아츠오 이토
요시히로 쿠보타
코이치 타나카
마코토 카와이
유우지 토비사카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20100014873A publication Critical patent/KR20100014873A/ko
Application granted granted Critical
Publication of KR101335713B1 publication Critical patent/KR101335713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

접합 기판의 제조방법으로서, 적어도 영률로 150㎬ 이상의 경도를 지닌 제1기판 표면에 산화막을 형성한 후, 상기 산화막을 평탄화하는 공정과, 제2기판 표면으로부터 수소 이온 또는 희가스 이온 혹은 이들의 혼합 가스 이온을 이온주입해서 기판 내부에 이온주입층을 형성하는 공정과, 상기 제1기판 및 제2기판을 적어도 상기 산화막을 개재해서 접합시킨 후, 상기 제2기판을 상기 이온주입층에서 박리해서 접합 기판을 얻는 공정과, 상기 접합 기판을 열처리해서 상기 산화막을 바깥쪽 확산시키는 공정을 포함한다.
접합 기판, 영률, 이온 주입층, 산화막, 열처리

Description

접합 기판의 제조방법 및 접합 기판{PROCESS FOR PRODUCING LAMINATED SUBSTRATE AND LAMINATED SUBSTRATE}
본 발명은 접합 기판의 제조방법 및 접합 기판에 관한 것이다. 특히, 영률(Young's modulus)로 150㎬ 이상의 경도를 지닌 고경도 기판을 이용한 접합 기판의 제조방법 및 접합 기판에 관한 것이다.
또한, 문헌의 참조에 의한 편입이 인정을 받는 지정국에 대해서는, 일본 특허출원 제2006-043281호(출원일: 2006년 2월 21일)의 명세서에 기재된 내용을 참조에 의해 본 출원에 편입시켜, 본건 명세서의 기재의 일부로 한다.
실리콘으로 대표되는 반도체 박막을 절연체 위에 형성한 SOI 기판은 고속, 전력 절약 디바이스의 기판으로서 최근 사용량이 증가하고 있다. 이것은 실리콘 박막을 최상층으로 해서, 그 아래에 실리콘 산화막과 실리콘 지지(핸들) 기판의 순으로 각 재료가 배치되어 있는 것을 특징으로 한다.
한편, 통상의 SOI 기판과는 달리, 고주파 디바이스 등에 이용하기 위해서, 핸들 기판에 사파이어 등의 투명 기판이 이용되는 일이 있다. 이것은, 이 핸들 기판이 높은 투명성·높은 열전도율·낮은 유전율을 지니기 때문이다. 이 기판은, 실리콘 온 사파이어(SOS: Silicon on Sapphire)라고 불리고 있고, 통상 실리콘층은 사파이어 위에 헤테로에피택셜 성장된다(예를 들어, 특허문헌 1 참조). 이 때문에 실리콘층에는 사파이어와의 격자정수의 상위에 기인하는 다수의 결함이 성장 시 도입된다.
또, 이 SOS 제작에는 접합법의 응용이 고려되지만, 접합에는 매우 높은 평탄도(RMS로 0.5㎚ 이하)가 필요하고, 사파이어와 같은 단단한 재료의 경우에는, 표면의 요철이나 스크래치 등이 연마 후에도 잔존하기 때문에, 접합 계면에 공극 결함(void defect)이 도입된다.
또한, 사파이어뿐만 아니라, SiC(탄화규소: 영률 = 약 250㎬), AlN(질화알루미늄: 영률 = 약 300㎬)과 같은 단단한 재료를 이용한 때에도, 그 단단함 때문에 높은 평탄도를 달성하기 어려워, 접합에는 적합하지 않다고 하는 문제점이 있었다.
이와 같이, 사파이어나 SiC 등의 고경도 기판은 높은 방열성이나 절연 특성이라고 하는 우수한 특성이 있음에도 불구하고, 그 경도 때문에 높은 평탄도를 달성하기 어려워, 결함 밀도가 작은 접합 기판으로 하는 것이 곤란하였다.
따라서, 경도가 높은 기판을 접합에 이용해서 결함 밀도가 작은 접합 기판으로 하는 것이 가능한 접합 기판의 제조방법이 요구되고 있었다.
[특허문헌 1]: 일본국 공개특허 평10-83962호 공보.
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 경도가 높은 기판을 접합에 이용해서 결함 밀도가 작은 접합 기판으로 할 수 있는 접합 기판의 제조방법을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명은, 상기 과제를 해결하기 위한 것으로서, 접합 기판의 제조방법으로서, 적어도 영률로 150㎬ 이상의 경도를 지닌 제1기판 표면에 산화막을 형성한 후, 해당 산화막을 평탄화하는 공정과, 제2기판 표면으로부터 수소 이온 또는 희가스(rare gas) 이온 혹은 이들의 혼합 가스 이온을 이온주입해서 기판 내부에 이온주입층을 형성하는 공정과, 상기 제1기판 및 제2기판을 적어도 상기 산화막을 개재해서 접합시킨 후, 상기 제2기판을 상기 이온주입층에서 박리해서 접합 기판을 얻는 공정과, 상기 접합 기판을 열처리해서 상기 산화막을 바깥쪽 확산시키는 공정을 포함하는 것을 특징으로 하는 접합 기판의 제조방법을 제공한다(청구항 1).
이러한 제조방법이면, 가령 고경도 기판을 이용하였다고 해도, 그 표면에 형성한 산화막을 평탄화함으로써 용이하게 접합면의 평탄화를 행하여, 고경도 기판을 이용한 접합 기판을 제조할 수 있다. 따라서, 경도가 높은 기판을 접합에 이용해서, 결함밀도가 작은 접합 기판을 제조할 수 있다.
또, 상기 제1기판으로서, 사파이어, SiC, 알루미나 중 어느 하나를 이용할 수 있다(청구항 2).
이와 같이, 상기 제1기판으로서, 사파이어, SiC, 알루미나 중 어느 하나를 이용하면, 높은 방열성이나 절연 특성을 지닌 접합 기판을 제조할 수 있다.
또한, 상기 제2기판으로서, 실리콘, SiC, 질화갈륨, 실리콘 게르마늄, 게르마늄 중 어느 하나를 이용할 수 있다(청구항 3).
이와 같이, 상기 제2기판으로서, 실리콘, SiC, 질화갈륨, 실리콘 게르마늄, 게르마늄 중 어느 하나를 이용해서 접합 기판을 제조할 수 있다.
또, 상기 산화막의 평탄화에 있어서, 상기 산화막의 표면에 기계화학연마를 행하여, 상기 산화막의 표면 조도를 RMS로 0.5㎚ 이하로 하는 것이 바람직하다(청구항 4).
이와 같이, 상기 산화막의 평탄화에 있어서, 상기 산화막의 표면에 기계화학연마를 행하여, 상기 산화막의 표면 조도를 RMS로 0.5㎚ 이하로 하면, 접합면으로 되는 산화막이 고도로 평탄화되므로, 양호한 접합을 달성할 수 있고, 공극 등의 결함이 생기기 어려우며, 디바이스 제조 공정에 있어서 제1기판 및 제2기판이 박리될 우려도 없다.
또한, 상기 제1기판 및 제2기판의 접합에 있어서, 상기 제1기판 및 제2기판의 적어도 한쪽의 접합 표면에 플라스마 처리 혹은 오존 처리를 실시하고 나서, 접합을 행하는 것이 바람직하다(청구항 5).
이와 같이 기판의 표면을 플라즈마 혹은 오존으로 처리하면, 기판의 표면에는 OH기가 증가해서 활성화된다. 이 활성화된 기판 표면을 접합 표면으로 하면, 접합된 면이 수소결합에 의해 강고하게 접합되므로, 그 후 결합력을 높이는 고온 열처리를 실시하지 않아도 충분히 강고한 접합으로 된다. 또, 이와 같이 접합면이 강고하게 접합되어 있으므로, 이온주입층에서의 박리를, 기계적 충격을 부여함으로써 행할 수 있다.
또한, 상기 이온주입층에서의 박리를, 기계적 충격을 부여함으로써 행할 수 있다(청구항 6).
이와 같이, 상기 이온주입층에서의 박리를, 기계적 충격을 부여함으로써 행하면, 박리를 위한 열처리를 행하지 않아도 박막화가 가능하다. 따라서, 제1기판 및 제2기판의 열팽창 계수의 차이에 기인하는 열 변형, 박리, 균열 등을 발생시키지 않고 접합 기판을 제조할 수 있다.
또, 상기 제2기판이 영률로 150㎬ 이상의 경도를 지니고 있을 경우, 상기 제2기판 표면에 산화막을 형성한 후, 해당 산화막을 평탄화하는 공정을 행하고, 상기 제1기판 및 제2기판의 접합에 있어서, 상기 제1기판 및 제2기판의 평탄화한 산화막이 형성되어 있는 표면끼리 접합할 수 있다(청구항 7).
이와 같이, 상기 제2기판도 영률로 150㎬ 이상의 경도를 지니고 있을 경우, 제2기판에도 제1기판과 마찬가지로 산화막 형성 및 상기 산화막의 평탄화를 행함으로써, 고경도 기판끼리 용이하게 접합시켜서 접합 기판을 제조할 수 있다.
또한, 본 발명은, 상기 어느 하나의 방법에 의해 제조된 접합 기판을 제공한다(청구항 8).
이와 같이, 상기 어느 하나의 제조방법에 의해 제조된 접합 기판이면, 고경도 기판에 유래하는 높은 방열성이나 절연 특성이라고 하는 우수한 특성을 지니면서도 결함밀도가 작은 접합 기판으로 된다.
또한, 본 발명은, 접합 기판으로서, 사파이어, SiC 및 알루미나 중 어느 하나로 이루어진 제1기판과, 실리콘, SiC, 질화갈륨, 실리콘 게르마늄 및 게르마늄 중 어느 하나로 이루어진 제2기판이, 표면이 연마된 산화막을 개재해서 접합되어 있는 것을 특징으로 하는 접합 기판을 제공한다(청구항 9).
이와 같은 고경도 기판을 이용한 접합 기판은, 높은 방열성이나 절연 특성이라고 하는 우수한 특성을 지니면서도 결함밀도가 작은 접합 기판이다.
다만, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니다. 이들 특징군의 하위 조합도 또 발명으로 될 수 있다.
발명의 효과
이상에서 설명한 바와 같이, 본 발명의 접합 기판의 제조방법을 이용하면, 표면의 고도의 평탄화가 어려운 고경도 기판(사파이어, SiC, 알루미나 등)끼리 혹은 고경도 기판과 반도체 기판(Si, GaN 등)을 용이하게 접합시켜서, 접합 기판을 제조할 수 있다. 이러한 접합 기판은, 결함밀도가 작고, 높은 방열성이나 절연 특성이라고 하는 우수한 특성을 지니는 것이다.
도 1은 본 발명에 따른 접합 기판의 제조방법의 일례를 나타낸 공정도.
이하, 발명의 실시형태를 통해서 본 발명을 설명한다. 단, 이하의 실시형태는 청구범위에 관한 발명을 한정하는 것은 아니다. 또, 실시형태 중에서 설명되어 있는 특징의 조합의 모두가 발명의 해결 수단에 필수인 것으로 한정되지 않는다.
전술한 바와 같이, 고경도 기판은 접합에 필요한 높은 평탄도를 달성하는 것이 곤란하며, 높은 방열성이나 절연 특성이라고 하는 우수한 특성을 지니고 있으면 서, 접합 기판으로 하기에는 적합하지 않았다.
그래서, 본 발명자들은, 예의 검토를 행하여, 고경도 기판의 표면에 산화막을 형성하여, 이 산화막을 평탄화하고, 상기 산화막을 개재해서 접합을 행하면, 고경도 기판을 이용한 접합 기판을 용이하게 제조할 수 있는 것에 착안하여, 본 발명을 완성시켰다.
이하, 본 발명의 실시형태에 대해서 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
도 1은 본 발명에 따른 접합 기판의 제조방법의 일례를 나타낸 공정도이다.
우선, 영률로 150㎬ 이상의 경도를 지닌 제1기판(1)을 준비한다(도 1(a)).
이러한 고경도인 것은, 실리콘 단결정 130㎬, 석영 66㎬보다 단단하여, 접합 불량이 생기기 쉽다. 제1기판은 이 경도를 만족하는 것이면 특별히 한정되지 않지만, 예를 들어, 사파이어, SiC 및 알루미나 중 어느 하나를 이용할 수 있다. 제1기판의 영률의 상한은 특별히 한정되지 않지만, 예를 들어, 다이아몬드의 경도는 영률로 1000㎬이며, 이것이 상한이다. 결정 형태에도 의존하지만, SiC는 250㎬, AlN은 300㎬이다.
또, 필요에 따라서 제1기판에 기계연마 등을 실시하여, 표면 조도를 RMS로 예를 들어 10㎚ 이하(AFM에 의해 10㎛로 측정)로 하면, 제1기판의 요철을 메우는데 필요한 산화막 두께가 보다 작아지기 때문에, 최종적으로 제1기판 상의 산화막이 보다 얇은 접합 기판을 제조할 수 있다.
다음에, 제1기판(1)의 표면에 산화막(3)을 형성한다(도 1(b)).
산화막(3)의 형성방법으로서는, 예를 들어, CVD법 혹은 PVD법 등에 의해 산화막을 퇴적해도 되고, 열산화에 의해 제1기판을 산화처리함으로써 표면에 산화막을 형성해도 된다. 산화막의 재질로서는, 이용하는 기판 재질의 산화물로 하면 되지만, 퇴적법에 의해 산화막을 형성하는 경우에는, 기판재질과는 다른 산화물로 하는 것도 가능하다. 목적에 따라서 적절하게 결정하면 된다. 예를 들어, SiO2, Al2O3, GeO2 등을 들 수 있다.
또, 필요에 따라서, 이 산화막에 700℃ 이상의 소결을 가해도 된다.
다음에, 산화막(3)을 평탄화한다(도 1(c)).
평탄화 방법은 특별히 한정되지 않지만, 예를 들어, 기계화학연마에 의해 행할 수 있다. 이때, 산화막의 표면에 기계화학연마를 행하여, 산화막의 표면 조도를 RMS로 0.5㎚ 이하로 하는 것이, 접합면에서 박리되기 어려운 접합 기판을 제조하는 점에서 바람직하다. 또한, 산화막의 기계화학연마는 성숙된 기술이며, RMS로 0.5㎚ 이하의 조도를 얻는 것은 용이하다. 또, 평탄화 후의 산화막의 두께를 60㎚ 이하로 하는 것이, 후공정의 산화막의 바깥쪽 확산 열처리에 걸리는 시간을 단축하는 점에서 바람직하다.
다음에, 제2기판(2)을 준비한다(도 1(d)).
제2기판은 특별히 한정되지 않지만, 예를 들어, 실리콘, SiC, 질화갈륨, 실리콘 게르마늄 및 게르마늄 중 어느 하나를 이용할 수 있다. 실리콘을 이용하면, 소위 SOI 기판을 제조할 수 있고, 실리콘 게르마늄을 이용하면, 최근 고속동작 특 성이 주목되고 있는 SGOI 기판을 제조할 수 있다.
이 제2기판이, 제1기판과 같이 영률로 150㎬ 이상의 경도를 지니고 있을 경우, 제2기판 표면에 산화막을 형성한 후, 상기 산화막을 평탄화하는 공정을 행하고, 후공정의 제1기판 및 제2기판의 접합에 있어서, 제1기판 및 제2기판의 평탄화한 산화막이 형성되어 있는 표면끼리 접합하는 것이 바람직하다.
이와 같이 하면, 영률로 150㎬ 이상의 경도를 지닌 고경도 기판끼리 용이하게 접합하는 것이 가능해진다.
다음에, 상기 준비한 제2기판(2)의 표면으로부터 수소 이온 또는 희가스 이온 혹은 이들의 혼합 가스 이온을 주입하여, 기판 내부에 이온주입층(4)을 형성한다(도 1(e)).
예를 들어, 제2기판의 온도를 250 내지 450℃로 하여, 그 표면으로부터 원하는 반도체층의 두께에 대응하는 깊이, 예를 들어, 0.5㎛ 이하의 깊이로 이온주입층을 형성할 수 있는 바와 같은 주입 에너지로, 소정의 선량의 수소 이온 또는 희가스 이온 혹은 이들의 혼합 가스 이온을 주입한다. 이때의 조건으로서, 예를 들어, 주입 에너지는 20 내지 100keV, 주입 선량은 1×1016 내지 1×1017 원자/㎠로 할 수 있다. 이 경우, 이온주입층에서의 박리를 용이하게 하기 위해서, 이온주입선량은 8×1016 원자/㎠보다 크게 하는 것이 바람직하다.
또, 제2기판의 표면에 미리 얇은 실리콘 산화막 등의 절연막을 형성해두고, 그것을 통해서 이온주입을 행하면, 주입 이온의 채널링(channeling)을 억제하는 효 과를 얻을 수 있다.
다음에, 제1기판 및 제2기판을, 적어도 제1기판 상의 산화막을 개재해서 접합시킨다(도 1(f)).
또한, 이 제1기판 및 제2기판의 접합에 있어서, 상기 제1기판 및 제2기판의 적어도 한쪽의 접합 표면에 플라스마 처리 혹은 오존 처리를 실시하고 나서, 접합을 행하는 것이 바람직하다.
플라즈마로 처리를 할 경우, 진공 챔버 중에 RCA 세정 등의 세정을 한 제1기판 및/또는 제2기판을 탑재하고, 플라즈마용 가스를 도입한 후, 100W 정도의 고주파 플라즈마에 5 내지 10초 정도 노출시켜, 표면을 플라스마 처리한다. 플라즈마용 가스로서는, 예를 들어, 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스, 산소 가스 등을 이용할 수 있다.
오존으로 처리를 할 경우에는, 대기를 도입한 챔버 중에 RCA 세정 등의 세정을 한 제1기판 및/또는 제2기판을 탑재하고, 질소 가스, 아르곤 가스 등의 플라즈마용 가스를 도입한 후, 고주파 플라즈마를 발생시켜, 대기 중의 산소를 오존으로 변환함으로써 표면을 오존 처리한다.
플라스마 처리와 오존 처리는 어느 쪽인가 한쪽 또는 양쪽 모두 행할 수 있다.
이와 같이 플라즈마 혹은 오존으로 처리함으로써, 제1기판 및/또는 제2기판의 접합 표면의 유기물이 산화되어 제거되고, 더욱 표면의 OH기가 증가하여, 활성화된다. 이와 같이 활성화된 기판 표면을 접합 표면으로 하면, 접합된 면이 수소 결합에 의해 강고하게 접합하므로, 그 후 결합력을 높이는 고온열처리를 실시하지 않아도 충분하게 강고한 접합으로 된다.
플라즈마 혹은 오존 처리는, 제1기판 및 제2기판의 양쪽 모두에 행하는 것이 보다 바람직하지만, 어느 쪽인가 한쪽만 행해도 된다.
제1기판 및 제2기판을, 적어도 제1기판상의 산화막을 개재해서 접합시킬 때의 접합 조건은 특별히 한정되지 않는다. 예를 들어, 전술한 바와 같이, 접합 전에, 제1기판 및 제2기판의 적어도 한쪽의 접합 표면에 플라스마 처리 혹은 오존 처리를 실시하고 있는 경우에는, 기판끼리 예를 들어 감압 또는 상압 하, 일반적인 실온 정도의 온도 하에서 밀착시키는 것만으로 후공정에서의 기계적 박리에 견딜 수 있는 강도로 강하게 접합할 수 있다. 따라서, 1200℃ 이상이라고 하는 고온의 결합 열처리를 필요로 하지 않아, 가열에 의해 문제가 되는 2매의 기판 간의 열팽창계수의 차이에 의한 열 변형, 균열, 박리 등이 발생할 우려가 없어 바람직하다.
또, 접합 후, 접합한 기판을 400℃ 미만의 저온으로 열처리해서 결합력을 높여도 된다.
다음에, 접합한 기판에 있어서, 제2기판의 일부(5)를 상기 이온주입층에서 박리하고, 반도체층(6)과 산화막(3)과 제1기판(1)으로 이루어진 접합 기판을 얻는다(도 1(g)).
이온주입층에서 박리하는 방법은 특별히 한정되지 않지만, 예를 들어, 기계적 충격을 부여함으로써 행할 수 있다.
이와 같이 이온주입층에 충격을 부여해서 기계적 박리를 행하면, 열박리의 경우와 같이 가열에 따르는 열 변형, 균열, 접합면으로부터의 박리 등이 발생할 우려가 없다.
이온주입층에 충격을 부여하기 위해서는, 예를 들어, 가스나 액체 등의 유체의 제트를 접합한 기판의 측면으로부터 연속적 또는 단속적으로 분사하면 되지만, 충격에 의해 기계적 박리를 일으키는 방법이면 특별히 한정은 되지 않는다.
다음에, 이와 같이 해서 얻어진 접합 기판을 열처리해서 상기 산화막(3)을 바깥쪽 확산시킨다(도 1(h)).
이때의 열처리조건은 특별히 한정되지 않지만, 900℃ 이상, 비산화성 분위기에서 행하고, 열처리 후의 산화막(7)의 두께를 60㎚ 이하, 더 바람직하게는 50㎚ 이하, 더욱더 바람직하게는 30㎚ 이하로 하는 것이 바람직하다.
이와 같이, 고경도 기판의 요철을 메우는 데 필요한 최소한의 산화막(7)만을 남기고, 산화막을 가능한 한 제거함으로써 산화막에 의한 방열 등의 특성에의 영향을 최소한으로 한 접합 기판을 얻을 수 있다. 이 경우, 반도체층(6)의 두께는 이미 얇게 되어 있으므로, 열처리를 실시해도, 제1기판의 열팽창계수의 차이에 의거하는 벌어짐 등은 발생하지 않는다.
그리고, 상기 공정 (a) 내지 (h)에 의해 제조된 접합 기판은, 고경도 기판을 이용한 접합 기판, 예를 들어, 사파이어, SiC 및 알루미나 중 어느 하나로 이루어진 제1기판과 실리콘, SiC, 질화갈륨, 실리콘 게르마늄 및 게르마늄 중 어느 하나로 이루어진 제2기판이, 표면이 연마된 산화막을 개재해서 접합되어 있는 접합 기판으로서, 고경도 기판에 유래하는 높은 방열성이나 절연 특성이라고 하는 우수한 특성을 지니면서도 결함 밀도가 작은 것이다.
( 실시예 )
도 1에 나타낸 바와 같이 제1기판(1)으로서 직경 200㎜의 사파이어 기판(영률 = 약 363㎬)을 준비하였다(도 1(a)). 이 제1기판(1)에 기계연마를 실시하여, 표면 조도를 RMS로 10㎚ 이하(AFM에서 10㎛로 측정)로 하였다.
다음에, CVD법에 의해 제1기판(1)의 표면에 두께 100㎚의 산화막(SiO2)(3)을 퇴적시켰다(도 1(b)).
이어서, 산화막(3)을 기계화학연마에 의해 평탄화하여, 산화막 두께를 40㎚, 산화막의 표면 조도를 RMS로 0.3㎚로 하였다(도 1(c)).
한편, 제2기판(2)으로서, 직경 200㎜의 단결정 실리콘 기판을 준비하였다(도 1(d)).
이 제2기판(2)에, 수소 이온을 주입하고, 기판 중에 이온주입층(4)을 형성하였다(도 1(e)). 주입 조건은, 주입 에너지를 35keV, 주입 선량을 9×1016 원자/㎠로 하였다. 주입 깊이는 0.3㎚로 되었다.
다음에, 플라스마 처리장치 중에 이온주입한 제2기판을 놓고, 플라즈마용 가스로서 공기를 도입한 후, 2Torr(267 ㎩)의 감압 조건하에 13.56㎒의 고주파를 직경 300㎜의 평행 평판전극 사이에 고주파 파워 50W의 조건으로 인가함으로써 고주파 플라스마 처리를 5 내지 10초 행하였다.
한편, 제1기판에 대해서는, 대기를 도입한 챔버 중에 기판을 놓고, 좁은 전 극 간에 플라즈마용 가스로서 아르곤 가스를 도입한 후, 전극 간에 고주파를 인가 하는 것으로 플라즈마를 발생시켜, 그 플라즈마와 기판 간에 대기를 개재시킴으로써 대기 중의 산소가 오존화되어, 그 오존에 의해 접합면을 처리하였다. 처리 시간은 5 내지 10초간으로 하였다.
이상과 같이 해서 표면처리를 행한 제1기판 및 제2기판을 실온에서 밀착시킨 후, 양 웨이퍼의 한쪽 단부를 두께 방향으로 강하게 가압함으로써 접합을 개시시켰다(도 1(f)). 이것을 실온에서 48시간 방치한 후 접합면을 육안으로 확인하면, 접합면은 기판 전체면에 전개되어 접합이 확인되었다. 접합 강도를 확인하기 위해서, 한쪽의 기판을 고정하고, 다른 쪽의 기판의 기판면에 평행 방향으로 응력을 가하여 가로로 비켜 놓으려고 했지만 벗어나는 일은 없었다.
다음에, 이온주입층(4)에 충격을 주어서 박리하기 위해서, 종이 자르는 가위 날로 상기 접합된 기판의 측면에 대각 위치에 있어서 수회 가르기를 행하였다. 이것에 의해, 이온주입층에 있어서 박리가 생겨, 반도체층(6)과 산화막(3)과 제1기판(1)으로 이루어진 접합 기판을 얻었다(도 1(g)).
다음에, 이와 같이 해서 얻어진 접합 기판을 열처리해서 상기 산화막(3)을 바깥쪽 확산시켰다(도 1(h)).
열처리 조건은, 1000℃ 이상, 아르곤 가스 분위기에서 행하여, 열처리 후의 산화막(7)의 두께를 20㎚로 하였다.
얻어진 접합 기판의 반도체층(6)에 대해서, 정법에 따라 SECCO 에칭액을 희 석한 액을 이용해서 SECCO 결함평가를 행하였다. 그 결과, 결함밀도는 2×103 내지 6×103/㎠로 결함밀도가 작은 것을 확인할 수 있었다. 따라서, 결함밀도가 작은, 고경도 기판을 이용한 접합 기판이 얻어진 것을 확인할 수 있었다.
또, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 지니면서 마찬가지 작용 효과를 발휘하는 것은, 어떠한 것이더라도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 접합 기판의 제조방법으로서,
    적어도 영률(Young's modulus)로 150㎬ 이상의 경도를 지닌 제1기판 표면에 산화막을 형성한 후, 상기 산화막을 평탄화하는 공정;
    제2기판 표면으로부터 수소 이온 또는 희가스(rare gas) 이온 혹은 이들의 혼합 가스 이온을 이온주입해서 기판 내부에 이온주입층을 형성하는 공정;
    상기 제1기판 및 제2기판을 적어도 상기 산화막을 개재해서 접합시킨 후, 상기 제2기판을 상기 이온주입층에서 박리해서 접합 기판을 얻는 공정; 및
    상기 접합 기판을 열처리해서 상기 산화막을 바깥쪽 확산시키는 공정을 포함하는 것을 특징으로 하는 접합 기판의 제조방법.
  2. 제1항에 있어서, 상기 제1기판으로서, 사파이어, SiC 및 알루미나 중 어느 하나를 이용하는 것을 특징으로 하는 접합 기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2기판으로서, 실리콘, SiC, 질화갈륨, 실리콘 게르마늄 및 게르마늄 중 어느 하나를 이용하는 것을 특징으로 하는 접합 기판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 산화막의 평탄화에 있어서, 상기 산화막의 표면에 기계화학연마를 행하여, 상기 산화막의 표면 조도를 RMS로 0.5㎚ 이하로 하는 것을 특징으로 하는 접합 기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1기판 및 제2기판의 접합에 있어서, 상기 제1기판 및 제2기판의 적어도 한쪽의 접합 표면에 플라스마 처리 혹은 오존 처리를 시행하고 나서, 접합을 행하는 것을 특징으로 하는 접합 기판의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 이온주입층에서의 박리를, 기계적 충격을 부여함으로써 행하는 것을 특징으로 하는 접합 기판의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2기판이 영률로 150㎬ 이상의 경도를 지니고 있을 경우, 상기 제2기판 표면에 산화막을 형성한 후, 상기 산화막을 평탄화하는 공정을 행하고, 상기 제1기판 및 제2기판의 접합에 있어서, 상기 제1기판 및 제2기판의 평탄화한 산화막이 형성되어 있는 표면끼리 접합하는 것을 특징으로 하는 접합 기판의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 기재한 접합 기판의 제조방법에 의해 제조된 것을 특징으로 하는 접합 기판.
  9. 접합 기판으로서, 사파이어, SiC 및 알루미나 중 어느 하나로 이루어진 제1기판과 실리콘, SiC, 질화갈륨, 실리콘 게르마늄 및 게르마늄 중 어느 하나로 이루어진 제2기판이, 표면이 연마된 산화막을 개재해서 접합되어 있는 것을 특징으로 하는 접합 기판.
KR1020097018013A 2007-02-28 2007-02-28 접합 기판의 제조방법 및 접합 기판 KR101335713B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/053839 WO2008105101A1 (ja) 2007-02-28 2007-02-28 貼り合わせ基板の製造方法および貼り合わせ基板

Publications (2)

Publication Number Publication Date
KR20100014873A true KR20100014873A (ko) 2010-02-11
KR101335713B1 KR101335713B1 (ko) 2013-12-04

Family

ID=39720945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018013A KR101335713B1 (ko) 2007-02-28 2007-02-28 접합 기판의 제조방법 및 접합 기판

Country Status (4)

Country Link
US (1) US8765576B2 (ko)
EP (1) EP2128891B1 (ko)
KR (1) KR101335713B1 (ko)
WO (1) WO2008105101A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120719A (ko) * 2014-02-18 2016-10-18 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
KR20200026836A (ko) * 2017-07-14 2020-03-11 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546238B2 (en) * 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US9947688B2 (en) 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US20130154049A1 (en) * 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
EP2736065B1 (en) * 2012-07-18 2017-09-06 NGK Insulators, Ltd. Composite wafer and manufacturing method therefor
JPWO2014020906A1 (ja) * 2012-07-30 2016-07-21 住友化学株式会社 複合基板の製造方法および半導体結晶層形成基板の製造方法
EP2924715A4 (en) * 2012-11-22 2016-07-27 Shinetsu Chemical Co METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE
JP5859497B2 (ja) * 2013-08-22 2016-02-10 信越化学工業株式会社 界面近傍における欠陥密度が低いｓｏｓ基板の製造方法
JP5859496B2 (ja) * 2013-08-22 2016-02-10 信越化学工業株式会社 表面欠陥密度が少ないｓｏｓ基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083962A (ja) 1996-09-06 1998-03-31 Asahi Chem Ind Co Ltd Ｓｏｓ基板の形成方法およびそれを用いた半導体装置
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
KR100874724B1 (ko) * 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
CN1186457C (zh) 2001-08-29 2005-01-26 曹卫 均相基因矩阵
JP4374812B2 (ja) * 2001-08-30 2009-12-02 セイコーエプソン株式会社 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
JP2003282845A (ja) 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2004087768A (ja) * 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
US6989314B2 (en) 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
JP2005024918A (ja) 2003-07-02 2005-01-27 Mitsubishi Electric Corp 表示制御装置
JP2005085964A (ja) 2003-09-08 2005-03-31 Sumitomo Mitsubishi Silicon Corp 貼り合わせ基板の製造方法
WO2005024918A1 (ja) 2003-09-08 2005-03-17 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP4730581B2 (ja) 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2006043281A (ja) 2004-08-06 2006-02-16 Olympia:Kk 遊技システム
JP4728030B2 (ja) * 2005-04-14 2011-07-20 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120719A (ko) * 2014-02-18 2016-10-18 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
KR20200026836A (ko) * 2017-07-14 2020-03-11 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법

Also Published As

Publication number Publication date
US20100084746A1 (en) 2010-04-08
EP2128891B1 (en) 2015-09-02
US8765576B2 (en) 2014-07-01
EP2128891A1 (en) 2009-12-02
WO2008105101A1 (ja) 2008-09-04
EP2128891A4 (en) 2011-07-06
KR101335713B1 (ko) 2013-12-04

Similar Documents

Publication Publication Date Title
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
US6054363A (en) Method of manufacturing semiconductor article
KR100279756B1 (ko) 반도체 물품의 제조방법
TWI492275B (zh) The method of manufacturing the bonded substrate
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2010186992A (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
JP5591949B2 (ja) 多層結晶構造体の製造方法
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2008124206A (ja) 歪シリコン基板の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP3293766B2 (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 7