CN1149758A - 半导体衬底的制造方法 - Google Patents

半导体衬底的制造方法 Download PDF

Info

Publication number
CN1149758A
CN1149758A CN96111711A CN96111711A CN1149758A CN 1149758 A CN1149758 A CN 1149758A CN 96111711 A CN96111711 A CN 96111711A CN 96111711 A CN96111711 A CN 96111711A CN 1149758 A CN1149758 A CN 1149758A
Authority
CN
China
Prior art keywords
substrate
layer
porous
silicon
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96111711A
Other languages
English (en)
Other versions
CN1058354C (zh
Inventor
山方宪二
米原隆夫
佐藤信彦
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1149758A publication Critical patent/CN1149758A/zh
Application granted granted Critical
Publication of CN1058354C publication Critical patent/CN1058354C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)

Abstract

半导体衬底的制造方法，包括以下步骤，提供硅制成的第1衬底，对衬底硅多孔化，使第1衬底上有多孔硅层，在多孔硅层上外延生长无孔单晶硅层，将第1衬底层叠在第2衬底上，使第1和第2衬底的至少一层叠面有氧化硅层，并使无孔单晶硅层位于层叠的衬底之间，腐蚀除去多孔硅层，其中用腐蚀无孔单晶硅层和氧化硅层各自的腐蚀速率不大于10/分钟的腐蚀液腐蚀多孔硅层。

Description

半导体衬底的制造方法
本发明涉及像绝缘材料上有单晶片那样的有优异单晶层的SOI衬底的制造方法，具有制造均匀性和可控性。
在绝缘材料上形成单晶半导体，如在绝缘体形成硅(SOI)的技术是众所周知的。由于有许多硅集成电路用常规体硅衬底不能达到的优点，因此，对SOI技术进行了大量研究。
最近报道的SOI的一个实例是所称的″叠层SOI″。该叠层SOI的制造方法是，将分别有镜面抛光面的并至少在其一个面上有绝缘膜的两晶片粘接，热处理以增强界面粘接力，抛光或腐蚀一晶片，而在绝缘膜上留下有所需厚度的硅单晶薄膜(有源层)。该叠层SOI制造技术中，最重要的工艺步骤是将硅衬底抛光或腐蚀成薄膜，其中，将有几百微米厚的硅衬底均匀腐蚀或抛光成有几微米或小于1微米的薄膜。该方法最大的工艺困难是技术上的控制和均匀性。
薄硅膜形成技术分为两种。一种是只用抛光形成薄膜(BPSOI：粘接并抛光的SOI)。另一种方法中，在要留下的薄膜上直接设置腐蚀停止层，腐蚀按腐蚀衬底和腐蚀腐蚀停止层两步进行(BESOI：粘接和背面腐蚀SOI)
BPSOI方法中，由于抛光加工是参照放有待抛工件的抛光机工作台面进行，而且，支承的衬底晶片本身的厚度不均匀也会使有源层的厚度不均匀，因此，不容易控制要留下的硅膜厚度。薄膜SOI的有源层厚度通常应控制在几十埃的范围内。但是，实际上衬底本身的厚度不能控制在该范围内，因BPSOI方法不能容易地控制有源层厚度。
另一方面，大多数BESOI方法中，是在预先形成的腐蚀停止层上外延生长而形成有源硅层。因而，目前认为BESOI方法的优点是能获得均匀的膜厚。但是，腐蚀停止层常常含有高浓度杂质，在大多数情况下腐蚀选择性与杂质浓度有关。这就是说，层叠后的退火之类的热处理中杂质扩散能改变腐蚀特性。通常，腐蚀速度或腐蚀选择性随杂质浓度变化几十倍，最大可变化几百倍，这必然会引起过度腐蚀或有源层厚度不均匀。
本发明的发明人提出一种方法，其中有源层厚度像BESOI中一样均匀，而且深腐蚀选择性比常规BESOI高几个数量级。所提出的方法中，对硅衬底表面阳极氧化使其构成多孔，并在其上外延生长有源硅层，用层叠法将所生成的硅层转移到另一衬底上，制成SOI衬底(日本特许公开平5-21338)。该方法的基础是，用腐蚀剂腐蚀多孔硅的腐蚀速率大大超过无孔单晶硅的腐蚀速率，并能以低的造价制成优异的SOI衬底。
本发明的申请人还提出了可用于上述方法的腐蚀剂(日本特许公开平6-342784，等)。根据本发明的发明人所进行的许多研究，用氢氟酸类的腐蚀剂，如氢氟酸和过氧化氢混合液，能获得多孔硅的高腐蚀选择性。
但是，最近有报道说，氢氟酸类腐蚀液也腐蚀有源层中的晶格缺陷(Proceedings of IEEE International SOI Conference1994，P111)。本发明的发明人所做的研究结果表明，腐蚀液的这种作用可在有源层中形成针孔，通过针孔可腐蚀底层氧化膜，或在衬底之间的叠层界面中形成气孔。
本发明的目的是，提供SOI衬底的制造方法，用对多孔层选择腐蚀方法，使多孔层腐蚀中晶格缺陷造成的空位形成减到极小。
本发明的另一目的是，提供半导体衬底的制造方法，使叠层界面中的气孔和无孔单晶硅层中的缺陷量减至极小。
本发明的半导体衬底制造方法包括以下工艺步骤：提供第1硅衬底，对衬底硅构成多孔，使在其上形成多孔硅层，在多孔硅层上外延生长无孔单晶硅层，将第1衬底迭放在第2衬底上，使第1和第2衬底的至少一个层叠面上有氧化层，使无孔单晶硅位于叠置的衬底之间，腐蚀除去多孔硅层，用各自的腐蚀速率不大于10/分钟的速率腐蚀无孔单晶硅层和氧化硅层的腐蚀剂腐蚀除去多孔硅层。
本发明的上述贡献克服了所述缺陷，并能制成质量极其优异的SOI衬底。
图1A-1E是本发明方法一个实施例的示意图。
图2A-2G是本发明方法另一实施例的示意图。
图3A-3G是本发明方法又一实施例的示意图。
图4A-4E是本发明方法又一实施例的示意图。
图5A-5H是本发明方法又一实施例的示意图。
图6A-6F是本发明方法又一实施例的示意图。
图7A-7E是本发明方法又一实施例的示意图。
图8A-8B是用于制造硅衬底多孔的设备示意图。
图9是用TMAH溶液腐蚀单晶硅和SiO2的腐蚀速率与TMAH浓度的关系曲线图。
图10是用氢氟酸和过氧化氢混合液腐蚀单晶硅和SiO2的腐蚀速率与氢氟酸浓度的关系曲线图。
本发明的半导体衬底制造方法有上述构造。
本发明的一个实施例中，在无孔单晶硅衬底的表面部分形成多孔，制备出第1衬底，并在多孔单晶硅上外延生长一层无孔单晶硅。第1衬底与第2衬底叠置，使外延生长的无孔单晶硅层处于叠置的衬底之间，用机械抛光或研磨法除去第1衬底的留下的未改变的无孔单晶硅的一部分或全部。
对无孔硅衬底阳极氧化处理能形成硅衬底的多孔部分。生成的多孔硅层有许多平均孔径约为600的孔，而且仍是单晶。
用以下的腐蚀机理选择腐蚀多孔单晶硅层。首先，利用毛细管作用使腐蚀溶液渗入孔中并开始腐蚀孔壁。若单晶硅的腐蚀速率足够小，在多孔层的内孔壁被完全腐蚀之前，腐蚀液渗过多孔层到达有源层(用外延生长法在多孔层上生成的无孔单晶硅层)与多孔层之间的界面。当用腐蚀法将内壁完全腐蚀掉时，整个多孔层倒塌并消失。该腐蚀中，也会轻微腐蚀有源层。实际上，有源层的腐蚀量约为多孔层内壁厚度的一半或更小，即几十埃。因而即使厚的多孔层整个被腐蚀掉，还会留下大部分未被腐蚀的有源层。
另一方面，若用腐蚀液腐蚀单晶硅的腐蚀速率足够大，则从多孔层的外面腐蚀进程比腐蚀液通过毛细管渗入孔中要快，从外面按均匀速率腐蚀多孔层直至孔内壁倒塌。接着以相同的速率和差的腐蚀选择性腐蚀有源层。
更具体地说，满足条件ys＜yp时进行选择腐蚀，式中ys是在时刻t时从多孔层外面腐蚀掉的量(厚度)，yp是时刻t时腐蚀液渗入多孔层的渗透距离，ys的大小与腐蚀速率a有关，yp的大小与腐蚀液渗入孔中的渗透速率k有关。yp是孔的直径和其它特性的函数。通常，只有使用规定特性(多孔性等)的多孔材料才能在其上外延生长出良好的单晶薄膜。因而，k值几乎是常数，腐蚀选择性只由腐蚀速率a值确定。
腐蚀速率a的值较好不大于约10/分钟，实验结果最好是2/分钟。a值小于1/分钟不合适，因为无论选择性有多好总的腐蚀时间太长。a值大于10/分钟也不合适，因为腐蚀选择性较差，而且对留下的单晶薄膜不希望的过腐蚀会造成较大的厚度不均匀性。
通常，用调节成对单晶硅有足够小的腐蚀速率的氢氟酸类腐蚀液进行选择腐蚀，典型的腐蚀液是(49％浓度)氢氟酸与(30％浓度)过氧化氢水溶液按1∶5混合的混合溶液。
如果只涉及选择腐蚀这就是合适的。所提供的常规选择腐蚀液不考虑对有源层中缺陷的腐蚀速率或对底层氧化层的腐蚀速率。
本发明的发明人用于多孔硅的选择腐蚀的腐蚀液对单晶硅的腐蚀速率如常规腐蚀液的腐蚀速率同样是相当低的，并且还用低速率腐蚀SiO2。
所用腐蚀溶液的实例是有机碱，TMAH(氢氧化四甲铵)。TMAH水溶液对硅的腐蚀速率与溶液浓度的关系曲线如图9所示。用该腐蚀液对SiO2的腐蚀速率低于检测极限，与溶液浓度无关。因而对于腐蚀速率不高于10/分钟的多孔材料选择腐蚀使用浓度不高于50ppm的TMAH溶液。
采用的腐蚀液的另一个实例是如图10所示的氢氟酸与过氧化氢水溶液的混合溶液。该溶液与TMAH溶液不同，在宽的浓度范围内对硅的腐蚀速率是恒定不变的约2-3/分钟，对SiO2的腐蚀速率是溶液浓度的函数。因而，对于腐蚀速率均不大于10/分钟的多孔材料和SiO2的腐蚀，用浓度相对过氧化氢水溶液浓度不高于0.5％的氢氟酸。发现用上述浓度为80％的过氧化氢水溶液代替，腐蚀特性无明显改变。
碱类腐蚀液包括KOH水溶液，NaOH水溶液，氨水(NH4OH)。这些溶液以及低的腐蚀速率腐蚀SiO2，并且像TMAH一样腐蚀速率与溶液浓度无关。
氢氟酸类腐蚀液包括氢氟酸，硝酸和水的混合液以及氢氟酸，硝酸，醋酸和水的混合液。这些腐蚀液的浓度与腐蚀特性的关系与氢氟酸和过氧化氢混合液的浓度与腐蚀特性的关系在一确定范围内是相同的。
本发明的特征是，用上述腐蚀液腐蚀多孔层，包括几个获得高质量的SOI衬底的实例，下面参照附图说明本发明的方法。
实施例1
参照图1A-1E和图8A-8B说明实施例1。
阳极氧化单晶硅衬底100形成多孔硅101(图1A)。衬底一面上的多孔层厚度可以是几埃至几十埃。另外，可对整个硅衬底100阳极氧化。
参照图8A-8B说明多孔硅形成方法。用P型单晶硅衬底600作衬底。若用N型单晶硅衬底则限于有低电阻的N型单晶硅，或在光辐照下使用，以加速孔形成。如图8A所示，将衬底600放在设备上，使衬底的一面与氢氟酸类溶液接触，氢氟酸溶液中设置有负电极606，衬底的另一面与金属正电极接触。此外，如图8B所示，正电极605′通过腐蚀液604′与衬底电连接。按任何方式，在与负电极一边的氢氟酸类溶液接触的面上导致多孔形成。氢氟酸类溶液604通常是浓的浓氢氟酸溶液(49％HF)。用纯水稀释过的浓氢氟酸溶液不合适，因为，当浓度低于一个确定值时，腐蚀与所加电流有关。加醇类作表面活化剂可有效除去阳极氧化中衬底600表面上形成的泡沫。醇类包括甲醇、乙醇、丙醇和异丙醇。在阳极氧化中可用搅拌器搅拌以代替加入表面活化剂。用耐氢氟酸溶液的材料如金(Au)和铂(Pt)制造负电极606。若整个衬底600全被阳极氧化、则氢氟酸溶液604会到达正电极605，所以用一般的金属化材料制造正电极605，最好在表面上涂覆耐氢氟酸的金属膜。阳极氧化用的电流密度不大于几百毫安/厘米2但大于0。电流密度的范围内应能在生成的多孔硅层的外表面上满意地进行外延生长。通常，在较高的电流密度下，阳极氧化以较高的速度进行，多孔硅层密度变得较小，孔体积变大，因而使外延生长条件改变。
在以上生成的多孔层101上外延生长无孔单晶硅层102(如图1B所+示)。用常规的热CVD，低压CVD，等离子CVD，分子束外延，溅射等方法进行外延生长。控制外延生长层的厚度使其与SOI用的设计厚度相同。
如图1C所示，氧化外延层102的表面，形成SiO2层103。(氧化方法包括热氧化)。若在随后的工艺步骤中，将外延层直接叠放在支承衬底上，叠层界面处杂质易于分凝。使界面处的原子悬空键增多，造成所形成的薄膜器件性能不稳定。表面氧化能克服上述缺陷。该氧化步骤不是可有可无的，若采用没有上述现象的器件结构则可省去氧化步骤。用SiO2层103作SOI衬底的绝缘层。应在叠放在一起的衬底的至少一个表上形成绝缘层。可用各种方法形成绝缘层，当形成氧化膜时应控制其厚度，使其足以防止外部空气对叠层界面的污染。
设置可以与上述有氧化过的外延面的衬底100上分离的支承衬底110，支承衬底110的表面上有SiO2层104，支承衬底110例如有可在表面氧化的硅衬底(包括热氧化)，石英玻璃、晶化玻璃、和任何可在其上淀积了SiO2的衬底。
上述两片衬底清洗后叠放在一起(如图1D所示)。用常规的半导体衬底清洗方法清洗衬底(例如，在氧化前清洗)。
衬底叠放后在其整个表面上加压，有效地增强叠层粘合力。
热处理衬底叠层，最好用较高温度进行热处理。但是温度太高会引起多孔层101的结构改变，或引起杂质由衬底扩散到外延层。因而，应选择热处理温度和加热时间使其不会引起上述缺陷。具体地说，处理温度范围最好是600℃至1100℃。有些衬底不能在高温热处理。例如，石英玻璃衬底110由于石英的热膨胀系数与硅的热膨胀系数不同，因而要求在低于200℃的温度处理。高于那个温度由于应力作用会使层叠的衬底分离或龟裂。只要求热处理后的衬底在后续工艺步骤中耐抛光应力或整块硅100耐腐蚀。因而，甚至在200℃以下以最佳表面活化处理条件进行处理。
随后，选择除去硅衬底部分100和多孔层部分101而不除去的外延生长层102(图1E所示)。首先，用表面研磨机之类的装置抛光或研磨，或用诸如氢氧化钾溶液和氨水之类的碱溶液腐蚀，或用如TMAH溶液的有机碱溶液腐蚀，除去硅衬底部分100。在温度不高于100℃的热腐蚀溶液中能有效地腐蚀。当用玻璃板或覆盖有氧化膜的硅衬底作支承衬底时，只能用碱类溶液选择腐蚀硅衬底部分因为碱类溶液很难腐蚀SiO2。也可用氢氟酸，硝酸和任意选择的醋酸混合溶液将它除去。由于氢氟酸-硝酸类腐蚀液或多或少腐蚀支承衬底，因此这种腐蚀液不能用于长时间腐蚀。
当用机械抛光或化学腐蚀除去了硅衬底部分100并使多孔部分101裸露出来时，立即停止抛光或腐蚀。然后，用能以腐蚀速率均不大于10/分钟腐蚀单晶硅和SiO2的所述腐蚀液腐蚀除去裸露的多孔部分101。腐蚀中，最好用超声清洗机使薄膜均匀，并注意由于超声波作用而使腐蚀速度一定程度的加快。
除上述步骤外，还要进行以下步骤。
(1)氧化多孔层中的孔内壁：
多孔硅层中，相邻孔之间的壁是厚度范围为几nm至几十nm的极薄壁。在例如形成外延硅层的高温热处理多孔层中，和衬底叠置后加热中极薄的孔壁会合并形成厚壁或使孔闭塞，因而降低腐蚀速率。多孔层形成后在孔壁上形成薄氧化膜能抑制孔壁增厚和孔变大。但是，氧化应限制在孔内壁表面，以保持孔壁内部的单晶性。这是因为要在其上外延生长无孔单晶硅层。生成的氧化膜厚度范围最好在几埃至几十埃。在氧气氛中，在200℃至700℃的温度范围内，最好在250℃到500℃进行热处理，生成这种厚度的氧化膜。
(2)氢退火：
本发明的发明人在EP-553852-A2中公开了，在氢气氛中热处理，能除去硅表面的细小的凹凸不平、使硅表面变得极其光滑。这种在氢气氛中退火适用于本发明。例如，在多孔硅层形成后并在外延硅层形成之前可进行氢退火。另外，可对腐蚀去除多孔硅层获得的SOI衬底进行氢退火。外延硅层形成之前进行的氢退火中，构成多孔硅表面的氢原子迁移，堵塞孔的最外部。由于最外部被堵塞的孔，可形成有较少结晶缺陷的外延硅层。另一方面，腐蚀除去了多孔硅层后的氢退火中，会使用腐蚀而变粗的外延硅表面变得光滑，并驱除从清洁室内取出进行粘接加工中不可避免地引入层叠界面的硼。
实施例2
参照图2A-2G说明本发明第2实施例。图2A-2G中，与图1A-1E中相同的部件用相同的数字表示。上述实施例1中，将一片衬底的SiO2层103与另一衬底的SiO2层104粘接而使两片衬底层叠。但是只要求要粘接的至少一层由SiO2构成。
实施例2的一个例中，图2B中所示的形成在多孔硅层101上的外延硅层1102与图2C中所示的第2衬底1110上形成的氧化层1104粘接。
实施例2的另一例中，热氧化图2E所示的外延硅层1102的表面，所生成的氧化膜1103与非氧化的硅衬底1110的表面粘接，如图2F所示。
本实施例中，其它步骤与实施例1相同。
实施例3
参照图3A-3G说明本发明的实施例3。图3A-3G中、与图1A-1E中相同的部件用相同的数字表示。本发明实施例3的特征是，用玻璃材料1210，(图3C和3F)如石英玻璃和兰色玻璃板作要层叠到有外延硅膜的第1衬底(图3B和3E)上的第2衬底。
本实施例3的一个例子是，图3B所示外延硅层1102粘接到图3C所示的玻璃衬底1210上。
本实施例3的又一例子是，由热氧化图3C所示外延硅层1102表面生成的氧化硅膜1103粘接到玻璃衬底1210上，如图3F所示。
本实施例中，其它步骤按实施例1中相同的方式进行。
下面结合各实例更详细地说明本发明。
实例1
用厚652μm，5英寸大小，电阻率为0.1-0.2Ωcm单晶硅衬底。将该硅衬底放入图8A所示设备中进行阳极氧化。如图1A所示，由此在硅衬底100的表面上形成厚20μm的多孔硅层101。用HF浓度为49％的溶液作腐蚀剂604。在电流密度为1mA/cm2下进行阳极氧化。多孔层的形成速率为1μm/分钟，阳极氧化20分钟形成约20μm厚的多孔层。
用CVD法按以下条件在生成的多孔硅层101上外延生长厚0.25μm的单晶硅层102，(图1B)：所用气体               SiH4/H2气体流速               0.62/140(升/分钟)温度                   850℃压力                   80Torr生长速率               0.12μm/分钟
将生成的衬底在900℃在水蒸汽中处理，形成厚0.1μm的氧化膜103(图1C)。
用使用酸和氨水的清洗设备清洗上述的表面氧化过的衬底和分开制备的5英寸大的其表面上形成有厚0.5μm氧化膜104的另一衬底110，并用甩干机甩干。将衬底的已处理过的表面层叠，构成叠层件(如图1D所示)。该叠层件在800℃热处理6小时。
热处理后，用表面抛光机抛光掉硅衬底100的610μm部分，裸露出多孔硅101。然后将该衬底浸入选择性腐蚀液中，并在以下条件下加超声波只将多孔部分101全部腐蚀掉：
选择性腐蚀液      TMAH水溶液(24ppm)
Si的腐蚀速率      5/分钟
SiO2的腐蚀速率   1/分钟以下
生成的SOI衬底上有厚0.6μm的氧化硅膜和厚约为0.2μm的单晶硅膜。与用高SiO2腐蚀速率的腐蚀液腐蚀多孔层制备的常规SOI薄膜中的空位密度相比，所生成的SOI膜中的气泡密度减少约1/100。
实例2
参照图4A-4E说明实例2。
用厚300μm，大小为4英寸，电阻率为0.01Ωcm的P-型(100)单晶硅衬底200。按与实例1相同的方法使硅衬底表面变成厚20μm的多孔硅层201(图4A)。
按与实例1相同的方法，在生成的多孔硅层表面上外延生长厚0.15μm的单晶硅层202。(图4B)。
在水蒸汽中以1000℃处理生成的衬底，形成厚0.1μm的氧化膜203(图4C)。
清洗上述的表面氧化过的衬底200和分开制备的4英寸大小的另一石英衬底210，将衬底的镜面粘接在一起，形成叠层件(图4D)。把该迭置件在180℃热处理24小时。
热处理后，用按氢氟酸∶硝酸∶醋酸＝1∶10∶10配制的混合液腐蚀掉280μm厚的硅衬底200，使表面上露出多孔硅201。
然后，用按氢氟酸∶过氧化氢＝1∶300配制的溶液选择性腐蚀多孔层201(图4E)，腐蚀速率如下：
硅腐蚀速率      3/分钟
SiO2腐蚀速率   6/分钟以下
生成的SOI衬底上有约0.1μm厚的单晶硅薄膜。与用高SiO2腐蚀速率的腐蚀液腐蚀多孔层制备的SOI相比，其中的空位密度减小约1/100。
实例3
参照图5A-5H说明实例3
用厚度为400μm，5英寸大小，电阻率为0.01Ωcm的P-型(100)单晶硅衬底300。按实例1的方法使硅衬底表面层变成厚20μm的多孔硅层301(图5A)。
用与实例1相同的方法，在生成的多孔硅层表面上外延生长厚0.5μm的外延层302(图5B)。
在水蒸汽中以1000℃氧化衬底上的外延层302的表面，形成厚0.2μm的SiO2膜303(图5C)留下0.4μm厚的单晶硅。
用RF等离子处理上述衬底300和分开制备的另一合成石英衬底310，在以下处理条件活化粘接面(图5D和5E)：
所用气体        CF4/O2
气体流速        70/6(sccm)
压力            30(Pa)
RF输出功率        350W
处理时间          30秒
用过氧化氢水溶液清洗处理过的衬底，再用纯水漂洗，并干燥。将干燥过的衬底粘接在一起(图5F)构成叠层件。对该叠层件用70吨压力加压10分钟。
用腐蚀液腐蚀没热处理的上述衬底叠层件的硅衬底边。腐蚀中，用稀氢氟酸除去热氧化形成的覆盖在硅衬底上的氧化膜，然后，将衬底叠层件浸入2.4％TMAH的水溶液中，并在90℃持续5小时。用而全部腐蚀掉硅衬底的体硅部分300，露出多孔层301。
接着，在室温下用24-ppm的TMAH水溶液选择性腐蚀多孔部分301(图5G)。
使用上述步骤制成的石英衬底310上的单晶硅薄膜302构图，获得与所设计的元件的有源层的面积，形状和配置对应的岛状图形(图5H)。构图后，作为形成元件的第1步骤，在氧气氛中在1000℃氧化各岛状区，并同时热处理。这样制成的SOI衬底在透明衬底上有厚0.4μm的单晶硅薄膜。没发现空位。
实例4
参照图6A-6F说明实例4。
用厚度为400μm，大小为5英寸和电阻率为0.01Ωcm的P-型(100)硅衬底400。用与实施例1相同的方法使硅衬底的表面层变成厚20μm的多孔硅层401(图6A)。
用与实施例1相同的方法，在生成的多孔硅层表面上，生长厚0.5μm的外延层402(图6B)。
在水蒸汽中在900℃氧化(热氧化)衬底的外延层402的表面，形成厚0.05μm的SiO2膜403(图6C)。
清洗生成的衬底400和分开制备的5英寸大的另一合成石英衬底410，并将衬底粘接在一起构成叠层件(图6D)。把衬底叠层件在180℃热处理24小时。
用表面抛光机从硅衬底边抛光上述衬底叠层件，留下100μm的硅衬底(图6E)。把抛光过的工件在300℃热处理24小时。
用表面抛光机再次抛光剩下的体部分400，露出多孔硅部分401。
然后，用0.04％的氨水水溶液按下列腐蚀速率选择性腐蚀多孔层(图6F)：
硅腐蚀速率        4/分钟
SiO2腐蚀速率     1/分钟以下
生成的SOI衬底上有厚0.4μm的单晶硅膜402。与用高SiO2腐蚀速率的腐蚀液腐蚀多孔层制备的常规SOI相比，所生成的SOI中的空位减少约1/100。
实例5
参照图7A-7E说明实例5。
用厚度为300μm，4英寸大的电阻率为0.01Ωcm的P型(100)硅衬底500。用与实例1相同的方法使硅衬底的表面层变成厚20μm的多孔层501(图7A)。
用与实例1相同的方法，在生成的多孔硅层表面上生长厚0.15μm的外延层502(图7B)。
在水蒸汽中在1000℃热氧化衬底的外延层502的表面，形成厚0.1μm的SiO2层503(图7C)。因而氧化膜部分厚度为0.1μm，留下0.1μm厚的外延层硅单晶部分。
用酸和碱清洗上述衬底500的外延层502的表面和分开制备的另一裸露的硅衬底510，并将两片衬底层叠在一起构成叠层件(图7D)。把衬底叠层件在1000℃退火30分钟。
用表面抛光机从与外延层相反的一侧抛光有外延层的上述衬底500，露出多孔硅部分501。
然后用(49％)氢氟酸，(70％)硝酸，(100％)醋酸和水按1∶80∶80∶340的比例配制的混合液，以下面的腐蚀速率选择性腐蚀多孔层501：
硅腐蚀速率           4/分钟
SiO2腐蚀速率         3/分钟
生成的SOI衬底上有0.1μm厚的氧化硅膜，和厚0.1μm的单晶硅膜。与用高SiO2腐蚀速率的腐蚀液腐蚀多孔层制备的常规SOI相比，生成的SOI中的空位密度减小约1/100。
实例6
参照图7A-7E说明实例6。
用厚度为300μm，4英寸大的，电阻率为0.01Ωcm的P-型(100)硅衬底500。用与实例1相同的方法使硅衬底表面变成多孔硅层501(图7A)。
把制成的衬底在氧气氛中在400℃热处理1小时，在多孔硅层501的表面上和孔壁上形成极薄氧化膜。
然后，多孔硅层501的表面浸入HF溶液中，以从多孔硅层501最外部表面除去氧化膜，留下孔壁上的氧化膜。由此，使多孔单晶硅层露出。接着，衬底在氢气氛中在1000℃热处理7分钟，使多孔硅层表面的孔堵塞。给放在膜形成室内的外延硅层通入二氯硅烷起始气，在其上形成厚0.15μm的外延硅层502(图7B)。将外延硅层502表面热氧化、生成氧化膜503(图7C)。
用酸和碱清洗上述衬底的热氧化膜503的表面和另一没氧化的硅衬底510，并将衬底粘接在一起构成叠层件(图7D)。把衬底叠层件在1000℃退火30分钟。
用表面抛光机从与外延层的相反的一侧对有外延层的上述衬底500抛光，留下其小部分不抛光，用腐蚀法除去衬底500的留下没抛光部分，露出多孔硅部分501。
然后，用(49％)氢氟酸，(70％)硝酸，(100％)醋酸和水按1∶80∶80∶340)的比例配制的混合液按以下速率选择性腐蚀多孔层(图7E)
硅腐蚀速率      4/分钟
SiO2腐蚀速率   3/分钟
把获得的SOI衬底在氢气氛中在1000℃热处理。
获得的SOI衬底上有0.1μm厚的氧化硅膜，和0.1μm厚的单晶硅膜。与用高SiO2腐蚀速率的腐蚀液腐蚀多孔层而制备的常规SOI相比，SOI中的空位密度减少约1/100。

Claims (20)

1.半导体衬底的制造方法，包括以下步骤：提供硅制成的第1衬底，使衬底硅多孔化，在第1衬底上有多孔硅层，在多孔硅层上外延生长无孔单晶硅层，把第1衬底叠放于第2衬底上，使第1和第2衬底的至少一个叠层面上有氧化硅层，并使无孔单晶硅层位于层叠的衬底之间，腐蚀除去多孔硅层，其中，用腐蚀无孔单晶硅层和氧化硅层的各腐蚀速率不超过10/分钟的腐蚀液腐蚀除去多孔硅层。
2.按权利要求1的方法，其特征是：用阳极氧化形成多孔硅层。
3.按权利要求1的方法，其特征是：在第1衬底上形成氧化硅层。
4.按权利要求3的方法，其特征是：热氧化外延生长的无孔单晶硅层形成氧化硅层。
5.按权利要求3或4的方法，其特征是：第2衬底是单晶硅衬底。
6.按权利要求5的方法，其特征是：在第2衬底的层叠面上形成氧化硅层。
7.按权利要求5的方法，其特征是：第2衬底的层叠面由单晶硅构成。
8.按权利要求3或4的方法，其特征是：第2衬底是玻璃衬底。
9.按权利要求1的方法，其特征是：在第2衬底上形成氧化硅层。
10.按权利要求9的方法，其特征是：对单晶硅衬底热氧化形成氧化硅层。
11.按权利要求9的方法，其特征是：在玻璃衬底上形成氧化硅层。
12.按权利要求9至11中任一项的方法，其特征是：第1衬底的层叠面是外延生长的无孔单晶硅层。
13.按权利要求1的方法，其特征是：在多孔层中孔内壁氧化后，外延生长形成无孔单晶硅层。
14.按权利要求13的方法，其特征是：在多孔层于氢气氛中热处理后，外延生长形成无孔单晶硅层。
15.按权利要求1的方法，其特征是：用包含氢氟酸和过氧化氢水溶液的混合液腐蚀多孔硅层。
16.按权利要求1的方法，其特征是：用包含氢氟酸，硝酸和任选的醋酸的混合液腐蚀多孔硅层。
17.按权利要求1的方法，其特征是：用碱或有权碱类腐蚀液腐蚀多孔硅层。
18.按权利要求1的方法，其特征是：用浓度不高于50ppm的TMAH水溶液腐蚀多孔硅层。
19.按权利要求1的方法，其特征是：用包含氢氟酸和过氧化氢水溶液的混合液腐蚀多孔硅层。其中氢氟酸的浓度相对于过氧化氢水溶液的浓度不高于0.5％。
20.按权利要求1的方法，其特征是：在腐蚀除去步骤后，在氢气氛中进行热处理。
CN96111711A 1995-07-13 1996-07-12 半导体部件的制造方法 Expired - Fee Related CN1058354C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17718995 1995-07-13
JP177189/95 1995-07-13
JP177189/1995 1995-07-13

Publications (2)

Publication Number Publication Date
CN1149758A true CN1149758A (zh) 1997-05-14
CN1058354C CN1058354C (zh) 2000-11-08

Family

ID=16026741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96111711A Expired - Fee Related CN1058354C (zh) 1995-07-13 1996-07-12 半导体部件的制造方法

Country Status (9)

Country Link
US (1) US6103598A (zh)
EP (1) EP0753886B1 (zh)
KR (1) KR100249456B1 (zh)
CN (1) CN1058354C (zh)
DE (1) DE69619602T2 (zh)
ES (1) ES2171616T3 (zh)
MY (1) MY113920A (zh)
SG (1) SG66317A1 (zh)
TW (1) TW317645B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101186827B (zh) * 2006-11-23 2011-01-05 S.O.I.Tec绝缘体上硅技术公司 无铬刻蚀溶液及揭示缺陷的方法和处理衬底的工艺
CN109346510A (zh) * 2017-12-14 2019-02-15 新唐科技股份有限公司 半导体装置及其形成方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
KR970052020A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
JP3218564B2 (ja) * 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US6376285B1 (en) * 1998-05-28 2002-04-23 Texas Instruments Incorporated Annealed porous silicon with epitaxial layer for SOI
AU751353B2 (en) * 1998-07-03 2002-08-15 Canon Kabushiki Kaisha Crystal growth process, semiconductor device, and its production process
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
DE10128719A1 (de) * 2001-06-13 2002-12-19 Muehlbauer Ernst Gmbh & Co Kg Zahnärztlicher Abformlöffel
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
EP1441445B1 (en) * 2003-01-24 2006-11-29 STMicroelectronics S.r.l. A pipeline analog-to-digital converter with correction of inter-stage gain errors
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US7220656B2 (en) 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
CN100440489C (zh) * 2006-11-28 2008-12-03 北京大学 一种多孔硅片及其制备方法
RU2461090C1 (ru) * 2010-12-23 2012-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры
CN102169552A (zh) * 2011-01-28 2011-08-31 上海集成电路研发中心有限公司 射频识别标签及其制造方法
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
TW202113928A (zh) * 2019-06-06 2021-04-01 英商Ｉｑｅ有限公司 分層結構中的可調應力補償

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
JP2660064B2 (ja) * 1988-10-02 1997-10-08 キヤノン株式会社 結晶物品及びその形成方法
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JPH03215391A (ja) * 1989-06-26 1991-09-20 Canon Inc 結晶の成長方法
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
SG59963A1 (en) * 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
US5403751A (en) * 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
EP0499488B9 (en) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3347354B2 (ja) * 1991-02-15 2002-11-20 キヤノン株式会社 エッチング方法および半導体基材の作製方法
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101186827B (zh) * 2006-11-23 2011-01-05 S.O.I.Tec绝缘体上硅技术公司 无铬刻蚀溶液及揭示缺陷的方法和处理衬底的工艺
CN109346510A (zh) * 2017-12-14 2019-02-15 新唐科技股份有限公司 半导体装置及其形成方法

Also Published As

Publication number Publication date
SG66317A1 (en) 1999-07-20
EP0753886B1 (en) 2002-03-06
MY113920A (en) 2002-06-29
US6103598A (en) 2000-08-15
ES2171616T3 (es) 2002-09-16
TW317645B (zh) 1997-10-11
KR100249456B1 (ko) 2000-03-15
EP0753886A1 (en) 1997-01-15
DE69619602D1 (de) 2002-04-11
CN1058354C (zh) 2000-11-08
DE69619602T2 (de) 2002-08-08

Similar Documents

Publication Publication Date Title
CN1058354C (zh) 半导体部件的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1099699C (zh) 用粘贴法制造soi基片的方法及soi基片
CN1187792C (zh) 清洗多孔体的方法
CN1127122C (zh) 衬底的处理方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1122317C (zh) 用于生产半导体衬底的方法
TW469643B (en) Process for producing semiconductor substrate
TWI646635B (zh) Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1698206A (zh) 衬底、其制造方法以及半导体器件
CN1126148C (zh) Soi衬底的回收方法和再生的衬底
CN1894795A (zh) 贴合半导体衬底及其制造方法
CN1264920A (zh) 分离装置、分离方法及制造半导体衬底的方法
CN1109636A (zh) 半导体衬底及其制造方法
TW201108317A (en) Method for producing an epitaxially coated semiconductor wafer
JP2011103409A (ja) ウェーハ貼り合わせ方法
WO2005009684A1 (fr) Procede de preparation de surface epiready sur films minces de sic
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
JP2002100791A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20001108

Termination date: 20150712

EXPY Termination of patent right or utility model