CN1099699C - 用粘贴法制造soi基片的方法及soi基片 - Google Patents

用粘贴法制造soi基片的方法及soi基片 Download PDF

Info

Publication number
CN1099699C
CN1099699C CN97111685A CN97111685A CN1099699C CN 1099699 C CN1099699 C CN 1099699C CN 97111685 A CN97111685 A CN 97111685A CN 97111685 A CN97111685 A CN 97111685A CN 1099699 C CN1099699 C CN 1099699C
Authority
CN
China
Prior art keywords
substrate
layer
silicon
silicon chip
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97111685A
Other languages
English (en)
Other versions
CN1166049A (zh
Inventor
山方宪二
米原隆夫
阿闭忠司
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1166049A publication Critical patent/CN1166049A/zh
Application granted granted Critical
Publication of CN1099699C publication Critical patent/CN1099699C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

本发明解决了粘贴SOI基片在其周边部分产生空洞和由此导致的器件数量减少的问题。本发明涉及一种制造SOI基片的方法，所述SOI基片通过粘贴具有SiO2表面的第一Si基片和具有Si表面的第二Si基片而获得，粘贴在SiO2表面和Si表面上进行，该方法包括：在把第一Si基片和第二Si基片粘贴在一起前，清洗第二Si基片的Si表面，使之具有疏水性的步骤。

Description

用粘贴法制造SOI基片的方法 及SOI基片
本发明涉及一种粘贴SOI基片的制造方法及SOI基片，特别涉及一种粘贴SOI基片的制造方法及SOI基片，所述方法可以抑制特别是易在基片周边部分发生的空洞，增大可制造器件的区域，增加由此制造出的器件数，提高产量。
众所周知，在绝缘体上形成单晶硅半导体被称作是“绝缘体上的硅(SOI)”技术。因为这种基片具有用于制造Si集成电路的标准体Si基片所不具备的许多优点，所以已对这种基片进行了大量研究。
近来报道的SOI基片中，一种称作“粘贴SOI”的基片其质量特别引人注目。这种粘贴SOI的生产技术包括以下各步骤：制备两片晶片，两晶片中的至少一个上如用氧化法形成有绝缘膜；以两晶片的镜面使两者紧密接合，热处理接合的晶片，加强紧密界面的束缚力；抛光或腐蚀接合晶片的任一基片，直到绝缘膜上保留了任选厚度的Si单晶薄膜。
人们已对构成这种技术的主要部分的粘贴机制进行了大量研究。在使两基片相互粘贴前清洗两基片的方法被认为是这些研究项目中最重要的一项。科学家已证实，室温下两基片接触时，首先受范德瓦尔力的弱吸附，然后，由于随后的升温热处理，它们受较强的原子间力作用。这种范德瓦尔吸附的状况可以通过清洗基片得以很大地改变。在1990年5月6-11日蒙特利尔的第四届绝缘体上的硅技术专题会期间，如Abe等人报告了关于Si与SiO2的粘贴，据称“用HF溶液清洗过的晶片很难键合，而用称作“RCA清洗剂”的清洗剂处理过的晶片易键合，这是因为在晶片表面上形成了自然氧化膜的缘故。许多其它研究人员推测，吸附到粘贴基片界面的水对范德瓦尔力吸附起了重要作用，因而硅表面需具有亲水性。Mitani等人在Japanese Journal ofApplied Physics，Vol.30，No.4 April 1991.pp.615中报道：“HF浸渍清洗过的晶片表面在200-800℃的退火温度范围内产生的气泡比浸渍在NH4OH+H2O2中清洗的晶片表面产生的气泡数多，尽管推测前一晶片表面上的-OH基团数比后一晶片表面上的少。
因此，一般认为，Si与SiO2粘贴时，除非至少对Si侧进行亲水处理，否则无法实现完美的键合。
在粘贴作了亲水性处理的Si晶片和有氧化膜的Si晶片，并对粘贴的晶片进行热处理的实验中，本发明者发现，在基片的周边部分(离晶片边缘大约3-4mm内的环形区域内)产生被认为是由于气泡导致的空洞(此后称之为”外围空洞”)。空洞群可能会使形成器件的有效区面积减小，同时，剥离的薄膜碎片会粘附到晶片表面上，引起妨碍制造器件的问题。
本发明的目的在于提供一种生产粘贴SOI基片的方法及SOI基片，该方法能防止即使在粘贴晶片周边部分产生的空洞。
本发明制造粘贴SOI基片的方法包括在SiO2表面和Si表面上粘贴具有SiO2表面的第一Si基片与具有Si表面的第二Si基片的步骤，其特征在于，在粘贴第一基片和第二基片前进行清洗处理，使第二基片的Si表面具有疏水性。
本发明的SOI基片的特征还在于，在离基片的外周边缘2mm的区域存在Si，在基片周边部分不存在局部分布的空洞。
下面说明本发明。
晶片上吸附的过量水会成为诱发粘贴界面处空洞产生的因素。为了减少这种空洞，有必要在粘贴基片前适当地除去吸附的水。
关于SiO2表面上吸附的水量的确定，样品从纯水中取出后，不容易立即确定吸水量，甩干后几分到十几分钟后水量才接近平稳。本发明者的APIMS器件的实验证实这种平衡水量大约在0.8-1×1015分子/cm3范围内。还发现，该量随清洗过的晶片所处的环境温度和湿度而改变，但几乎与有助于疏水性或亲水性的清洗方法无关。
还清楚了吸附在Si表面上的水量确实是取决于清洗处理后样品处于静止状态的持续时间，而且很大程度上取决于清洗方法。裸晶片浸入疏水性清洗液HF(1.5％的氢氟酸水溶液)后，用纯水彻底漂洗，甩干，并处于静止状态约60分钟，然后测试APLMS吸附的的水量，例如，发现吸水量约为6×1013/cm2。用SC-2(HCl∶H2O2＝H2O为1∶1∶5的混合液)，一种亲水性清洗液清洗同样的样品，用纯水彻底漂洗，甩干，保持静止状态60分钟，测试APIMS吸附的水量，发现吸水量约为3×1014/cm2。可以推测，甩于后立即测试，吸水量的差异会更大。
用清洗晶片Si表面侧的疏水和亲水方法可以有效地控制晶片表面的吸水量，所以可以重复性很好地实现两者间的显著差异。尽管用如使清洗过的晶片处于静止状态预定时间或在真空中人工干燥清洗过的晶征等其它方法，也可以实现这种控制，但因为这些方法全都依赖于进行粘贴的环境，所以并不能进行很好地控制。而且，对晶片SiO2表面侧，因为控制区域狭窄，所以很难控制。
根据上述的研究结果，可以推断，在不致于导致被认为是由过量吸附的水造成的毫米大小的空洞在晶片周边产生的情况下，进行粘贴的条件是(1)粘贴应在Si与SiO2结合处进行，(2)至少Si侧应该接受过疏水清洗处理。
本发明者还研究了只用清洗法可以控制的Si表面吸水量的程度。首先是关于可用SC-1(NH4OH∶H2O2∶H2O)、H2SO4∶H2O2、HNO3等加SC-2作亲水性清洗，发现在吸附情况下，在最后用纯水漂洗清洗过的样品后残留的这些液体量变得几乎相等。然后是关于疏水性清洗，发现甚至在用各种浓度的HF时或用BHF(缓冲氢氟酸)溶液代替HF时，在吸附情况下，残留的液体量也变得几乎相同，这种结果表明，很难获得疏水处理所获值和亲水处理所获值之间的中间值。
对于在粘贴Si和SiO2基片时，用来清洗的各种方法与直径在几μm-几百μm(以下称为“微空洞”)的周边空洞或空洞间的关系也作了研究。对两基片作亲水处理，然后粘贴，在800℃-1000℃热处理，并用红外摄像机透射观察，发现沿晶片外用边部分不可避免地出现了直径在1mm到几mm的空洞500，如图5所示。相反，对两基片作疏水清洗，然后将它们互相压紧，尽力粘贴，如果任何一片基片受到应力的作用，那么有时便不会完美地粘贴。这种失败可以用假设因为表面上缺水范德瓦尔力不够大而作合乎逻辑地解释。如果晶片上的应力很小，晶片表面光滑，便能将它们粘贴在一起。800-900℃热处理后，把一侧上的晶片变成厚度小的一层，会显著减少周边空洞。但这种情况下，会出现密度大概是亲水处理的样品的几倍到十几倍的微空洞。这个问题也可以用假设范德瓦尔力不够大来作解释。范德瓦尔力不够大时，两基片间界面处的微隙经受住了所有消除它们的作用，因而，热处理过的晶片必然形成不完全界面。可以推断，所进行的将晶片变成厚度小的一层的抛光作用到粘贴基片间的界面，这种作用力随抛光面接近界面而成正比地逐渐增大，因而发生的变形集中在不完全点，从而产生了微空洞。
综合上述测试的结果，可以得出以下结论：(1)关于Si表面的吸水量，不容易获得疏水处理和亲水处理间的中间值。(2)关于Si表面，进行疏水清洗，并与SiO2表面粘贴时，产生的空洞数显然比亲水性清洗的Si表面的少得多。(3)疏水性清洗两基片，并粘贴，两基片以范德瓦尔力吸附，比起作亲水性清洗的基片，更易产生微空洞。
更进一步的研究发现，升高热处理的温度，可以消除粘贴基片界面处的微隙。对这种现象可以假定在SiO2变软的同时，缝隙中俘获的空气开始扩散而得以消除的这种合乎逻辑的解释。还发现，这种现象发生的温度大约在900℃。如果这种情况下用的是经过亲水性处理的两基片，则因为微隙中过量的水以高压气的形式聚集，反而会使微空洞变大。准确地说，示于图5的沿粘贴晶片外周部分的空洞500正是这种扩大的产物。可以推测，因为晶片外围部分粗糙度稍大于中心部分，且因为过量的水气没完全通过界面扩散到外部，所以出现这些空洞。另外，同样粘贴两SiO2基片时，会出现同样的结果，除非控制过量吸附的水。
根据上述的研究结果，显然，在不仅不引发毫米大小的空洞，而且不引发微空洞的情况下，成功地粘贴两基片的条件是：(1)粘贴应发生在Si与SiO2结合处，(2)至少Si侧应经过疏水性清洗，(3)然后应在不低于900℃温度下热处理粘贴的基片。
更具体地，在粘贴Si与SiO2基片并在低温(400-800℃)退火时，经过疏水性清洗的样品中的微空洞密度高于亲水性清洗过的样品。两组样品中，随着热处理温度的升高，微空洞密度减小。在温度为1000-1100℃的退火条件下，亲水性清洗和疏水性清洗的样品间几乎不再存在差异。
但关于周边空洞，疏水性清洗的样品甚至在高温下也不产生周边空洞，而亲水性清洗的样品在从低温到高温范围内产生周边空洞。另外，周边空洞不像微空洞，高温热处理不会使其密度发生显著变化(只是空洞直径稍有变化)。
在半导体基片上形成器件时，如何在靠近基片周边部分高成品率地由基片制造器件是影响生产成本的重要因素。然而，粘贴法构成的SOI基片有一个问题，Si膜易使周边部分剥落。产生该问题的一个原因是，由于晶片周边粗糙，和周边俘获了水(蒸汽)而导致发生周边空洞。周边空洞一般发生在离周边部分5mm外的地方，尽管该距离受退火条件及晶片粗糙大小等的影响。因此具有周边空洞的区域无法形成器件。折衷的办法是主张在用薄膜来形成器件前，通过光刻腐薄膜本身的周边空洞区从而完全去掉该区。
有时不管周边空洞发生与否，周边部分5mm内皆无法形成器件。
在通过抛光把晶片变成薄膜，例如称作“薄膜下陷”过程中，周边部分的薄膜变得极薄，因为周边部分的抛光速率比中心部分大，所以这是不可避免的。尽管该问题较大程度上是由于所用抛光设备的性能引起的，但这个问题不容易得到较好地解决。设置于抛光设备上的晶片往往自转地同时进行公转，这样进行抛光。在这个过程中，晶片产生的相对于抛光盘的滑动速度在晶片中心部分和周边部分是不同的。除晶片的转动运动外，晶片相对于抛光盘的滑动速度靠近中心的部分小于外围部分。滑动速度的差异不仅使滑动量不同，而且使产生的热量也不同。这样产生的热量又导致了抛光速率的不同，及抛光厚度分布(膜下陷)的不均匀。
外围2mm内Si保持完好和使外围部分保持完好的Si在制造器件时比起中心部分来特性优异的粘贴SOI晶片是不容易制造的。
要得到外围最大2mm的紧密粘贴的SOI薄膜，必须解决上述问题。首先，粘贴必须不发生周边空洞。至少对Si基片进行疏水性清洗处理，再粘贴Si和SiO2基片，然后在不低于900℃的温度下热处理，便可以满足该条件。第二，在制造SOI晶片的最后阶段必须进行有高选择率的选择腐蚀或局部等离子腐蚀来代替抛光工艺。结合这些工艺，便可以制造出其中有外围最大为2mm的可形成器件的较完美Si膜的SOI晶片。
在氧化气氛中对粘贴的两基片进行热处理，紧密接合部分可扩展到外围部分，所以可以制造出其中有外周最大为1mm或甚至小于1mm的较完美Si膜的SOI晶片。热处理后进行氧化与热处理时用氧化气氛可以达到同样的效果。
根据本发明，粘贴疏水性Si基片与SiO2表面，可以抑制特别是在晶片大部分外周部分中易产生的气泡(空洞)，可增大最外周部分制作器件的有效区，并可增加由该区制造的器件数，及提高生产的产量。
图1A、1B、1C和1D是展示本发明一个实施例的形成粘贴SOI基片及其第一和第二工件的方法的模拟剖面图。
图2A、2B、2C、2D和2E是展示本发明另一实施例的形成粘贴SOI基片及其第一和第二工件的方法的模拟剖面图。
图3A、3B、3C和3D是展示本发明每一实施例的形成粘贴SOI基片及其第一和第二工件的方法的模拟剖面图。
图4A和4B是展示用于本发明的制造粘贴SOI基片的方法的设备结构的剖面图。
图5是晶片外围局部存在的空洞的图像，这种空洞常产生于常规粘贴基片中。
下面将结合图1A至1D、图2A至2E、图3A至3D和图4A、4B描述本发明形成SOI基片的方法。
[图1A]首先，制备有SiO2表面的第一Si基片101(图中，102表示SiO2层)和具有Si表面的第二Si基片110。对于第一Si基片101的最简单体系，例如可以是有氧化表面的Si基片。另一可能的体系可以是在其表面上有用CVD法淀积的SiO2的Si基片，或是没有Si基片但有Si层于其中的多层结构。作为这种体系的具体实例，例如，使Si基片的表面或全部多孔化，再在Si基片的多孔结构上外延生长Si单晶薄膜，然后氧化Si单晶薄膜的表面，这样得到的一种体系。关于该体系的其它具体实例，例如，在兰宝石基片上外延生长单晶薄膜，再氧化薄膜的表面，这样得到的一种基片，以及氧化异质外延基片的表面或在基片表面上CVD叠加SiO2得到的一种基片。
第二Si基片110可以看作是没有SiO2表面但有Si表面的第一Si基片。
[图1B]  然后，使第二Si基片110的Si表面具有疏水性。使Si表面疏水的最一般方法有将表面浸入氢氟酸型清洗液中。此时，有SiO2表面的第一Si基片101既可以作疏水性处理也可以作亲水性处理。忽视处理类型的原因是，将SiO2表面浸在已指出的溶液中的处理使SiO2表面的吸水量实际上没有差别。
然后，粘贴两基片的表面，并在不低于900℃的温度下热处理粘贴的基片。尽管热处理的时间是任选的，但在接近900℃的温度下为几小时，在1200℃温度下为几分钟到几十分钟。
[图1C]从相对两侧的任一侧减薄所得的接合为一体的基片，最后产生一种SiO2上保留有Si层103的结构(图1C表示的是减薄第一基片101的情况)。Si层的厚度是任选的。可用来减薄整体基片的方法一般分为抛光法和腐蚀法。在研磨掉较大部分硅后，用这些方法中的任一种可以有效地进行减薄。图1D表示的是减薄第二Si基片110，从而保留Si层111的情况。
抛光法和腐蚀法各有其利弊。对于制造极薄SOI层，可利用选择腐蚀技术。腐蚀法可以容易地控制膜厚，可认为它稍稍优于抛光法。作为选择法的一种方案，下面将结合图2A至2E和图3A至3D描述利用多孔硅形成SOI基片的方法。
[图2A]首先，阳极成形单晶硅基片201，形成多孔Si层202。这种情况下，基片任何一侧表面层形成的多孔结构厚度可在几μm至几十μm。必要时，可对基片整个体积进行阳极成形。形成多孔Si层的方法将结合图4A和4B进行说明。首先，准备P型单晶Si基片401作基片。不可以用N型单晶Si基片。如果用N型单晶Si基片，则电阻率会被限制在很低的值或易受能促使表面上产生小孔的辐照的作用。基片401置于如图4A所示结构的设备中。具体地说，基片的一侧与氢氟酸型溶液404接触，负极406置于溶液一侧上，正金属电极405与基片401相反的一侧接触。如图4B所示，正电极侧405’通过介质溶液404’具有电势。在上述任何一种设置中，多孔结构从与氢氟酸型溶液接触的负极侧开始形成。一般用浓氢氟酸(49％HF)作氢氟酸型溶液404。在用纯水逐渐稀释浓氢氟酸时，尽管取决于所要通过的电流的大小，但稀释到一定浓度的酸会诱发有害的腐蚀作用。在阳极成形期间，基片401表面必然会发射气泡。为了有效地去除气泡，可加入醇作表面活性剂。所用的有效的醇的实例有甲醇、乙醇、丙醇及丁醇。也可以在阳极成形工艺过程中用搅拌器搅拌溶液，代替表面活性剂。负极406是如金(Au)或铂(Pt)等在氢氟酸溶液中不会被腐蚀的材料制成的。正电极405可以是一般用作阳极的任何金属材料制成的。因为在对基片401整体进行阳极成形时，氢氟酸溶液404会到达正极405，所以正电极405表面上最好涂有耐氢氟酸溶液的金属膜。进行阳极成形所用电流的大小最大为几百mA/cm2，最小为除零以外的任何值。电流的大小要设在能在多孔Si层表面上进行完美外延生长的范围内。通常，随着电流加大，阳极成形的速度加快，而多孔Si层的密度减小。孔所占体积相应增大。该体积可改变外延生长的条件。
[图2B]在如上所述形成的多孔层202上，外延生长非多孔单晶Si层203。外延生长可以用一般常用的热CVD法、减压CVD法，等离子CVD、分子束外延及溅射法等。合适的外延生长膜厚度等于有源层的设计厚度。
[图2C]氧化由上述方法所得基片的外延层203表面(参考数字204表示SiO2膜)，便可制成第一Si基片。分开制备的Si基片210构成第二Si基片。
第一Si基片201的SiO2膜厚度可以任选，并且只需等于设计的隐埋SiO2层厚度。
[图2D]清洗上述的第一基片201和指定用作支撑基片的第一基片210，然后把它们粘贴在一起。清洗的方法只要与以后清洗半导体基片(例如氧化步骤前)的作了必要改变的标准工艺过程相适应即可。最后的清洗步骤必须用使Si表面有疏水性的清洗液。这种清洗液是氢氟酸型溶液。另外，并不一定总是需要用氢氟酸型溶液对有SiO2表面的第一基片进行最后的清洗。
然后，热处理如上所述粘贴所得到的整体基片。该热处理的温度最好尽可能地高。但如果过高，多孔层202会使结构发生变化或基本所含杂质会扩散到外延层中。所以，应选择热处理的温度和时间，以便预防这种所不希望的现象发生。具体地说，合适的温度范围为900-1100℃。
[图2E]随后，选择地去掉Si基片部分201和多孔部分202，留下第一基片的外延生长层203。首先，用表面研磨机研磨Si基片部分201，或用例如氢氧化钾或氨水等碱溶液，或者用如TMAH等有机碱溶液去掉Si基片部分201。在不低于80℃的热溶液中进行腐蚀，可作有效地去除。露出多孔部分202后立即终止抛光或腐蚀。用氢氟酸/过氧化氢水溶液的混合液或碱溶液选择地腐蚀露出的多孔部分202。适当地控制腐蚀液的浓度，便可以使多孔Si层和单晶Si层间的选择率增加至100,000∶1这个大概的最大值。关于液体的浓度，氢氟酸型溶液中氢氟酸的浓度大约在百分之几到几ppm范围内，最好为0.1％-10ppm。关于碱的实例，例如可以是氨，TMAH(氢氧化四甲铵)和1，2-乙二胺。碱腐蚀所用溶液浓度最好与氢氟酸型溶液的浓度相同。为了使腐蚀液有效渗透到多孔层的孔中，促进腐蚀作用，并保证腐蚀的均匀性，最好是用超声清洗装置。
图3A至3D示出了用多孔Si层进行选择性腐蚀的另一模式。图3A表示的是具有形成于Si基片310上的氧化膜304的本发明第一基片。图3B表示的是本发明的第二Si基片，它是在已说明过的图2B步骤所获得的Si基片，其中在Si基片301上有多孔Si层302和非多孔Si层303。非多孔硅层303是在多孔Si层302上外延生长形成的。按图2A至2E所述模式，外延生长基片是第一Si基片，而该Si基片是第二Si基片。在图3A至3D模式中，它们刚好相反。
然后用氢氟酸型溶液清洗第二Si基片，使将用于粘贴的Si表面具有疏水性。然后，如图3C所示，把第一Si基片310的SiO2表面304和第二Si基片301的Si表面303粘贴在一起，从而获得如图3D所示的SOI基片，这种基片是采用与结合图2A至2E所说明的相同的工艺过程获得的。
下面说明本发明的工件的实例。
实例1
下面结合图1A至1D说明本发明的第一实例。
[图1A]准备两片625μm厚的5英寸p型单晶Si基片(10Ωm-20Ωm)。氧化两基片中一片的表面0.5μm厚(图中氧化膜102)。氧化的一片用作第一Si基片101，没氧化的另一片作第二Si基片。
[图1B]用NH4OH∶H2O2∶H2O溶液清洗两基片101和110，接着用纯水漂洗，然后用HF∶H2O溶液(1.5％)清洗，再漂洗，甩干，最后粘贴在一起。在1050℃热处理粘贴的基片两小时。
[图1C]用表面研磨机研磨基片101，从第一Si基片101侧到615μm深。然后用胶质硅面磨料研磨至镜面光洁度，直到氧化硅膜102上留下2μm厚的Si膜101，从而得到SOI晶片。
不可避免地出现在该SOI晶片中的微空洞的直径大约在0.5μm-10μm范围内，密度大概为0.1个/cm2。同时制造的比较样品，粘贴前的清洗在用NH4OH∶H2O2∶H2O溶液的步骤便中断(使得Si表面具有亲水性)，该样品微空洞数与工件样品相等，但有直径为几mm的大空洞连续地形成于图5所示的图边部分的环形图形区内。
实例2：
下面结合图1A至1D说明本发明的第二工件实例。
[图1A]准备两片厚625μm的5英寸P型单晶Si基片(10Ωm-20Ωm)。氧化两基片之一的表面0.5μm厚(图中氧化膜102)。用氧化的一片作第一Si基片101，未氧化的另一片作第二Si基片110。
[图1B]用NH4OH∶H2O2∶H2O溶液清洗两基片101和110，再用纯水漂洗，然后用HF∶H2O溶液(1.5％)清洗，再漂洗，甩干，并将它们粘贴在一起。在1200℃热处理粘贴的基片10分钟。
[图1D]用表面研磨机从第二Si基片侧研磨基片110至615μm深。然后用胶质硅石磨料研磨至镜面光洁度，直到氧化硅膜102上留下的Si膜101厚为2μm，从而获得SOI晶片。
这种SOI晶片中不可必避免地产生的微空洞的直径大约在0.5μm-3μm范围内，密度大约为0.1个/cm2。同时制造的比较样品粘贴前的清洗在用NH4OH∶H2O2∶H2O溶液步骤便中断(使得Si表面为亲水性)，该晶片的微空洞与工件实例样品相同，并且虽然与例1的比较样品相比空洞的直径平均减小了几百μm，但同样在环形区内仍有空洞。
实例3
[图2A]准备厚为625μm的一片5英寸P型单晶Si基片201(0.01Ωm-0.02Ωm)，将之置于图4A所示装置中，进行阳极成形，使Si基片201的Si表面转变为20μm厚的多孔Si层202。阳极成形用49％的HF溶液作溶液404，电流密度设定为1mA/cm2。以大约1μm/分钟的速率形成多孔结构，所以在大约20分钟后获得20μm厚的多孔层。
[图2B]用CVD法在上述多孔Si层202上处延生长0.25μm厚的单晶Si层203。用于淀积该层的条件如下：
所用气体：    SiH4/H2
气体流量：    0.62/140(l/min)
温度：        850℃
压力：        80乇
生长速率：    0.12μm/min
[图2C]在900℃水蒸汽气氛中热处理用上述方法制备的基片201，从而获得0.1μm厚的氧化膜204。
[图2D]上述形成了氧化表面的基片作第一Si基片，上面制备的5英寸P型Si基片(10Ωm-20Ωm)用作第二Si基片。用酸和氨系溶液清洗两基片，最后用稀释的氢氟酸溶液(1.5％)清洗，再用纯水漂洗，甩干，并在它们的相反表面进行粘贴。在1100℃热处理粘贴的基片。
[图2E]热处理后，用表面的研磨机研磨掉第一基片侧上的Si基片部分201约600μm厚。露出多孔Si层202后，基片浸入选择性腐蚀液中，并用超声波作用于其上，直到多孔部分202全部选择腐蚀掉为止。选择性腐蚀液的构成、相对于单晶Si层的腐蚀速度及相对SiO2的腐蚀速度如下所述：
选择性腐蚀液：    TMAH水溶液(24ppm)
Si腐蚀速度：     5A/min
SiO2腐蚀速度：  不大于1/min
结果，制成在0.1μm厚的SiO2层上有约0.2μm厚的单晶Si膜的SOI基片，不可避免地发生于制成的SOI晶片中的微空洞的直径大约为0.5μm-3μm，密度不大于0.5个/cm2。SOI膜的厚度分布令人极满意，为0.2μm±1.5％。
同时制备的比较样品，粘贴前的清洗在NH4OH∶H2O2∶H2O步骤便中断，(使Si表面为亲水性)，该样品的微空洞与例1的比较样品相同，并且与例1的比较例相同在环形区内仍有直径为几mm的空洞。
实例4
下面结合图3A至3D说明本发明的第四实例。
首先，准备635μm厚的5英寸P型单晶Si基片一片(0.01Ωcm-0.02Ωcm)301，将之置于图4A所示装置中，进行阳极成形，使Si基片301表面转变成20μm厚的多孔Si层302。阳极成形用49％的HF溶液作溶液404，电流密度设定为0.8mA/cm2。以约0.8μm/分钟的速率形成多孔结构，所以在约25分钟后获得20μm厚的多孔层。
[图3B]用CVD法，在上述多孔Si层302上外延生长单晶Si层303，用于淀积该层的条件如下。
所用气体：    SiH2Cl2/H2
气体流量：    0.45/200(l/min)
温度：        950℃
压力：        760乇
生长速率：    0.25μm/min
[图3A]用上述方法制造的基片301作第二Si基片(其上未形成氧化膜)。将该第二Si基片和分开制备的P型Si基片(10Ωcm-20Ωcm)310在1050℃水蒸汽气氛中氧化1.5μm的厚度。
[图3C]用酸和氨系溶液清洗两基片，最后用稀释的氢氟酸溶液(1.5％)清洗，再用纯水漂洗，甩干，并在它们的相反表面上把它们粘贴在一起。1100℃热处理粘贴的基片两小时。
[图3D]热处理后，用表面研磨机研磨掉第二基片上的Si基片部分301约600μm厚。露出多孔硅层302后，把基片浸入选择性腐蚀液，并用超声波作用于其上，直到多孔部分302全部选择腐蚀掉为止。选择性腐蚀液的构成、相对于单晶Si层的腐蚀速度及相对于SiO2的腐蚀速度如下：
选择腐蚀液：0.005％的氢氟酸水溶液
Si腐蚀速度：3/min
SiO2腐蚀速度：2/min
结果，制成了在1.5μm厚的SiO2层上有约1.5μm厚的单晶Si膜的SOI基片。不可避免地产生于制成的SOI晶片中的微空洞的直径大约为0.5μm-3μm，密度大约为0.3个/cm2。
同时制备的比较样品，粘贴前的清洗在用NH4OH∶H2O2∶H2O的步骤便已中断(使得Si表面为亲水性)，该样品的微空洞数与例1的比较样品相同，并且与该比较例相同，环形区内仍有直径为几mm的空洞。

Claims (21)

1.一种制造SOI基片的方法，包括粘贴具有氧化硅表面(102，204，304)的第一基片(101，201，310)和具有Si表面的第二基片(110，210，301)的步骤，以及在所述粘贴步骤之前的疏水处理步骤，其特征在于，所述粘贴步骤包括清洗所述第二基片的Si表面，以便在所述第一基片和第二基片粘贴在一起之前，使第二基片的Si表面具有疏水性；将所述第一基片和第二基片粘贴在一起并使第一基片的氧化硅表面与第二基片的Si表面接触；和在不低于900℃的温度下热处理上述粘贴在一起的基片以使它们接合起来。
2.根据权利要求1的方法，其中所述第二基片包括硅基片(110，210)。
3.根据权利要求2的方法，其中所述第一基片包括在其一个表面上形成有氧化硅层(102)的硅基片(101)。
4.根据权利要求3的方法，其中在所述粘贴步骤以后，将所述第一基片的硅基片减薄为薄层，由此使所述第一基片(101)变为薄层(103)。
5.根据权利要求3的方法，其中在所述粘贴步骤以后，将所述第二基片的硅基片减薄为薄层，使所述第二基片(110)变为薄层(111)。
6.根据权利要求4或5的方法，其中使所述基片变为薄层的步骤是通过抛光进行的。
7.根据权利要求4或5的方法，其中使所述基片变为薄层的步骤是通过腐蚀进行的。
8.根据权利要求1的方法，其中所述第一基片包括顺序层叠在硅基片(201)上的多孔硅层(202)，单晶硅层(203)和氧化硅层(204)。
9.根据权利要求8的方法，其中所述第二基片包括另一个硅基片(210)。
10.根据权利要求8或9的方法，其中在粘贴步骤以后，除去所述的硅基片(201)和所述的多孔硅层(202)，但保留所述的单晶硅层(203)。
11.根据权利要求10的方法，其中通过研磨来除去所述的硅基片(201)。
12.根据权利要求10的方法，其中通过用碱性溶液腐蚀来除去所述的硅基片(201)。
13.根据权利要求10的方法，其中通过用含氢氟酸溶液或用碱性溶液腐蚀来除去所述的多孔硅层(202)。
14.根据权利要求1的方法，其中所述第一基片包括在其一个表面上形成有氧化硅层(304)的硅基片(310)。
15.根据权利要求14的方法，其中所述第二基片包括顺序层叠在另一硅基片(301)上的多孔硅层(302)和单晶硅层(303)。
16.根据权利要求15的方法，其中在所述粘贴步骤以后，除去所述另一硅基片(301)和所述多孔硅层(302)，但保留所述单晶硅层(303)。
17.根据权利要求1的方法，其中通过用含氢氟酸的溶液清洗使所述第二基片的硅表面具有疏水性。
18.根据权利要求17的方法，其中所述溶液中氢氟酸浓度为1.5％。
19.根据权利要求1的方法，其中在清洗步骤以后，所述第二基片的所述硅表面的水分含量不超过6×1013分子/cm2。
20.根据权利要求1的方法，其中所述的热处理在900℃至1100℃的温度下进行。
21.根据权利要求1的方法制得的SOI基片。
CN97111685A 1996-04-08 1997-04-08 用粘贴法制造soi基片的方法及soi基片 Expired - Fee Related CN1099699C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP085187/96 1996-04-08
JP085187/1996 1996-04-08
JP8518796 1996-04-08
JP9079783A JPH09331049A (ja) 1996-04-08 1997-03-31 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JP079783/97 1997-03-31
JP079783/1997 1997-03-31

Publications (2)

Publication Number Publication Date
CN1166049A CN1166049A (zh) 1997-11-26
CN1099699C true CN1099699C (zh) 2003-01-22

Family

ID=26420778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111685A Expired - Fee Related CN1099699C (zh) 1996-04-08 1997-04-08 用粘贴法制造soi基片的方法及soi基片

Country Status (8)

Country Link
US (1) US6156624A (zh)
EP (1) EP0801420A3 (zh)
JP (1) JPH09331049A (zh)
KR (1) KR100235398B1 (zh)
CN (1) CN1099699C (zh)
CA (1) CA2202003C (zh)
SG (2) SG80064A1 (zh)
TW (1) TW337042B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20050226993A1 (en) * 2000-10-03 2005-10-13 Nawrocki Jesse G Medical devices having durable and lubricious polymeric coating
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2005347302A (ja) 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) * 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US7422447B2 (en) * 2004-08-19 2008-09-09 Fci Americas Technology, Inc. Electrical connector with stepped housing
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
US7371662B2 (en) * 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
WO2009142929A1 (en) * 2008-05-23 2009-11-26 Fujifilm Corporation Method and apparatus for substrate bonding
JP5796936B2 (ja) * 2010-06-01 2015-10-21 キヤノン株式会社 多孔質ガラスの製造方法
CN103400890A (zh) * 2013-07-08 2013-11-20 浙江晶科能源有限公司 一种晶硅太阳电池pecvd色差片去膜重镀的返工工艺
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10707302B2 (en) * 2016-11-25 2020-07-07 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device manufacturing method and semiconductor device
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232870A (en) * 1990-09-10 1993-08-03 Shin-Etsu Handotai Co., Ltd. Method for production of bonded wafer
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
EP0663688A2 (en) * 1993-12-28 1995-07-19 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931990A (ja) * 1982-08-17 1984-02-21 Canon Inc 画像形成装置
JPS5987481A (ja) * 1982-11-11 1984-05-21 Konishiroku Photo Ind Co Ltd 中間転写体のクリ−ニング装置
JPH0387895A (ja) * 1989-08-31 1991-04-12 Canon Inc 転写型記録装置
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JPH03171188A (ja) * 1989-11-30 1991-07-24 Kanai Hiroyuki クリーニングシート
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
JP3028509B2 (ja) * 1990-09-25 2000-04-04 株式会社リコー 転写装置
JP2996717B2 (ja) * 1990-11-18 2000-01-11 株式会社リコー 転写紙保持回転体のクリーニング装置
JPH04190385A (ja) * 1990-11-26 1992-07-08 Fujitsu Ltd 電子写真記録装置用クリーニングブラシ
JP2567520B2 (ja) * 1990-11-30 1996-12-25 三田工業株式会社 画像形成装置
JPH04234066A (ja) * 1990-12-28 1992-08-21 Canon Inc 画像形成装置
JPH0521765A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP2988551B2 (ja) * 1992-01-14 1999-12-13 キヤノン株式会社 画像形成装置
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH05217822A (ja) * 1992-02-07 1993-08-27 Fujitsu Ltd シリコンオンインシュレータ基板の製造方法
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
EP0588280B1 (en) * 1992-09-14 1998-01-14 Canon Kabushiki Kaisha Electrophotographic apparatus cleaning member and electrophotographic apparatus using the cleaning member
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6004406A (en) * 1994-06-16 1999-12-21 Nec Corporation Silicon on insulating substrate
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232870A (en) * 1990-09-10 1993-08-03 Shin-Etsu Handotai Co., Ltd. Method for production of bonded wafer
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
EP0663688A2 (en) * 1993-12-28 1995-07-19 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same

Also Published As

Publication number Publication date
KR100235398B1 (ko) 1999-12-15
SG80064A1 (en) 2001-04-17
TW337042B (en) 1998-07-21
JPH09331049A (ja) 1997-12-22
EP0801420A2 (en) 1997-10-15
CA2202003A1 (en) 1997-10-08
EP0801420A3 (en) 1998-05-20
SG54491A1 (en) 1998-11-16
US6156624A (en) 2000-12-05
CA2202003C (en) 2001-02-20
CN1166049A (zh) 1997-11-26

Similar Documents

Publication Publication Date Title
CN1099699C (zh) 用粘贴法制造soi基片的方法及soi基片
CN1058354C (zh) 半导体部件的制造方法
CN1127122C (zh) 衬底的处理方法
KR100306054B1 (ko) 웨이퍼처리장치,웨이퍼처리방법및반도체기체의제조방법
AU722096B2 (en) Wafer processing apparatus, wafer processing method, and Soi wafer fabrication method
KR100385255B1 (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및 접합기판의 제작방법
US20040241958A1 (en) Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
JP2000349264A (ja) 半導体ウエハの製造方法、使用方法および利用方法
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
JPH05217992A (ja) 半導体基板及びその作製方法
CN1280383A (zh) 生产半导体部件的方法,生产太阳能电池的方法和阳极化处理设备
CN1894795A (zh) 贴合半导体衬底及其制造方法
CN1860590A (zh) 室温共价粘结的方法
JPH10275798A (ja) 陽極化成装置及びそれに関連する装置及び方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20110052456A (ko) 웨이퍼 접합 방법
KR100827907B1 (ko) 실리콘 기판의 세정방법
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
KR20080075508A (ko) 반도체 웨이퍼의 평면연삭방법 및 제조방법
JP4700652B2 (ja) 層構造の製造方法
JPH10242103A (ja) ウェハ処理装置
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
JP3831877B2 (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030122