TW317645B - - Google Patents

Download PDF

Info

Publication number
TW317645B
TW317645B TW085108482A TW85108482A TW317645B TW 317645 B TW317645 B TW 317645B TW 085108482 A TW085108482 A TW 085108482A TW 85108482 A TW85108482 A TW 85108482A TW 317645 B TW317645 B TW 317645B
Authority
TW
Taiwan
Prior art keywords
substrate
porous
layer
silicon
manufacturing
Prior art date
Application number
TW085108482A
Other languages
English (en)
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW317645B publication Critical patent/TW317645B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/0203Making porous regions on the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Sensors (AREA)

Description

A7 B7 經濟部中央橾準局βζ工消費合作杜印製 317645 五、發明説明(1 ) 發明背景 發明領域 本發明係關於用以製造S 0 I基底之方法,該S 0 I 基底具有良好的單晶層,如同在一絕緣材料上之一單晶晶 片,且在製造上具有均勻性和可控制性· 相關背景技藝 在一絕緣材料上形成單晶半導髖層之技術已知爲一矽 在絕緣饅上之技術(SOI) ·由於以一般的塊矽基底用 於矽積體電路無法達成許多的優黏*因此,對於S 0 I技 術之研究日益增加· 最近揭示之S 0 I之例爲所諝的'^叠層S 0 I # ·叠 層S 0 I藉由兩晶片的接觸鍵合具有絕緣膜之相關鏡拋光 面在至少一面上,熱處理以強化介面鍵合*和拋光或蝕刻 一晶片以在絕緣膜上留下所需厚度(一活性層)之矽單晶 薄膜。在叠層S 01形成之技術中,最重要的步驊爲矽基 底之拋光或蝕刻成薄膜•其中具有數百微米厚度之矽基底 均勻的拋光或蝕刻至厚度爲數微米或小於一微米·但是, 此種方法在控制和均勻度上極爲困難· 薄矽膜形成之方法分成兩種型式•其一爲薄膜只由拋 光形成(BPS0I :鍵結和拋光SOI) *另一種方式 爲蝕刻阻止層立即的提供在欲留下之薄膜上,且蝕刻以兩 步驟進行,包含基底之蝕刻和蝕刻阻止層之蝕刻( BES0I:鍵結和蝕回SOI) · 各纸乐尺度適用中國國家橾率(CNS ) A4規格(210X297公釐) --J--------fiItp--Je--裝------訂 IHI —--線---------Λ—---I__;— 1再Γ 、 4 317645 A7 B7 經濟部中央標準局貝工消费合作社印裝 五、發明説明(2 ) 在B P S Ο I方法中,由於拋光操作藉由參考抛光機 器之機座之面(其中設置有欲拋光之樣本)而進行,欲留 下之矽膜之厚度無法迅速的控制,且支持基底晶片本身之 厚度分佈會影響活性餍之厚度分佈。通常薄膜S 0 I之活 性層之厚度必需控制在數十埃內。但是,基底本身無法實 際的控制以使其厚度在此種範圍內,且因此,BP SO I 方法無法迅速的控制活性層·之厚度· 另一方面,在多數之BESO I方法中,活性矽層以 磊晶成長形成在先前形成之蝕刻阻止厝上•因此,此時, B E S 0 I方法可視爲非常有益於達成膜厚度之均勻性· 但是,蝕刻阻止層通常含有高濃度之雜質,且在許多例中 ,蝕刻之選擇率決定於雜質之澳度•此亦即,在叠層後* 在退火等熱處理中之雜質之擴散可改變蝕刻特性•一般而 言,蝕刻率或蝕刻選擇性之改變決定於數十或最高數百比 例之雜質澳度,其必窬引起過度之蝕刻或活性屠之厚度分 佈· 在本發明之發明人所掲示之方法中,活性層之均匀厚 度如同在B E S 0 I中者*且蝕回之選擇性比習知之 BE SO I高出數位之因數•在所揭示之方法中,矽基底 之表面以陽極化而形成多孔,而後活性矽層磊晶成長在其 上,和形成矽層以叠層轉換至另一基底以準備S 0 I基底 (曰本專利公開申請案No.5—21338)·和非多 孔單晶矽比較,此方法以蝕刻劑而可得多孔矽之極高蝕刻 率*並可以低成本製造良好的S 0 I基底· 本纸張尺度適用中國國家橾準(CNS > A4規格(210X297公釐) 請先閱讀背面之注意事項再iwF本頁) •ί! •裝 訂 A7 B7 五、發明説明(3 ) 可應用至前述方法之蝕刻劑亦由本發明之發明人所揭 示(日本專利公開申請案No. 6 — 342784)。依 照本發明之發明人之研究結果,使用例如氫氟酸和過氧化 氫之混合物之氫氟酸型蝕刻劑可獲得多孔矽之高蝕刻選擇 性· 但是,近期的報告掲示氫氟酸型蝕刻劑亦會蝕刻在活 性層中之結晶缺陷(I E E.E國.際S 0 I會議文集, 1944,第111頁)·由本發明之發明人之研究結果 ,蝕刻劑之作用會在活性層中形成針孔,會經由針孔而腐 蝕下屉氧化膜,或形成空洞在介於基底間之*層介面中· 發明概要 本發明之目的乃在提供一種製造S 0 I基底之方法, 其使用選擇性蝕刻多.孔層之技術,其中在多孔層之蝕刻中 ,由結晶缺陷所引起之空洞形成可受到減輕至一極低的位 準。 本發明之另一目的乃在提供一種製造半導«基底之方 法*其中在叠層介面中之空涧和在非多孔單晶矽中之缺陷 之數目減少至一極低的程度* 本發明之製造半導體基底之方法,包含:提供以矽製 成之第一基底,其具有使基底矽多孔而形成之一多孔矽層 和一非多孔單晶矽層磊晶成長在多孔矽靥上:叠層第一基 底在第二基底上,以使第一和第二基底之叠層面之至少之 —具有一氧化矽餍•和非多孔單晶矽屉插入叠層基底間; 本纸ft尺度逋用中國國家檬準(CNS ) A4規格(210X297公釐)_ (請先 閱讀背面之注$項存本霣 •裝_ 訂 經濟部中央揉準局只工消費合作社印«. 經濟部中央樣準扃貝工消费合作社印装 3l7645 at B7 五、發明説明(4 ) 和以蝕刻移去多孔矽層,其中多孔矽層以蝕刻劑蝕刻移除 *該蝕刻劑分別以不超過毎分鐘1 0埃之蝕刻率蝕刻非多 孔單晶矽層和氧化矽層* 本發明之前述構造可解決習知之問題,並使S 0 I基 底之製造具有極髙之品質· 圓式簡要說明 .. 圖1 A— 1 E概略的顯示本發明之方法之例· 圖2 A — 2 G概略的顯示本發明之方法之另一例* 圖3 A — 3 G概略的顯示本發明之方法之另一例· 圓4 A — 4 E概略的顯示本發明之方法之另一例· 圖5 A — 5 Η概略的顯示本發明之方法之另一例* 圖6Α — 6 F概略的顯示本發明之方法之另一例· 圖7Α- 7 Ε概略的顯示本發明之方法之另一例· 圓8 Α — 8 Β概略的顯示製造多孔矽基底之裝置· 圖9爲以T.ΜΑΗ溶液在TMAH澳度下,蝕刻單晶 矽和S i 02之蝕刻率之相依性之圖* 圖10爲以氫氰酸一過氧化氫混合物在氫氟酸澳度下 ,蝕刻單晶矽和S i 02之蝕刻率之相依性之圓。 較佳實施例之說明 本發明之製造半導體基底之方法具有上述之構造· 在本發明之賁施例中,第一基底藉由使非多孔單晶矽 基底之表面部份多孔,並使非多孔單晶矽磊晶的成長在多 本纸張尺度逍用中國國家揉準(CNS ) A4规格(2丨0X297公釐) (喜讀背面之注意事項再Γ 裝, 訂 -7 - «濟部中夾揉隼局貝工消费合作社印装 A7 _B7 _ 五、發明説明(5 ) 孔單晶矽上之靥中而完成•第一基底叠靥以一第二基底, 因此,磊晶成長非多孔單晶矽層安插在叠層基底間,而後 ,第一基底之剩餘未改樊非多孔單晶矽之全部之一部份受 到抛光或研磨· 矽基底之多孔部份可藉由陽極化非多孔單晶矽基底而 形成。所得的多孔矽層具有平均約6 Ο 0A之平均直徑之 許多孔,且仍爲單晶· -- 多孔單晶矽層之選擇性蝕刻以下列之蝕刻機構進行· 首先,蝕刻溶液以毛細作用穿透孔,並開始蝕刻孔之壁· 如果單晶矽之蝕刻率非常低時,在多孔層之內部孔壁完全 蝕刻之前,蝕刻溶液穿透多孔層而到達介於活性靥(由磊 晶成長在多孔層上而形成之非多孔單晶矽層)和多孔餍之 間之介面·當內壁之厚度以蝕刻而變成零時,整個多孔層 陷縮並消失•在此触刻中,活性靥亦些微的蝕刻·實際上 ,活性層之蝕刻置約爲多孔層之內壁厚度之一半或更少* 亦即數+埃,且因此,即使厚多孔層以蝕刻整個移去時, 大部份的活性餍仍未蝕刻· 另一方面,如果以蝕刻溶液之單晶矽之蝕刻率足夠高 時,由多孔層之外表面進行之蝕刻比由毛細作用進入孔之 蝕刻溶液之穿透更快,且多孔層以均勻的速率由外表面蝕 刻,直到孔之內壁陷縮爲止*活性層亦以和不良蝕刻選擇 率相同的速率蝕刻。 更特別而言*當滿足Ys <Yp之條件時,蝕刻選擇 性的進行,其中Y s爲在時間t時由多孔層之外表面蝕刻 本纸張尺度適用中國國家標準(CNS ) A4规格(2丨0X297公釐> (請先Μ讀背面之注$項再Cc本頁) -裝. 訂 -8 - 經濟部中央橾率局貝工消费合作社印策 317645 A7 B7 五、發明説明(6 ) 之置(厚度),和Yp爲在時間t時,蝕刻溶液穿透入多 孔厝之距離· Y S之值決定於蝕刻率a,和Yp之值決定 於蝕刻溶液穿透進入孔之速率k·Yp之值爲孔之直徑和 其它性質之函數•一般而言,只有有限性質之多孔材料( 多孔性)使用於良好薄單晶膜之滿意之磊晶成長·因此, k值近乎爲常數,且因此,蝕刻選擇率只由a值所決定· 蝕刻率a之值最好不太於l O A/mi η,且由實驗 結果最好約2A/m i η。由於充足的選擇率,整個的触 刻時間會太長,因此,a值小於lA/m i η並不逋當· 而當a值大於1 OA/m i η時,由於蝕刻選擇率降低且 剩餘的薄單晶膜受到不必要的過度蝕刻而引起大的膜厚.度 分佈,此種a值亦不逋當· 習知技藝中,選擇蝕刻使用氫氟酸型蝕刻溶液進行* 該氫氟酸型蝕刻溶液對單晶矽展現相當低的蝕刻率,且典 型的以1 : 5之氫氟酸(49%)和過氧化氫水溶液( 3 0 % )混合· 只要僅相關於選擇性蝕刻,上述是合理的•但是,習 知的選擇性蝕刻溶液並未考慮在活性層中,缺陷之蝕刻率 ,或在下叠層氧化餍中之蝕刻· 本發明之發明人進行多孔矽之選擇性蝕刻,使用一種 蝕刻溶液,其可如同習知的蝕刻溶液以相當低的速率蝕刻 單晶矽,並以低的速率蝕刻下叠層Si02 · 所使用之蝕刻溶液之一例爲有機籲,TMAH (四甲 銨化氫氧)TMAH水溶液根據如圓9所示之溶液之濃度 表紙張尺度逋用中國國家揉半(CNS ) A4规格(210X297公釐) 請先《讀背面之注$項再θ本頁) •裝. 訂 A7 __B7 五、發明説明(7 ) ,以一速率蝕刻矽·以此溶液蝕刻S i 02之速率低於偵 測限制,而無關於濃液之澳度。因此,對於多孔材料在不 高於1 OA/in i η之蝕刻速率下之選擇性蝕刻,所使用 之ΤΜΑΗ溶液之濃度不髙於5 0 p pm · 所使用蝕刻溶液之另一例爲氫氟酸和過氧化氫之混合 物,如圖1 0所示•此溶液和TMAH溶液不同的是,其 以約2-3A/min之速率在整個澳度範圔中不爱的蝕 刻,並以如同濃度之函數之速率蝕刻Si02 •因此,爲 了同時蝕刻多孔材料和S i 〇2以不超過1 OA/m i η 之蝕刻速率,相對於過氧化氫水溶液,所使用之氫氟酸濃 度不超過約0.5%·已發現以水取代80%之上述過氧 化氫並不會顯著的改欒蝕刻特性· 鹼性蝕刻溶液包括ΚΟΗ水溶液,N a 0Η水溶液, 和(NH4OH)氨水溶液。道些溶液以極低的蝕刻率蝕 刻Si02 ,而無關於溶液之澳度(和TMAH相似)· 氫氰酸型蝕刻溶液包括氫氟酸,硝酸,和水之混合物 ,和氫氟酸,硝酸,乙酸,和水之混合物·這些蝕刻溶液 在某些程度上具有和氫氟酸-過氧化氫混合物相似的濃度 /蝕刻特性· 本發明之特徵在於使用蝕刻劑以蝕刻多孔層如上所述 ,並包括數個實施例以獲得高品質之S 0 I基底*以下參 考圖式說明本發明之方法。’ 實施例1 氏張尺度適用中國國家揉準(CNS ) A4规格(2丨0X297公釐)
-n J (請先《讀背面之注f項再h本頁) .裝. 訂 M濟部中央橾準局貝工消费合作社印装 -10 - A7 B7 317645 五、發明説明(8 ) 以下參考園1 A — 1 E和圓8A — 8 E說明實施例1 〇 單晶矽基底1 0 0陽極化以形成多孔矽1 0 1 (圖 1A)。多孔靥之厚度在基底之一面上可爲數埃至數+埃 •否則,可陽極化整個矽基底100。 參考圖8A — 8E說明形成多孔矽之方法。P型單晶 矽基底6 0 0使用當成基底-如果使用N型時,只限於具 有低電阻者,或是使用在光照射下,以加速孔的形成,基 底6 0 0設定在如圖8A所示之裝置上,因此,基底之一 面和提供有負電極6 0 6之氫氟酸型溶液接觸,而基底之 另一面和正金靥電極接觸•此外,正電極605/可經由 溶液604 >電連接基底,如圖8B所示•以此方式,可 形成孔在負霉極側上與氫氟酸型溶液接觸之面上•氫氟酸 型溶液6 0 4通常爲濃酸氫氰酸溶液(4 9%HF) ·由 於蝕刻會根據所施加之電流而發生在低於特定位準之濃度 下,以純水稀釋澳縮氫氟酸並不適當•在陽極化時,形成 在基底6 0 0表面上之氣泡可藉由加入醇當成表面活化劑 而有效的移除•此醇類包括甲醇,乙酵,丙醇,異丙醇· 除了加入表面活化劑外,在陽極化時,亦可使用攪拌器加 以攪拌溶液·負電極6 0 6由可抵抗氫氟酸溶液之材料, 例如金(Au)和鉑(pt)所製成•正電極605,其 一般使用金屬材料製成,最好在表面上塗覆以可抵抗氫氟 酸之金饜膜,因爲如果整個基底6 0 0受到陽極化時,氫 氟酸溶液6 0 4會達到正電極6 0 5 *用於陽極化之電流 本纸張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) n^— 1^1 tk— —^n n^— 1^1 (請先聞讀背面之注f項再h本頁) -訂 經濟部中央揉準局貝工消费合作社印氧 •«n ml - a* · -11 - 經濟部中央標準局員工消费合作社印装 A7 B7 五、發明説明(9 ) 強度不超過數百mA/cnf,且大於零•電流強度決定在 此種範園以使磊晶成長會滿足的發生在所形成多孔矽屠之 整個面上•通常,在髙強度的電流下,陽極化以高速率進 行,且多孔矽層之密度變成較低,孔髓積變成較大•藉此 ,會改欒磊晶成長條件。 在如上述形成之多孔靥1 0 1上*多孔單晶矽層 1 0 2可磊晶的成長(B ) ···磊晶成長以一般的熱( CVD,低壓CVD,電漿CVD,分子束磊晶,濺鍍等 方法執行•成長厝厚度受控制成和S 0 I之設計厚度相同 〇 磊晶層102之表面受氧化以形成一Si02層 103(圖1C)。(氧化處理包括熱氧化)·如果在後 績步驟中,磊晶層直接疊層至支持基底時,雜質易於在叠 層介面上偏析,且在介面上之懸掛鍵傾向於增加所得薄膜 裝置之性質之不穩定•因此*進行表面氧化以偏置上述之 缺點•氧化步驟並非不可捨棄的,藉由使用不會由上述現 象而引起之問題之裝置構造,即可省略該氧化步覉· s i 02靥1 〇 3當成SO I基底之絕緣層•絕緣層必需 形成在欲叠層在一起之基底之至少一面上*絕緣膜可利用 各種不同的方式形成•當氧化膜形成時,其受控制以使具 有足以使叠層介面免於受到外部空氣污染之厚度· 一支持基底1 1 0.和上述具有氧化磊晶面之基底 100分離,且其表面具有一 s i02層104 ·支持基 底1 1 0之例爲一矽基底,其表面已受到氣化(包括熱氧 本紙張尺度通用中國國家橾準{ CNS ) A4規格(210X297公釐) 請先閲讀背面之注$項再b本頁) •裝· 訂 經濟部中央梂準局工消费合作社印«. A7 ____B7_ 五、發明説明(10 ) 化),石英玻璃,結晶玻璃,或其上已沈稹Si02之任 何基底· 上述之兩基底在清潔後叠層在一起(圈1D) ·此種 清潔相似於一般半導髏基底之清潔(例如,在氧化前之清 潔)· 在叠層後,在基底之整個面上加應可有效的強化叠層 鍵結。 基底之叠層爲熱處理•此種熱處理最好爲高溫•但是 ,超髙溫度會引起多孔層1 0 1之構造改變,或由基底至 磊晶層之雜質擴散•因此,必窬選擇溫度和加熱時間以使 上述之缺點不會發生•特別的,處理溫度最好在由6 0 0 °(:至1 1 0 o°c之範圓中•某些基底無法承受在髙溫下之 熱處理•例如,由於石英之熱膨脹係數和矽之熱膨脹係數 之差異,以當成基底1 1 0之石英基底需要在低於約 2 0 0 °C之溫度下處理。在此溫度上,叠層基底會因爲應 力而分離或龜裂。在熱處理後之基底只需要能抵抗在拋光 時之應力,或在後績步驟中塊矽1 0 0之蝕刻•因此,即 使在2 0 0 °C或更低之溫度下,藉由使用於活化之表面處 理條件最佳化,亦可執行此種方法· 而後,矽基底部份1 0 0和多孔餍部份1 0 1選擇性 的移除,而磊晶成長層102仍未移除(圖1E) •首先 ,藉由表面硏磨機以拋光或硏磨移去矽基底部份1 0 0, 或以例如氫氧化鉀溶液和氨水溶液之鹼性溶液,或例如 TMAH溶液之有機鹼性溶液蝕刻•蝕刻可在不高於 本纸張尺度適用中國國家標準(€阳)八4规格(2丨0><297公釐> (請先W讀背面之注$項再b本頁) •裝- 訂 -13 - 經濟部中*樣準為Λ工消费合作社印装 317645 A7 B7 五、發明説明(11 ) 1 0 o°c之溫度下,在一酸的溶液中有效的進行·當支持 基底由玻璃板或覆盖以氧化膜之矽基底製成時,矽基底部 份只可利用鹸性溶液選擇性的蝕刻,此乃因爲鹼性濃液難 以蝕刻Si02 •藉由以氫氟酸,硝酸,和選擇性的乙酸 之混合物蝕刻,亦可移除•氫氟酸一硝酸型蝕刻劑不能使 用於長時間蝕刻,因爲它會蝕刻一些支持基底· 當矽基底部份1 0 0以機械抛光或機械蝕刻移去且多 孔部份1 0 1裸霣時,則停止拋光和蝕刻•而後,裸霣多 孔部份1 0 1以前述溶液藉由蝕刻移去,該溶液可同時蝕 刻單晶矽和S i 02在不超過1 OA/m i η.之蝕刻率* 在此蝕刻中,最好使用超音波清潔器以獲得膜之均勻性* 但需注意因超音波之作用而引起蝕刻率之上升· 除了上述之步揉外*必需進一步進行下述之步驟· (1)在多孔層中內孔壁之氧化: 在多孔矽層中,介於相鄰孔間之壁極薄,其厚度由數 毫微米至數十毫微米•此極薄的孔壁會結合以形成厚壁, 並阻擋孔在多孔靥之髙溫處理中,例如在磊晶矽餍形成中 ,並在基底叠屉後加熱,以降低蝕刻率•孔壁之變厚和孔 之結合可在多孔層形成之後,藉由在孔壁上形成薄氧化膜 而延遲。但是,氧化必需限制在孔之內壁之表面上,以保 持在孔壁內部中之單晶性,因爲非多孔單晶矽靥磊晶成長 在其上。所形成之氧化膜之厚度範圔最好由數埃至數十埃 。此種氧化膜之厚度以熱處理形成在氧氣中,在由2 0 0 t至7 0 0 °C之溫度範圈中,且最好由2 5 0 °C至5 0 0 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 請先聞讀背面之注意事項再1C.本頁) 訂 線 -14 - 經濟部中央樣準局貝工消费合作社印氧 A7 ____B7_ 五、發明説明(12 ) °C · (2 )氫氣退火: 由本發明之發明人在EP 553852A2中所揭 示的,矽表面之細微不規則性可在氫氣中以熱處理移除以 提供極平滑之矽表面•在氫氣中之退火可應用在本發明中 •例如•氫氣退火可在多孔矽層形成之後和在磊晶矽層形 成之前進行*否則,氫氣退火可進行以用於以蝕刻移去多 孔矽層而獲得之S 0 I基底·在磊晶矽餍形成之前進行之 氫氣退火中,構成多孔矽表面之氫原子遷移以阻擋孔之最 外部份V由於阻擋在最外部份之孔,磊晶矽靥會以最少結 晶缺陷的形成•另一方面,在多孔矽層之蝕刻移除後之氫 退火中,由蝕刻而些許粗糙之磊晶矽表面受到整平*且可 驅離在鍵結操作中,.無可避免的使硼由清潔室加入叠層介 面中。 實施例2 寊施例之實施例2參考圖2A-2G說明•在圖2A 一 2G中,和圖ΙΑ— 1 E相同的構件,使用相同的參考 數字。在上述之實施例1中,兩基底藉由鍵結一基底之 S i 02層1 0 3和另一基底之S i 02層1 04而曼層· 但是,只有至少一欲鍵結之表面需要以S i 〇2構成* 在實施例2之例中,在圖2 B中形成在多孔矽層 1 0 1上之磊晶矽層1 1 〇 2和在圓2. C中形成在第二基 本紙張尺度逋用中國國家橾準(CNS > A4洗格(210X297公釐)~ ~ s—1—ΓΪ •裝 訂 經濟部中央標準局貝工消费合作杜印«. 317645 A7 B7 五、發明説明(l3 ) 底1 1 0上之氧化層1 1 04鍵結· 在實施例2之另一例中,在圖2 E中之磊晶矽層 1 1 0 2之表面熱氧化,且所得氧化膜1 1 0 3鍵結非氧 化矽基底1110之表面,如圖2F所示· 在此實施例中,其它的步驟以和實施例1相同的方式 進行· 實施例3 以下參考圖3A—3G說明本發明之實施例3·在圈 3A—3G中,和圈1A-1E相同的構件使用相同的參 考數字•實施例3之特徽在於例如石英玻璃之玻璃材料 1 2 1 0 (圖3 C和3 F)和使用當成第二基底之藍板玻 璃乃叠層在具有磊晶矽膜之第一基底上(圖3 B和3 E ) 〇 在實施例3之一例中,在圖3B中之一磊晶矽層 1 1 02鍵結至在圖3 C中之一玻璃基底1 2 1 0 · 在實施例3之另一例中,一氧化膜1103,其由熱 氧化圇3 C中之磊晶矽曆1 1 〇 2之表面而形成,乃鍵結 至一玻璃基底1 2 1 0,如圓3F所示· 在此實施例中,其它的步驟和實施例1以相同的方式 進行· 以下本發明特別參考範例說明如下· 範例1 本紙張用巾S83M*準(CNS ) A4iL#· ( 210X297公着)一
使用之氣髏 氣體流動率 溫度 壓力 成長速率 經濟部中央搮率局貝工消費合作社印装 317645 Λ7 B7 五、發明説明(14 ) 一 p型(100)單晶矽基底’具有625#m的厚 度,5时之尺寸,.和〇 . 1〜〇 . 之電阻率。政 基底設置在裝置中如圓8 A所示’且受到陽極化•藉此’ 厚度爲2 0 之多孔矽層1 0 1形成在砂基底1 0 0之 表面上(圖ΙΑ) · 4 9%ΗΡ溶液使用當成溶液604 •陽極化在1 mA / c πί之II流密度下進行•多孔靥形成 率約1 i η,且可在約.20分鐘時’獏得2 0 私m厚之多孔屠* 在所得之多孔矽餍1 〇 1上,一單晶矽餍1 〇 2以 CVD在下述之沉稹條件下,磊晶成長〇 . 25/im之厚 度(圚1 B ): S i Η 4/ Η 2 0.6 2 /140 (L/min) 8 5 0 eC 8 0 T o r r 〇.12//m/min 所得的基底在水蒸氣中在9 0 0 °C下熱處理,以形成 0 · Ιμπι厚之氧化膜103 (圖1C) · 上述之表面氧化基底和表面上具有0 · 5 jwm厚之氧 化膜1 0 4之分離準備5吋基底1 1 0以一清潔系統使用 酸和氨清潔,並以一旋轉乾澡器乾燥•基底之處理表面疊 層在一起以形成一叠層(圖1D)。此!ft層在60 0 °C下 熱處理6小時· 在熱處理後,矽基底1 0 0之6 1 0 部份以表面 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再h本頁) ---1 I裝------訂------ 17 A7 _B7_ 五、發明説明(15 ) 拋光機器拋光以裸露多孔矽101·而後此基底浸入選擇 性蝕刻溶液中,且只有多孔部份1 0 1應用超音波在下述 之條件下,完全蝕刻除去(圖1E): 選擇性蝕刻溶液: TMAH水溶液(24ppm) 矽蝕刻率: 5 A /m i η
Si02蝕刻率: lA/min或更少 所得之S Ο I基底具有·〇 . 6 μιη厚之氧化矽膜和約 0 . 2#m厚之單晶矽膜在其上。和習知技藝比較(其以 髙Si 〇2—蝕刻率之蝕刻溶液蝕刻多孔層而準備),在 S 0 I膜中之空洞密度會降低至約1/1 0 0之因數· E說明範例2 · 晶矽基底200具有300#m 0 . OlOcm之電阻率•矽基 同的方式改變成2 0 厚之多 〇 面上,單晶矽層2 0 2以和例1 15#m之厚度(圖4B)。 中在1 0 0 0°C下熱處理以形成 0 3 (圖 4 C ) · 2 0 0和另一分離準備之4吋基 底之鏡面鍵結在一起以形成叠層 8 0 °C下熱處理2 4小時· 本纸張尺度適用中國國家揲準(CNS ) A4规格(210X297公釐) 請 先 聞 面 之 注
I
經濟部中央標準局貝工消费合作社印装 範例2 以下參考圖4A—4 一 P 型(1 0 0 )單 之厚度,4吋之尺寸,和 底之表面層以和範例1相 孔矽層201 (圖4A) 在所得之多孔矽層表 相同的方式磊晶成長0 . 所得之基底在水蒸氣 0 . l#m厚之氧化膜2 上述之表面氧化基底 底210受到清潔,且基 (圖4D) •此叠層在1 訂 18 經濟部中央標準局貝工消费合作社印装 A7 _ B7_____ 五、發明説明(16 ) 在熱處理後,2 8 0 厚之矽基底2 0 0以氫氟酸 /硝酸/乙酸(1 : 1 0 : 1 0)之混合物蝕刻以在表面 上裸露多孔矽2 0 1。 而後,多孔層2 0 1以氫氟酸/過氧化氫( 1:300)之混合物,以下述之蝕刻率,選擇性的蝕刻 (圖 4 E ): 矽蝕刻率: 3 A /m i η S i Ο 2蝕刻率: 6 A/m i η或更小 所得之SO I基底上具有約〇 . l#m厚之單晶矽薄 膜•和習知以高S i 02-蝕刻率之蝕刻溶液之蝕刻多孔 層所準備者比較,SOI之空洞之密度降低約1/1 〇〇 之因數· 範例3 以下參考圓5 A — 5 Η說明範例3 一 Ρ型(1 0 0)單晶矽基底3 00具有4 0 0私m 之厚度,5吋之尺寸,和0 . OlQcmi^阻率·矽基 底之表面靥以和範圍1相同的方式改變成2 0 厚之多 孔矽層301(圔5A)· 在所得之多孔矽層表面上,叠層層3 0 2以和範例1 相同的方式成長0.5#m之厚度(圖5B)· 在基底上之磊晶層3 0 2之表面在水蒸氣中,在 1 000 °C下氧化以形成0 . 2/zm厚之S i 02膜 30.3 (圖5C),留下0 · 4jt/m厚之單晶妙· 本紙張尺度逋用中國Η家標準(CNS ) A4规格(210X297公釐) " ' -19 - (請先聞讀背面之注意事項再h本頁) 裝· 經濟部中央橾準局負工消费合作社印簟 317645 A7 B7 五、發明説明(l7) 上述之基底3 0 0和另一分離準備之合成石英基底 3 1 0以RF電漿處理,以在下述之處理條件下,活化鍵 結表面(BB5D和5E): 所使用之氣體 CF4/02 氣雔流動率 70/6(seem) 壓力 3 0 ( P a )
R F输出 3 5 0 W 處理時間 3 0秒 已處理之基底以過氧化氫水溶液清潔,並以純水洗滌 ,並乾燥。已乾燥之基底鍵結在一起(圓5 F.)以形成一 曼靥•此叠層在70顢之壓力下受壓10分鐘* 在沒有熱處理下,上述基底ft層之矽基底側以蝕刻溶 液蝕刻。在此蝕刻中,以熱氧化覆蓋矽基底而形成之氧化 膜以稀釋氫叙酸移除,而後此基底叠層浸入2.4%之 TMAH水溶液中,並在90°C下保持5小時。藉此,矽 基底側之塊矽部份3 0 0整膣的蝕除,以裸露多孔層 3 0 1· 接著,多孔部份3 0 1以2 4 — p pm之TMAH水 溶液在室溫下選擇性蝕刻(圔5 G) · 經由上述步驟準備而形成在石英基底310上之單晶 矽薄膜3 0 2受到定圓樣以獲得相關於一設計元件之活性 層之區域,形狀和安排之島圈樣·在定圖樣後,如同元件 形成之第一步驟,相關的島區域在氧氣中,在1 0 0 0 °C 下氧化,並同時熱處理•因此,可產生一 SO I基底,其 本纸張尺度適用中國國家標準(CNS > A4规格(2丨0><297公釐) ^n· 1^——·——— nn m Jkf n (請先閲讀背面之注意事項再本頁) 訂 -20 - ' 經濟部中央梯準局w;工消费合作社印裝 A7 _B7_ 五、發明説明(18 ) 在透明基底上具有約0 . 4)tim之單晶矽薄膜。如此不會 有空洞· 範例4 以下參考圖6A — 6F說明範例4。 一 P型(1 00)矽基底400具有400#m厚, 5吋之尺寸,和0.01Ocm之電阻率。矽基底之表面 屉以和範圃1相同的方式改變成2 0 厚之多孔層 4 0 1 (晒 6 A ) · 在所得之多孔矽層表面上,一磊晶靥4 0. 2以和範例 1相同的方式成長0 . 5#m之厚度(圖6B) · 基底之磊晶層4 0 2之表面在水蒸氣中,在9 0 0 eC 下氧化(熱氧化)以形成0. 05#m厚之Si02膜 4 0 3 (圖 6 C )。 所得之基底4 0 0和另一分離準備之5吋合成石英基 底4 1 0受到清潔,且基底鍵結在一起以形成一叠層(圖 6〇)。基底叠靥在180°0下熱處理2 4小時· 上述之基底叠層由矽基底側藉由表面拋光機拋光以留 下100#m之矽基底(圔6E) ·此種拋光在300 °C 下熱處理達2 4小時。 塊部份4 0 0之剩餘部份以表示拋光機進一步拋光以 裸露多孔矽部份4 0 1 · 而後,多孔層以0 . 04%之氨水溶液(圓6F)在 下述之蝕刻速率下選擇性的鈾刻: 本紙張尺度遑用中國國家標车(CNS } A4規格(210 X 297公釐> ' -21 - —————————— Jf——. f. n b—Α— I J11 I— 1111 n I ϋ I --ϋ n ϋ n it n (請先《讀背面之注f項再本頁) 1
;»- t— «I n ϋ· n ϋ I 經濟部中央揉準局貝工消费合作社印装 317645 A7 B7 五、發明説明(19 ) 矽蝕刻率: 4A/min S i 0 2蝕刻率: 1 A/m i η或更小 所得之SO I基底上具有約〇 . 之單晶矽膜 4 0 2 ·因此,和以髙S i 02—蝕刻率之蝕刻溶液之多 孔餍蝕刻所準備之習知者比較,在S 0 I中之空洞密度降 低約1/100之因數· 範例5 以下參考圖7A — 7E說明範例5。 一 P型(1 0 0)矽基底5 00具有3 00 μπι», 4吋之尺寸,和0.OlQcm之電阻率*矽基底之表面 層以和範例1相同的方式改變成厚度爲2 0 之多孔矽 層 5 0 1 (圖 7 A )。 在所得的多孔矽層表面上,磊晶層5 0 2以和範例1 相同之方式成長厚度0.15#m(圓7B)· 基底之磊晶層5 0 2之表面在水蒸氣中,在1 0 0 0 °<:下熱氧化以形成厚度爲0 . 1 之S i 〇2層5 0 3 (圖7C) ·藉此,氧化膜部份之厚度爲0 . l#m,而 留下0.l#m之磊晶餍之矽單晶部份。 上述基底5 0 0之磊晶層5 0 2之表面和另一分離準 備之裸露矽基底5 1 0以酸和餘清潔,且基底叠層在一起 以形成一叠層(圈7D) ·基底叠層在1000 eC下退火 3 0分鐘· 具有磊晶層之上述基底5 0 0以表面拋光機由和磊晶 本纸張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) H- — fr -IKr I J4 I— 1 (請先《讀背面之注$項再XI.本霣) 訂 -22 - 經濟部中央標準局負工消费合作社印装 A7 _B7_ 五、發明説明(20 ) 層反向之側邊拋光,以裸露多孔矽部份5 Ο 1 · 而後,多孔層501以氫氟酸(49%),硝酸( 70%),乙酸(100%),和水以 1:80: 80: 3 4 0之混合比例之混合物,以下述之蝕刻率選擇性的触 刻(圖7 E ): 矽蝕刻率 4A/min e s i 0 2蝕刻率 -3 A / m i η 所得之SO I基底上具有0 . l#m厚之氧化矽膜, 且其上進一步形成0 . 1 厚之單晶矽膜。因此,和習 知以高S i 02 -蝕刻率之蝕刻溶液之多孔屉之蝕刻而準 備之習知者比較,在SOI中之空洞密度降低約 1/100之因數· 範例6 以下參考圓7A — 7E說明範例6 —P型(100)矽基底500具有300#m之厚 度,4吋之尺寸,和0 . OlOcm之蕙阻率•矽基底之 表面層以和範例1相同的方式改變爲2 0以m厚之多孔矽 層 5 0 1 (圖 7 A )。 所得之基底在氧氣中,在4 0 〇eC下熱處理一小時, 以在多孔矽層5 0 1之表面和孔壁上形成極薄之氧化膜* 而後,多孔層5 0 1之表面浸入HF溶液中,以由多 孔矽層5 0 1之最外表面移去氣化膜,而在孔壁上之氧化 膜仍未移除。藉此,可使多孔單晶矽靥裸霣•而後,此基 本紙浪尺度適用中國«家梯準(CNS ) A4洗格(210X297公釐)~ -23 - lilt -裝· 訂 •T. 317645 A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明(21 ) 底在氫氣下,在1 0 0 0 °c中熱處理7分鐘以阻擋在多孔 矽層表面上之孔•藉由將二氣甲矽烷當成用於磊晶矽靥之 啓始氣體導入膜形成室中,可形成0 . 1 5 μπι厚之磊晶 矽層502 (圓7Β)。磊晶矽層502之表面熱氧化以 形成氧化膜503(圖7C)· 上述基底之熱氧化膜5 0 3之表面和另一非氧化矽基 底5 1 0以酸和鹼清潔,且基底鍵結在一起以形成叠厝( 圓7D) ·基底叠層在l〇〇〇eC下退火30分鐘· 具有磊晶層之上述基底5 0 0藉由表面拋光機由和磊 晶層反向之側邊拋光以留下小部份未拋光*而基底5 0 0 之剩餘未拋光部份以蝕刻而移除以裸露多孔矽部份5 01 〇 而後*多孔層以氫氟酸(4 9%),硝酸(70%) ,乙酸(100%)和水以1 : 80 : 80 : 340之混 合比例之混合物,在下述之蝕刻率下選擇性的蝕刻(圖 7 E ): 矽蝕刻率: 4A/min Si02蝕刻率: 3A/min 所獲得之SO I基底在氫氣中,在1 000 °C下,熱 處理。 所得之SOI基底上具有0.l#m厚之氧化矽膜, 且其上進一步形成0 . 1 厚之單晶矽膜•因此,和以 高S i 02 -蝕刻率之蝕刻溶液之多孔餍之蝕刻而準備之 習知.者比較,在SO I中之空洞之密度降低約1/200 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 請先閱讀背面之注$項再h本
Jar .裝' 頁) 订 -24 - A7 B7 經濟部中央橾準局負工消費合作社印装

Claims (1)

  1. 8888 ABCD 317645 六、申請專利範園 1 . 一種製造半導體基底之方法,包含:提供以矽製 成之第一基底,其具有使基底矽多孔而形成之一多孔矽層 和一非多孔單晶矽層磊晶成長在多孔矽層上;叠層第一基 底在第二基底上,以使第一和第二基底之叠層面之至少之 一具有一氧化矽屠,和非多孔單晶矽層插入ft層基底間; 和以蝕刻移去多孔矽層*其中多孔矽靥以蝕刻劑蝕刻移除 ,該蝕刻劑分別以不超過毎芬鐘10埃之蝕刻率蝕刻非多 孔單晶矽層和氧化矽層· 2. 如申請專利範圍第1項所述之製造半導體基底之 方法,其中該多孔矽厝以陽極化形成。 3. 如申請專利範圔第1項所述之製造半導鱧基底之 方法,其中該氧化矽》形成在第一基底上* 4. 如申請專利範團第3項所述之製造半導體基底之 方法,其中氧化矽厝由磊晶成長非多孔單晶砍層之表面之 熱氣化形成· 5. 如申請專利範園第3或4項所述之製造半導髏基 底之方法,其中該第二基底爲單晶矽基底· 6. 如申請專利範圍第5項所述之製造半導體基底之 方法,其中該氧化矽層形成在第二基底之叠層面上。 7. 如申請專利範圔第5項所述之製造半導體基底之 方法,其中該第二基底之叠暦由單晶矽所構成· 8. 如申請專利範園第3或4項所述之製造半導體基 底之方法,其中該第二基底爲一玻璃基底。 9·如申請專利範園第1項所述之製造半導鳢基底之 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先《讀背面之注意事項再填Θ本寊 訂 經濟部中央梯準局貝工消费合作社印裝 -26 - 317645 B8 C8 D8 經濟部中央揉準局貝工消费合作社印«. 六、申請專利範圍 方法’其中氧化矽層形成在第二基底上· 10. 如申請專利範圍第9項所雖之製造半導體基底 之方法’其中該氧化矽餍由單晶矽基底之熱氧化所形成· 11. 如申請專利範圍第9項所述之製造半導體基底 之方法’其中該氧化矽層構成一玻璃基底· 1 2 .如申請專利範圏第9、1 0或1 1項所述之製 造半導髖基底之方法,其中該第〜基底之叠層面爲磊晶成 長非多孔單晶矽屉· 13·如申請専利範園第1項所述之製造半導髖基底 之方法,其中在多孔層中之孔之內壁氣化後,以磊晶成長 形成非多孔單晶矽層· 14·如申請專利範圔第13項所述之製造半導體基 底之方法,其中在多孔層在氫氣中熱處理之後,以磊晶成 長形成非多孔單晶矽層· 1 5 .如申請專利範園第1項所述之製造半導髖基底 之方法,其中多孔矽層之蝕刻以由氫氟酸和過氧化氫水溶 液之混合蝕刻溶液進行· 16. 如申請專利範面第1項所述之製造半導髏基底 之方法,其中該多孔矽層之蝕刻以氫氟酸*硝酸*和選擇 性的醏酸所構成之混合蝕刻溶液所進行· 17. 如申請專利範圍第1項所述之製造半導體基底 之方法,其中該多孔矽層之蝕刻以一鹼或一有機鹸性型蝕 刻溶液進行* 1 8 .如申請專利範圍第1項所述之製造半導體基底 本紙張尺度遴用中國國家梯準(CNS > A4规格(2丨〇><297公釐) (請先閱讀背面之注意事項再h本頁) 裝· 訂 -27 - 317645 A8 B8 C8 D8 ^、申請專利範圍 之方法,其中該多孔矽餍之蝕刻以一濃度不超過5 〇 PPm之ΤΜΑΗ水溶液進行· 19.如申請專利範園第1項所述之製造半導體基底 之方法•其中該多孔矽層之蝕刻以氫氟酸和過氧化氫水溶 液之混合溶液,在相對於過氧化氫水溶液之氫氟酸澳度不 高於0.5%下進行· 2 0 .如申請專利範圓第1項所述之製造半導體基底 之方法,其中在以蝕刻移除後,熱處理可在氫氣中進行· 請 閱 背 面 之 注 裝 頁 訂 線 锂濟部中央揉準扃<工消费合作社印簟 纸 本 Μ )/ Ns 6 /V 率 橾 家 0 國 中 用 遑 釐 公 97 2 8 2
TW085108482A 1995-07-13 1996-07-12 TW317645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17718995 1995-07-13

Publications (1)

Publication Number Publication Date
TW317645B true TW317645B (zh) 1997-10-11

Family

ID=16026741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108482A TW317645B (zh) 1995-07-13 1996-07-12

Country Status (9)

Country Link
US (1) US6103598A (zh)
EP (1) EP0753886B1 (zh)
KR (1) KR100249456B1 (zh)
CN (1) CN1058354C (zh)
DE (1) DE69619602T2 (zh)
ES (1) ES2171616T3 (zh)
MY (1) MY113920A (zh)
SG (1) SG66317A1 (zh)
TW (1) TW317645B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
KR970052020A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
JP3218564B2 (ja) 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US6376285B1 (en) * 1998-05-28 2002-04-23 Texas Instruments Incorporated Annealed porous silicon with epitaxial layer for SOI
EP0969499A3 (en) * 1998-07-03 2001-10-24 Canon Kabushiki Kaisha Crystal growth process for a semiconductor device
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
DE10128719A1 (de) * 2001-06-13 2002-12-19 Muehlbauer Ernst Gmbh & Co Kg Zahnärztlicher Abformlöffel
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
EP1441445B1 (en) * 2003-01-24 2006-11-29 STMicroelectronics S.r.l. A pipeline analog-to-digital converter with correction of inter-stage gain errors
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US7220656B2 (en) * 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US7115480B2 (en) 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
CN100440489C (zh) * 2006-11-28 2008-12-03 北京大学 一种多孔硅片及其制备方法
RU2461090C1 (ru) * 2010-12-23 2012-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводниковой структуры
CN102169552A (zh) * 2011-01-28 2011-08-31 上海集成电路研发中心有限公司 射频识别标签及其制造方法
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
TWI683351B (zh) * 2017-12-14 2020-01-21 新唐科技股份有限公司 半導體裝置及其形成方法
TW202113928A (zh) * 2019-06-06 2021-04-01 英商Iqe有限公司 分層結構中的可調應力補償
GB2625285A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for stress reduction in porous layers
GB2625283A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for reducing defects in epitaxy on porous
CN117672813B (zh) * 2023-11-14 2024-09-13 中环领先半导体科技股份有限公司 一种硅片的制备方法及硅片

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364139B1 (en) * 1988-10-02 1994-02-23 Canon Kabushiki Kaisha Crystal article and method for forming same
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JPH03215391A (ja) * 1989-06-26 1991-09-20 Canon Inc 結晶の成長方法
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
US5403751A (en) * 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
SG47089A1 (en) * 1991-02-15 1998-03-20 Canon Kk Etching solution for etching porous silicon etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3347354B2 (ja) * 1991-02-15 2002-11-20 キヤノン株式会社 エッチング方法および半導体基材の作製方法
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法

Also Published As

Publication number Publication date
MY113920A (en) 2002-06-29
DE69619602D1 (de) 2002-04-11
KR100249456B1 (ko) 2000-03-15
EP0753886B1 (en) 2002-03-06
CN1149758A (zh) 1997-05-14
EP0753886A1 (en) 1997-01-15
SG66317A1 (en) 1999-07-20
DE69619602T2 (de) 2002-08-08
ES2171616T3 (es) 2002-09-16
CN1058354C (zh) 2000-11-08
US6103598A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
TW317645B (zh)
KR100236689B1 (ko) Soi기판의 제조방법
JP3416163B2 (ja) 半導体基板及びその作製方法
JP3214631B2 (ja) 半導体基体及びその作製方法
KR100225699B1 (ko) Soi기판의 제조방법 및 제조장치
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
TW417202B (en) Method and apparatus for etching a semiconductor article and method of preparing a method a semiconductor article by using the same
JPH09331049A (ja) 貼り合わせsoi基板の作製方法及びsoi基板
US6468841B2 (en) Process for producing crystalline silicon thin film
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP3297600B2 (ja) 半導体基板の作製方法
JP3391984B2 (ja) 半導体基板の製造方法およびsoi基板
JP3171463B2 (ja) 半導体基材の作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
TW420827B (en) Fabrication process of SOI substrate
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP2004247609A (ja) 基板の製造方法
JPH0567627A (ja) バイポーラトランジスタ及びそれを用いた半導体装置
JP3080196B2 (ja) 半導体基材及びその作製方法
JPH0536951A (ja) 半導体基材の作製方法
JPH07326719A (ja) 貼り合わせ半導体基板の形成方法
JPH05217828A (ja) 半導体基体及びその作製方法
JPH05217829A (ja) 半導体基体及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees