JP3218564B2 - 多孔質領域の除去方法及び半導体基体の製造方法 - Google Patents

多孔質領域の除去方法及び半導体基体の製造方法

Info

Publication number
JP3218564B2
JP3218564B2 JP00581298A JP581298A JP3218564B2 JP 3218564 B2 JP3218564 B2 JP 3218564B2 JP 00581298 A JP00581298 A JP 00581298A JP 581298 A JP581298 A JP 581298A JP 3218564 B2 JP3218564 B2 JP 3218564B2
Authority
JP
Japan
Prior art keywords
substrate
porous
layer
porous region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00581298A
Other languages
English (en)
Other versions
JPH11204495A (ja
Inventor
清文 坂口
一隆 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP00581298A priority Critical patent/JP3218564B2/ja
Priority to SG1998005832A priority patent/SG75904A1/en
Priority to US09/211,738 priority patent/US6380099B2/en
Priority to TW087120973A priority patent/TW429465B/zh
Priority to EP98310467A priority patent/EP0936663A3/en
Priority to AU98176/98A priority patent/AU737593B2/en
Priority to CNB981255167A priority patent/CN1149645C/zh
Priority to KR10-1998-0058993A priority patent/KR100367544B1/ko
Publication of JPH11204495A publication Critical patent/JPH11204495A/ja
Application granted granted Critical
Publication of JP3218564B2 publication Critical patent/JP3218564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多孔質領域の除去
方法及び半導体基体の製造方法に係り、特に、多孔質領
域を有する基体から該多孔質領域を除去する方法及び該
方法を適用した半導体基体の製造方法並びに多孔質領域
を除去する装置に関する。
【０００２】
【従来の技術】第１の基板に多孔質Ｓｉ層及び単結晶Ｓ
ｉ層を順に形成し、この基板を別途用意した第2の基板
に貼り合せ、その貼り合せ基板を多孔質Ｓｉ層において
2枚に分離して、第１の基板側に形成された単結晶Ｓｉ
層を第2の基板側に移すことによりＳＯＩ基板を作成す
る方法がある。
【０００３】
【発明が解決しようとする課題】上記の方法において
は、貼り合せ基板を2枚に分離した後、第2の基板側の表
面に残存する多孔質Ｓｉ層を除去する。この多孔質Ｓｉ
層の除去の際、その下地である第２の基板の表面の平坦
性、特に、該第2の基板の表面層である単結晶Ｓｉ層の
膜厚の均一性を阻害しないことが望まれる。
【０００４】本発明は、上記の背景に鑑みてなされたも
のであり、下地の平坦性を維持することが可能な多孔質
領域の除去方法及び該方法を適用した半導体基体の製造
方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る多孔質領域
の除去方法は、多孔質領域を有する基体から該多孔質領
域を除去する多孔質領域の除去方法であって、多孔質材
料に対してエッチング作用のない又はエッチング作用の
弱い第１の処理液を多孔質領域に染み込ませる第１工程
と、第１工程に次いで、多孔質材料に対してエッチング
作用のある第2の処理液で多孔質領域をエッチングする
第2工程とを含むことを特徴とする。
【０００６】上記の多孔質領域の除去方法において、前
記第2工程では、多孔質領域に染み込んだ第１の処理液
を前記第2の処理液で置換して該多孔質領域をエッチン
グすることが好ましい。
【０００７】上記の多孔質領域の除去方法において、処
理対象の基体は、例えば、単結晶Ｓｉからなることが好
ましい。
【０００８】上記の多孔質領域の除去方法において、前
記多孔質領域は、例えば、Ｓｉ材料からなることが好ま
しい。
【０００９】上記の多孔質領域の除去方法において、前
記多孔質領域は、例えば、単結晶Ｓｉからなる基体を陽
極化成してなることを特徴とする請求項１に記載の多孔
質領域の除去方法。
【００１０】上記の多孔質領域の除去方法において、前
記第１の処理液は、多孔質領域の孔壁に化学変化を起さ
せる処理液であって、前記第2の処理液は、多孔質材料
の他、当該化学変化に係る物質に対してもエッチング作
用のある処理液であることが好ましい。
【００１１】上記の多孔質領域の除去方法において、前
記第１の処理液は、多孔質領域の孔壁に対して酸化作用
のある処理液であることが好ましい。
【００１２】上記の多孔質領域の除去方法において、前
記第１の処理液は、例えば、水であることが好ましい。
【００１３】上記の多孔質領域の除去方法において、前
記第１の処理液は、例えば、アルコール、過酸化水素
水、硝酸及び塩酸のいずれかを含むことが好ましい。
【００１４】上記の多孔質領域の除去方法において、前
記第２の処理液は、例えば、弗酸を含むことが好まし
い。
【００１５】上記の多孔質領域の除去方法において、前
記第２の処理液は、例えば、（ａ）弗酸にアルコール及
び過酸化水素水の少なくとも一方を添加した混合液、
（ｂ）弗酸と硝酸との混合液、（ｃ）弗酸、硝酸及び酢
酸の混合液、のいずれかであることが好ましい。
【００１６】上記の多孔質領域の除去方法において、前
記第１及び第2工程を実行する全期間のうち少なくとも
一部の期間において基体に超音波を誘導することが好ま
しい。
【００１７】上記の多孔質領域の除去方法において、前
記第１工程において、基体に超音波を誘導することが好
ましい。
【００１８】上記の多孔質領域の除去方法において、前
記第2工程を実行する全期間のうち少なくとも一部の期
間において基体に超音波を誘導することが好ましい。
【００１９】上記の多孔質領域の除去方法において、前
記第2工程を実行する全期間のうち、少なくとも多孔質
領域に染み込んだ第１の処理液を第2の処理液で置換す
る期間において、基体に超音波を誘導することが好まし
い。
【００２０】上記の多孔質領域の除去方法において、前
記第2工程は、基体に超音波を誘導することなく多孔質
領域の孔壁の厚さが所定厚以下になるまで該多孔質領域
をエッチングする工程と、基体に超音波を誘導しながら
該基体に残存する多孔質領域をエッチングして除去する
工程とを含むことが好ましい。
【００２１】上記の多孔質領域の除去方法において、前
記第2工程は、基体に超音波を誘導しながら、多孔質領
域に染み込んだ第１の処理液を第2の処理液で置換する
工程と、基体に超音波を誘導することなく、多孔質領域
の孔壁の厚さが所定厚以下になるまで該多孔質領域をエ
ッチングする工程と、基体に超音波を誘導しながら、該
基体に残存する多孔質領域をエッチングして除去する工
程とを含むことが好ましい。
【００２２】上記の多孔質領域の除去方法において、前
記第2工程の後に基体に残存する多孔質領域を除去する
第3工程を更に含むことが好ましい。
【００２３】上記の多孔質領域の除去方法において、前
記第３工程では、例えば、基体に残存する多孔質領域を
エッチング液により除去することが好ましい。
【００２４】上記の多孔質領域の除去方法において、前
記第3工程では、例えば、基体に超音波を誘導しながら
該エッチング液により基体に残存する多孔質領域を除去
することが好ましい。
【００２５】上記の多孔質領域の除去方法において、処
理対象の基体を同一のエッチング液に浸した状態で前記
第2及び第3工程を実行することが好ましい。
【００２６】上記の多孔質領域の除去方法において、前
記第3工程では、例えば、多孔質材料に対するエッチン
グ速度が前記第2の処理液よりも速い第3の処理液によ
り、基体に残存する多孔質領域を除去することが好まし
い。
【００２７】上記の多孔質領域の除去方法において、前
記第3工程では、例えば、基体に残存する多孔質領域を
高圧の流体により除去することが好ましい。
【００２８】上記の多孔質領域の除去方法において、前
記第3工程では、例えば、基体に残存する多孔質領域を
研磨して除去することが好ましい。
【００２９】上記の多孔質領域の除去方法において、前
記第3工程では、例えば、基体に残存する多孔質領域を
スクラバー洗浄法により除去することが好ましい。
【００３０】上記の多孔質領域の除去方法において、基
体に超音波を誘導しながら該基体を処理する際に、該基
体と超音波源との相対的な位置関係を変化させることが
好ましい。
【００３１】上記の多孔質領域の除去方法において、基
体に超音波を誘導しながら該基体を処理する際に、例え
ば、該基体を処理液中で揺動させることが好ましい。
【００３２】上記の多孔質領域の除去方法において、基
体に超音波を誘導しながら該基体を処理する際に、例え
ば、該基体及び前記超音波源の少なくとも一方の位置を
超音波の振動面に対して実質的に平行又は垂直な方向に
変化させることが好ましい。
【００３３】上記の多孔質領域の除去方法の前記第１及
び／又は第2工程において、該基体と超音波源との相対
的な位置関係を変化させることが好ましい。
【００３４】上記の多孔質領域の除去方法の前記第１乃
至第3工程の全部又は一部の工程において、該基体と超
音波源との相対的な位置関係を変化させることが好まし
い。
【００３５】上記の多孔質領域の除去方法の前記第１及
び／又は第2工程において、処理液を循環させて基体付
近に該処理液の流れを形成することが好ましい。
【００３６】上記の多孔質領域の除去方法において、例
えば、超音波源を動作状態又は停止状態にすることによ
り、基体に対する超音波の誘導を制御することが好まし
い。
【００３７】上記の多孔質領域の除去方法において、例
えば、超音波源と基体との間に超音波の遮蔽板を挟むか
否かにより、該基体に対する超音波の誘導を制御するこ
とが好ましい。
【００３８】本発明に係る半導体基体の製造方法は、第
１の基体に多孔質層及び少なくとも１層の非多孔質層を
形成する工程と、第１の基体の非多孔質層側に第2の基
体を貼り合せる工程と、貼り合せた基体より第１の基体
を除去して第2の基体上に多孔質層を表出させる工程
と、上記の多孔質領域の除去方法を適用して、第2の基
体上の多孔質層を除去する工程とを含むことを特徴とす
る。
【００３９】上記の半導体基体の製造方法において、前
記多孔質層を表出させる工程では、例えば、前記貼り合
せた基体の第１の基体の裏面側から該第１の基体を研
削、研磨又はエッチングすることにより、第2の基体上
に多孔質層を表出させることが好ましい。
【００４０】上記の半導体基体の製造方法において、前
記多孔質層を表出させる工程では、例えば、前記貼り合
せた基体を多孔質層で分割することにより、第2の基体
上に多孔質層を表出させることが好ましい。
【００４１】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば、単結晶Ｓｉ層を含むことが好
ましい。
【００４２】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば、単結晶Ｓｉ層及びＳｉ酸化物
層を含むことが好ましい。
【００４３】上記の半導体基体の製造方法において、前
記単結晶Ｓｉ層は、例えば、第１の基体の多孔質層上に
エピタキシャル成長法により形成された層であることが
好ましい。
【００４４】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば、単結晶化合物半導体層を含む
ことが好ましい。
【００４５】上記の半導体基体の製造方法において、前
記第2の基体は、例えば、Ｓｉ材料からなる基体である
ことが好ましい。
【００４６】上記の半導体基体の製造方法において、前
記第2の基体は、例えば、第１の基体と貼り合せる面に
Ｓｉ酸化物層を有することが好ましい。
【００４７】上記の半導体基体の製造方法において、前
記第2の基体は、例えば、光透過性の基体であることが
好ましい。
【００４８】本発明に係る多孔質領域の除去装置は、多
孔質領域を有する基体から該多孔質領域を除去する装置
であって、多孔質材料に対してエッチング作用のない又
はエッチング作用の弱い第１の処理液を多孔質領域に染
み込ませる第１工程を実行する手段と、多孔質材料に対
してエッチング作用のある第2の処理液で、多孔質領域
に染み込んだ第１の処理液を置換し、該多孔質領域をエ
ッチングする第2工程を実行する手段とを含むことを特
徴とする。
【００４９】
【発明の実施の形態】この発明は、例えば、第１の基板
に多孔質層及び非多孔質を順に形成し、この基板を別途
用意した第2の基板に貼り合せ、その貼り合せ基板を多
孔質層において2枚に分離して、第１の基板側に形成さ
れた非多孔質層を第2の基板側に移した後、第2の基板側
の表面に残存する多孔質層を除去することにより、ＳＯ
Ｉ基板等の基板を作成する方法に好適である。
【００５０】第１の基板の材料としては、例えば単結晶
Ｓｉ基板が好適である。この場合、多孔質層は、多孔質
Ｓｉ層となる。また、その多孔質Ｓｉ層の上に非多孔質
層として単結晶Ｓｉ層をエピタキシャル成長させること
ができる。さらに、該単結晶Ｓｉ層の上にＳｉＯ2層等
の絶縁層を形成してもよい。
【００５１】この実施の形態では、第１の基板に多孔質
層及び非多孔質を順に形成し、この基板を別途用意した
第2の基板とを貼り合せて貼り合せ基板を作成し、該貼
り合せ基板を多孔質層において2枚に分離した後に、第
２の基板側に残存する多孔質層をウエットエッチング法
を適用して除去する。
【００５２】より具体的には、この実施の形態では、分
離後の第2の基板側に残存する多孔質層を除去するため
に、まず、多孔質材料に対するエッチング作用のない液
体又は多孔質材料をエッチングする速度が遅い液体（以
下、前処理液という）を多孔質層の孔に染み込ませる。
そして、この前処理液が多孔質層の孔に十分に染み込ん
だ後に、この染み込んだ前処理液を多孔質材料に対して
エッチング作用を有するエッチング液で置換し、このエ
ッチング液により多孔質層の孔壁をエッチングする。
【００５３】この方法によれば、多孔質層の各孔の深部
までエッチング液が染み込むのに要する時間（以下、染
み込み時間）を短縮することができ、その結果、各孔に
関しての染み込み時間を略均一化することが可能であ
る。したがって、多孔質層を除去した後の第2の基板の
面内のばらつき、更には基板間のばらつきを抑え、表面
層の膜厚均一性の高い高品質の基板（例えば、ＳＯＩ基
板）を作成することができる。
【００５４】一方、前処理液を多孔質層の孔に染み込ま
せることなく、最初からエッチング液を染み込ませる場
合、多孔質層の孔に存在する気体をエッチング液により
置換することになるため、染み込み時間として長時間を
要する。したがって、各孔に関しての染み込み時間にば
らつきが生じ易く、その結果、各孔のエッチングの進行
にもばらつきが生じ易い。このばらつきは、量産工程に
おいて歩留まりの低下を齎すことにも成りかねない。
【００５５】この実施の形態において、前処理液として
は、例えば水が好適である。前処理液として水を採用す
ると、前処理液をエッチング液により置換した際に前処
理液がエッチング液に対して与える影響が小さく、エッ
チング液の劣化を抑えることができるからである。
【００５６】多孔質材料がＳｉである場合は、前処理液
としては、水の他、酸化作用を有する液体、例えば、過
酸化水素水、硝酸、塩酸等が好適であり、エッチング液
としては、例えば、弗酸が好適である。
【００５７】図１は、本発明の好適な実施の形態に係る
多孔質層の除去方法の原理を説明するための図である。
図１（ａ）〜図１（ｄ）において、２０１は下地の基板
（第2の基板）、２０２は多孔質層、２０３は前処理
液、２０４はエッチング液を示す。
【００５８】まず、図１（ａ）に示す工程では、前処理
液２０３を多孔質層２０２の孔の最深部まで染み込ませ
る。この際、処理の対象物（例えば、貼り合せ基板）に
超音波を供給することが好ましい。超音波を供給した場
合、孔内に前処理液２０３が染み込む速度が速いからで
ある。
【００５９】前処理液２０３を多孔質層２０２の孔の最
深部まで染み込ませた後、図１（ｂ）に示す工程では、
前処理液２０３をエッチング液２０４で置換する。な
お、この明細書において、「置換」というときは、エッ
チング液（例えば、弗酸）２０４中のイオン（例えば、
弗素イオン、水素イオン）が前処理液（例えば、水）２
０３中に拡散することにより、孔内をエッチング液２０
４で満たすことを含むものとする。この工程の実行の
際、処理の対象物に超音波を供給することが好ましい。
超音波の供給により、前処理液２０３をエッチング液２
０４で速やかに置換することができるからである。
【００６０】以上のように、多孔質層２０２の孔に前処
理液２０３を染み込ませた後に、該前処理液２０３をエ
ッチング液２０４で置換することにより、多孔質層２０
２の孔にエッチング液を速やかに染み込ませることがで
きる。その結果、染み込み時間のばらつきによるエッチ
ングのばらつきを抑制することができる。
【００６１】次いで、図１（ｃ）に示す工程では、エッ
チング作用により多孔質層２０２の孔を拡大させる。こ
の際、超音波の供給を中止するか、或いは、超音波の強
度を小さくすることが好ましい。これは次のような理由
による。
【００６２】孔壁が所定の薄さになると多孔質層の崩壊
が開始するため、多孔質層の薄い部分では当該多孔質層
の崩壊が早く起こり、当該部分では下地の基板２０１の
表面がエッチングされることになる。この場合、基板２
０１の平坦性が阻害されることは言うまでもない。ま
た、下地が膜の場合には、面内及び基板間の膜厚の均一
性を劣化させることになる。一方、前述のように、多孔
質層２０２の孔を拡大させる際に超音波の供給を中止し
た場合は、それを中止しない場合に比べて、孔壁がより
薄くならないと孔が崩壊しないため、部分的に過度にエ
ッチングが進行することを防止することができる。
【００６３】なお、処理の対象物に超音波を供給しない
場合においても、エッチングは横方向（面方向）のみな
らず下地方向にも進む。しかし、この場合のエッチング
の影響は、超音波を供給した場合に比べて軽微である。
【００６４】次いで、図１（ｄ）に示す工程では、孔壁
が薄くなった多孔質層２０２を除去する。この工程に
は、エッチングの他、研磨、スクラバー洗浄、ウォータ
ージェット法等を適用することができる。この工程で
は、エッチングにより構造的に脆弱になった多孔質層を
一気に除去する。
【００６５】図１（ｄ）に示す工程にエッチングを適用
する場合、図１（ｂ）〜図１（ｄ）に示す工程を同一の
エッチング槽を用いて実行することができる。この場
合、図１（ｃ）に示す工程において、超音波の供給を一
旦中止し、超音波の再度の供給によって多孔質層の最深
部の孔壁が全領域において一気に崩壊し得る程度に薄く
なるまで待ち、その後、図１（ｄ）の工程を実行する
（超音波を供給しながらのエッチング）。これにより、
多孔質層を一気に除去し、処理の対象物の全域において
略同時に下地である基板２０１を露出させることができ
る。したがって、エッチングのばらつきを抑制し、下地
である基板２０１の平坦性を維持することができる。
【００６６】以上の多孔質層の除去方法は、多数枚の基
板の一括処理に容易に適用することができる。すなわ
ち、図１（ｃ）に示す工程において、多数枚の処理の対
象物の夫々に関して、多孔質層の最深部の孔壁が全領域
において一気に崩壊し得る厚さに到達した後に、図１
（ｄ）に示す工程を実行すればよい。
【００６７】この多孔質層の除去方法は、処理の対象物
を完全にエッチング液に浸漬して行うことが好ましく、
この場合、エッチング液と大気との界面付近において処
理の対象物にパーティクルが付着することを防止するこ
とができる。
【００６８】この多孔質層の除去方法によれば、超音波
を供給することにより、エッチングを促進して多孔質層
の破壊を促進する他、処理の対象物からパーティクルを
効率的に除去することができる。
【００６９】ここで、超音波源（例えば、超音波振動
子）と処理の対象物との相対的な位置関係、より具体的
には、超音波振動面とエッチング液の液面との間に生じ
る定在波と基板との位置関係を変化させながら多孔質層
の除去を行うことにより、基板の面内の全域において均
一な処理を行うことができる。この方法としては、例え
ば、基板を回転させる方法、基板を揺動させる方法、基
板を収容したキャリアを揺動させる方法、超音波源を移
動させる方法等がある。
【００７０】以下に、多孔質層の除去方法の好適な応用
例を説明する。 （応用例１）この応用例は、物体の加工方法に関する。
図２は、この応用例に係る加工方法を示す図である。図
２(a)に示す工程では、部分的に多孔質Ｓｉ部４０２を
有するＳｉ基板４０１を作成する。これは、例えば、Ｓ
ｉ基板上にレジスト膜を形成し、これをリソグラフィー
工程によりパタニングした後に、その結果物を陽極化成
することにより得られる。ここで、レジスト膜の代わり
に、例えば、パタニングしたＳｉ3Ｎ4膜やワックス等を
採用することもできる。このワックスとしては、耐弗酸
性のワックス、例えばアピエゾンワックス（商品名）が
好適である。
【００７１】次いで、図２（ｃ）に示す工程では、多孔
質Ｓｉ部４０２を除去する。具体的には、まず、図２
（ｂ）に示す基板を、前処理液（例えば、純水）を満た
した処理槽にセットし、前処理液を多孔質Ｓｉ部４０２
に染み込ませる。この際、染み込み時間を短縮するため
に、基板に超音波を供給することが好ましい。
【００７２】次いで、前処理液を多孔質Ｓｉ部４０２に
染み込ませた基板を、エッチング液（例えば、弗酸）を
満たしたエッチング槽にセットし、多孔質Ｓｉ部４０２
の孔内の前処理液をエッチング液により置換し、多孔質
Ｓｉ部４０２の孔壁をエッチングする。この際、エッチ
ングを加速する観点から考えると、基板に超音波を供給
することが好ましい。一方、エッチングの進行のばらつ
きを抑制する観点から考えると、前処理液をエッチング
液で置換した後に、超音波の供給を中止することが好ま
しい。
【００７３】このエッチング処理において、多孔質Ｓｉ
部４０２の孔壁が次第に薄くなる。この時、表面（図中
の下方）から見た多孔質Ｓｉ部４０２の色も次第に薄く
なり、十分に孔壁が薄くなると下地である非多孔質層
（パターン）４０３が透けて見えるようになる。
【００７４】この状態で、残存した多孔質Ｓｉ部を除去
する。この除去の方法としては、例えば、１）超音波を
供給しながらエッチングする方法、２）Ｓｉのエッチン
グ速度が高いエッチング液によりエッチングする方法等
がある。
【００７５】なお、強固な構造物を残すのであれば、ウ
ォータージェット法により多孔質Ｓｉ部を除去してもよ
い。
【００７６】ここで、Ｓｉ基板４０１の全体を多孔質Ｓ
ｉにすることにより、該基板上に形成された非多孔質層
のみを残すことができる。また、上記の例の如く非多孔
質層４０３をパタニングしておくことにより、例えば、
図２（ｃ）に示す片持ち梁のように、種々の構造体を形
成することができる。
【００７７】（応用例２）この応用例は、半導体基板の
製造方法に関する。図３は、この応用例に係る半導体基
板の製造方法に関する。まず、図３（ａ）に示す工程で
は、第１のＳｉ単結晶基板５０１を用意して、その片面
に多孔質Ｓｉ層５０２を形成する。次いで、図３（ｂ）
に示す工程では、多孔質Ｓｉ層５０２の表面に少なくと
も１層の非多孔質層５０３を形成する。この非多孔質層
５０３としては、例えば、単結晶Ｓｉ層、多結晶Ｓｉ
層、非晶質Ｓｉ層、金属層、化合物半導体層、超伝導層
等が好適である。また、この非多孔質層５０３として、
MOSFET等の素子構造を含む層を形成してもよい。更に、
最表面層にＳｉＯ2層５０４を形成してこれを第１の基
板とすることが好ましい。このＳｉＯ2層５０４は、後
続の工程で第１の基板と第２の基板５０５とを貼り合わ
せた際に、その貼り合わせの界面の界面準位を活性層か
ら離すことができるという意味でも有用である。
【００７８】次いで、図３（ｄ）に示すように、別途用
意した第2の基板５０５と図３（ｃ）に示す第１の基板
とを、ＳｉＯ2層５０４を挟むようにして、室温で密着
させる。その後、陽極接合処理、加圧処理、あるいは必
要に応じて熱処理を施すこと、あるいはこれらの処理を
組合わせることにより、貼り合わせを強固なものにして
も良い。
【００７９】なお、非多孔質層５０３として、単結晶Ｓ
ｉ層を形成した場合には、例えば該単結晶Ｓｉ層の表面
に熱酸化等の方法によってＳｉＯ2層５０４を形成した
後に第２の基板５０５と貼り合わせることが好ましい。
【００８０】第２の基板５０５としては、Ｓｉ基板、Ｓ
ｉ基板上にＳｉＯ2層を形成した基板、石英等の光透過
性の基板、サファイヤ等が好適である。しかし、第２の
基板５０５は、貼り合わせに供される面が十分に平坦で
あれば十分であり、他の種類の基板であっても良い。
【００８１】なお、図３（ｄ）は、ＳｉＯ2層５０４を
介して第１の基板と第２の基板とを貼り合わせた状態を
示しているが、このＳｉＯ2層５０４は、非多孔質層５
０３または第２の基板がＳｉでない場合には設けなくて
も良い。
【００８２】また、貼り合わせの際には、第１の基板と
第２の基板との間に絶縁性の薄板を挟んでも良い。
【００８３】次いで、図３（ｅ）に示す工程では、多孔
質Ｓｉ層５０２を境にして、第1のＳｉ基板５０１側を
第2の基板側から除去する。除去の方法としては、研
削、研磨或いはエッチング等により第１の基板側を廃棄
する方法と、多孔質Ｓｉ層５０２を境にして第１の基板
側と第2の基板側とに分離する方法とがある。
【００８４】次いで、図３（ｆ）に示す工程では、第2
の基板側の表面に残存する多孔質Ｓｉ層５０２を除去す
る。具体的には、まず、図３（ｅ）に示す第2の基板側
を前処理液を満たした処理槽にセットし、前処理液を多
孔質Ｓｉ層５０２に染み込ませる。この際、染み込み時
間を短縮するために、基板に超音波を供給することが好
ましい。前処理液としては、例えば、純水の他、酸化作
用のある過酸化水素水、硝酸、塩酸等を含む液体が好適
である。
【００８５】次いで、前処理液を多孔質Ｓｉ層５０２に
染み込ませた基板を、エッチング液を満たしたエッチン
グ槽にセットし、多孔質Ｓｉ層５０２の孔内の前処理液
をエッチング液により置換し、多孔質Ｓｉ層５０２の孔
壁をエッチングする。この際、エッチングを加速する観
点から考えると、基板に超音波を供給することが好まし
い。一方、エッチングの進行のばらつきを抑制する観点
から考えると、前処理液ををエッチング液で置換した後
に、超音波の供給を中止することが好ましい。エッチン
グ液としては、例えば、弗酸等が好適である。
【００８６】このエッチング処理において、多孔質Ｓｉ
層５０２の孔壁が次第に薄くなる。この時、表面から見
た多孔質Ｓｉ層５０２の色も次第に薄くなり、十分に孔
壁が薄くなると下地である非多孔質層（例えば、単結晶
Ｓｉ層）５０３が透けて見えるようになる。
【００８７】この状態で、残留した多孔質Ｓｉ層５０２
を除去する。この除去の方法としては、例えば、１）再
度超音波を供給しながらエッチングする方法、２）Ｓｉ
のエッチング速度が高いエッチング液によりエッチング
する方法、３）ウォータージェット法により多孔質Ｓｉ
層５０２を除去する方法、４）多孔質Ｓｉ層５０２を研
磨する方法、５）スクラバー洗浄する方法等がある。
【００８８】図３（ｆ）は、上記の方法で得られる半導
体基板（ＳＯＩ基板）を概略的に示す図である。第2の
基板５０５上に絶縁層（例えば、ＳｉＯ2層）５０４を
介して非多孔質層(例えば、単結晶Ｓｉ層）５０３が平
坦かつ均一な膜厚で形成される。この方法によれば、良
好な品質を有する大面積の半導体基板を製造することが
できる。
【００８９】例えば、第２の基板５０５として絶縁性の
基板を採用すると、上記の製造方法によって得られる半
導体基板は、絶縁された電子素子の形成に極めて有用で
ある。
【００９０】ここで、図３（ｄ）に示す貼り合せ基板を
多孔質Ｓｉ層５０２で分割した場合には、第1の基板５
０１上に残留する多孔質Ｓｉ層５０２を除去して、必要
に応じて、その表面を平坦化した後に、再利用すること
ができる。
【００９１】次に、多孔質層を除去するために好適なウ
ェハ処理装置の具体例を列挙する。なお、以下に挙げる
ウェハ処理装置は、多孔質層に前処理液を染み込ませる
工程（前工程）と、前処理液をエッチング液により置換
してエッチングを行う工程(主工程）との双方に使用す
ることができる。ここで、処理液を交換することによ
り、１つのウェハ処理装置を前工程及び主工程の双方に
使用してもよいし、前工程用のウェハ処理装置と主工程
用のウェハ処理装置を別途に設けてもよい。
【００９２】（処理装置の構成例１）図４は、多孔質層
を除去するために好適なウェハ処理装置の概略構成を示
す斜視図である。
【００９３】このウェハ処理装置１００のうち処理液が
接触し得る部分は、用途に応じて、石英、プラスチック
等で構成することが好ましい。プラスチックとしては、
例えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリ
プロピレン、ポリブチレンテレフタレート（ＰＢＴ）ま
たはポリエーテルエーテルケトン（ＰＥＥＫ）等が好適
である。このうち弗素樹脂としては、例えば、ＰＶＤ
Ｆ，ＰＦＡ，ＰＴＦＥ等が好適である。
【００９４】このウェハ処理装置１００は、ウェハ処理
槽１１０と、オーバーフロー槽１２０と、超音波槽１３
０と、ウェハ１４０を回転させながら支持するウェハ回
転機構（１１１〜１１９）とを有する。
【００９５】ウェハを処理する際には、ウェハ処理槽１
１０に処理液（前処理液又はエッチング液）を満たす。
ウェハ処理槽１１０の上部の周囲には、ウェハ処理槽１
１０から溢れた処理液を一旦貯留するためのオーバフロ
ー槽１２０が設けられている。オーバフロー槽１２０に
一旦貯留された処理液は、オーバフロー槽１２０の底部
から循環器１２１に向けて排出パイプ２１ａを通して排
出される。循環器１２１は、排出された処理液をフィル
タリングしてパーティクルを除去し、供給パイプ１２１
ｂを介してウェハ処理槽１１０の底部に送り出す。した
がって、ウェハ処理槽１１０内のパーティクルが効率的
に除去される。
【００９６】ウェハ処理槽１１０の深さは、ウェハ１４
０が完全に埋没する深さにすることが好ましく、これに
より大気中や液面付近のパーティクルがウェハ１４０に
吸着することを防止することができる。
【００９７】ウェハ処理槽１１０の下部には、超音波槽
３０が配置されている。超音波槽１３０の内部には、調
整機構１３２により超音波源１３１が支持されている。
この調整機構１３２は、超音波源１３１とウェハ処理槽
１１０との相対的な位置関係を調整する機構として、超
音波源１３１の上下方向の位置を調整するための機構
と、水平面内の位置を調整するための機構とを有し、こ
の機構により、ウェハ処理槽１１０、より詳しくはウェ
ハ１４０に供給される超音波を最適化することができ
る。超音波源１３１は、発生する超音波の周波数や強度
を調整する機能を備えることが好ましく、これにより超
音波の供給をさらに最適化することができる。このよう
に、ウェハ１４０に対する超音波の供給を最適化するた
めの機能を備えることにより、多様な種類のウェハに個
別に対向可能になる。超音波槽１３０には、超音波伝達
媒体（例えば、水）が満たされており、この超音波伝達
媒体によりウェハ処理槽１１０に超音波が伝達される。
【００９８】このウェハ処理装置１００は、超音波源１
３１のオン・オフを制御する制御部を有し、該制御部に
より、上記の多孔質層の除去処理を制御することができ
る。
【００９９】ウェハ１４０は、ウェハ１４０に係合する
溝１１１ａを有する４本のウェハ回転ロッド１１１によ
ってウェハ処理槽１１０の底面に対して略垂直に保持さ
れる。このウェハ回転ロッド１１１は、ウェハ１４０を
回転させながら支持する機能を有し、ウェハ回転機構の
一部をなす。各ウェハ回転ロッド１１１は、対向する一
対のロッド支持部材１１８により回動可能に支持されて
おり、モータ１１９が発生する駆動トルクを伝達されて
夫々同一方向に回転する。また、各ウェハ回転ロッド１
１１は、超音波の伝達を阻害しない程度に小径にするこ
とが好ましい。
【０１００】なお、ウェハ回転ロッド１１１の本数は、
少ない方が好ましいが、ウェハ１４０との摩擦力を確保
することを考慮すると、ウェハ１４０の転がり方向（Ｘ
軸方向）の移動を制限する２本のウェハ回転ロッド１１
１と、ウェハ１４０を下方から支持するための２本のウ
ェハ回転ロッド１１１を設けることが好ましい。ウェハ
の下方に２本のウェハ回転ロッド１１１を適切な間隙を
もって配置することにより、オリエンテーション・フラ
ットを有するウェハに対する駆動トルクの伝達を効率化
することができる。これは、ウェハの下方に１本のウェ
ハ回転ロッド１１１しか存在しない場合には、当該ウェ
ハ回転ロッド１１１上にオリエンテーション・フラット
が位置する場合に、当該ウェハ回転ロッド１１１によっ
てはウェハを回転させることができないからである。
【０１０１】通常、ウェハ処理槽１１０の底面と液面と
の間には定在波、すなわち、超音波の強度が強い部分と
弱い部分とが形成されるが、このウェハ処理装置１００
は、ウェハ１４０を回転させながら処理することができ
るため、定在波に起因する処理の不均一性が低減され
る。
【０１０２】このウェハ処理装置１００は、ウェハ処理
槽１１０の底部やウェハ４０の周囲の部材を可能な限り
排除した構造を有するため、ウェハ１４０に対する超音
波の供給を効率化すると共に均一化することができる。
また、このような構造により、ウェハ１４０の付近にお
ける処理液の流動が自由になるため、ウェハに対する処
理を均一化し、処理不良の発生を防止することができ
る。
【０１０３】（ウェハ処理装置の構成例２）図５は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。
【０１０４】このウェハ処理装置１０のうち処理液が接
触し得る部分は、用途に応じて、石英、プラスチック等
で構成することが好ましい。プラスチックとしては、例
えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリプ
ロピレン、ポリブチレンテレフタレート（ＰＢＴ）また
はポリエーテルエーテルケトン（ＰＥＥＫ）等が好適で
ある。このうち弗素樹脂としては、例えば、ＰＶＤＦ，
ＰＦＡ，ＰＴＦＥ等が好適である。
【０１０５】このウェハ処理装置１０は、ウェハ処理槽
１１と、ウェハホルダ２１をウェハ処理槽１１内で揺動
させるためのホルダ駆動機構３１とを有する。また、ウ
ェハ処理装置１０は、超音波槽６１を有することが好ま
しい。
【０１０６】ウェハを処理する際には、ウェハ処理槽１
１に処理液（前処理液又はエッチング液）を満たす。ウ
ェハ処理槽１１には、４面オーバーフロー槽１２が設け
られており、フィルタを内蔵した循環器７１により処理
液をウェハ処理槽１１の底部よりウェハ処理槽１１内に
供給する。ウェハ処理槽１１から溢れた処理液は４面オ
ーバーフロー槽１２に貯留され、４面オーバーフロー槽
１２の底部から循環器７１に向けて排出される。このウ
ェハ処理装置１０は、ホルダ駆動機構３１によりウェハ
ホルダ２１を揺動させながら同時に処理液を撹拌するた
め、処理液の液面を一定に維持するために上記の４面オ
ーバーフロー槽１２を含む循環系が極めて有用である。
【０１０７】ウェハホルダ２１は、一般に市販されてい
る製品をそのまま使用することができるが、石英、プラ
スチック等で構成したものが好ましい。プラスチックと
しては、例えば、弗素樹脂、塩化ビニール、ポリエチレ
ン、ポリプロピレン、ポリブチレンテレフタレート（Ｐ
ＢＴ）またはポリエーテルエーテルケトン（ＰＥＥＫ）
等が好適である。このうち弗素樹脂としては、例えば、
ＰＶＤＦ，ＰＦＡ，ＰＴＦＥ等が好適である。
【０１０８】ホルダ駆動機構３１は、ウェハホルダ２１
を把持する一対の把持部３１ａを有し、この一対の把持
部３１ａによりウェハホルダ２１を把持してウェハ処理
槽１１内に浸漬させると共に、ウェハ処理槽１１内にお
いてウェハホルダ２１を揺動させながらウェハ４０に対
して所望の処理を施すことができる。したがって、ホル
ダ駆動機構３１は、一方では、前の工程が終了したウェ
ハ４０が収容されたウェハホルダ２１をウェハ処理槽１
１に搬送する機能や次の工程に搬送する機能を有し、他
方では、ウェハ処理装置１０の一部としての機能を有す
る。
【０１０９】なお、この実施の形態は、把持部３１ａに
よりウェハホルダ２１を保持することによりウェハ４０
を間接的に保持するものであるが、例えば、把持部３１
を吸着パッド等に置換えることにより、ウェハ４０を直
接的に保持可能な構成にすることもできる。また、ウェ
ハ４０の保持する方向は、ウェハ処理槽１１の底面に垂
直な方向に限られず、例えば、該底面に平行する方向等
であっても良い。
【０１１０】超音波槽６１内には、超音波源５１が配さ
れ、超音波伝達媒体（例えば、水）で満たされている。
この超音波源５１は、上下及び／または左右に超音波源
５１の位置を調整するための調整機構６２上に固定され
ている。この調整機構６２により超音波源５１とウェハ
処理槽１１との位置関係を調整することにより、ウェハ
処理槽１１、より詳しくはウェハ４１に供給される超音
波を最適化することができる。超音波源５１は、発生す
る超音波の周波数や強度を調整する機能を備えることが
好ましく、これにより超音波の供給をさらに最適化でき
る。このように、ウェハ４１に対する超音波の供給を最
適化するための機能を備えることにより、多様な種類の
ウェハに個別に対応可能になる。
【０１１１】このウェハ処理装置１０は、超音波源５１
のオン・オフを制御する制御部を有し、該制御部によ
り、上記の多孔質層の除去処理を制御することができ
る。
【０１１２】（ウェハ処理装置の構成例３）図６は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。図７Ａ〜図７Ｅは、図６に示すウェ
ハ処理装置の動作を示す図である。図８は、図６に示す
ウェハ処理装置における揺動支援部材の斜視図である。
【０１１３】ウェハ処理槽１１の底部には、ホルダ駆動
機構３１によりウェハ４０を揺動する際に、ウェハ４０
の揺動の効率を高めるための揺動支援部材１３を備える
ことが好ましい。この揺動支援部材１３は、ウェハホル
ダ２１が移動する際に、ウェハホルダ２１に保持された
ウェハ４０の外周部に接触し、摩擦力によりウェハ４０
を回転させると共にウェハホルダ２１内で上下に移動さ
せる。したがって、この揺動支援部材１３は、処理後の
ウェハの面内均一性を向上させる上で有用である。
【０１１４】さらに、この揺動支援部材１３を上下（ｙ
軸方向）及び／又は左右（ｘ軸方向）に移動せしめる駆
動機構を備えることも有効である。この場合、揺動支援
部材１３自体が移動することによりウェハ４０を回転さ
せると共にウェハホルダ２１内で上下に移動させること
ができる。したがって、ホルダ駆動機構３１によりウェ
ハホルダ２１を移動させる範囲を小さくすること、換言
すると、ウェハ処理槽１１を小型化することができる。
【０１１５】超音波槽６１内には、超音波源５１が配さ
れ、超音波伝達媒体（例えば、水）で満たされている。
この超音波源５１は、上下及び／または左右に超音波源
５１の位置を調整するための調整機構６２上に固定され
ている。この調整機構６２により超音波源５１とウェハ
処理槽１１との位置関係を調整することにより、ウェハ
処理槽１１、より詳しくはウェハ４０に供給される超音
波を最適化することができる。超音波源５１は、発生す
る超音波の周波数や強度を調整する機能を備えることが
好ましく、これにより超音波の供給をさらに最適化でき
る。このように、ウェハ４０に対する超音波の供給を最
適化するための機能を備えることにより、多様な種類の
ウェハに個別に対応可能になる。
【０１１６】このウェハ処理装置１０は、超音波源５１
のオン・オフを制御する制御部を有し、該制御部によ
り、上記の多孔質層の除去処理を制御することができ
る。
【０１１７】図７Ａ〜図７Ｅは、ウェハの揺動方式を説
明するための図である。これらの図において、矢印はウ
ェハホルダ２１の移動方向を示す。図７Ａは、ウェハの
揺動動作を開始する直前の状態を示している。ウェハの
揺動動作の開始が指示されると、コンピュータ制御の
下、先ず、図７Ｂに示すように、ホルダ駆動機構３１は
把持部３１ａを下方向に押し下げる。この押し下げの中
途でウェハ４０の外周部は揺動支援部材１３に接する。
したがって、ウェハ４０は揺動支援部材１３によって下
部を支えられる。
【０１１８】揺動支援部材１３は、ウェハ４０に接触す
る際に僅かではあるがパーティクルを発生させる可能性
がある。そこで、図８に示すように先端部分をＲ加工す
ることにより、滑らかにウェハ４０と接するようにする
ことが好ましい。
【０１１９】揺動支援部材１３は、ウェハ４０の揺動を
支援できれば十分であるから、超音波の伝達を阻害しな
いような形状、例えば、薄板状にすることができる。こ
れにより、ウェハ４０に供給される超音波を均一化し、
もってウェハ４０に施す処理を均一化することができ
る。
【０１２０】また、このウェハ処理装置１０は、ウェハ
４０と揺動支援部材１３との相対的な位置関係、換言す
ると、ウェハ４０とウェハ処理槽１１との相対的な位置
関係を変化させながらウェハ４０に対して処理を施すた
め、揺動支援部材１３によって生じ得る僅かな超音波の
不均一性も問題とならない。ウェハホルダ２１の押し下
げ量は、ある程度大きい方が、ウェハ４０と揺動支援部
材１３との接触圧力を大きくすることができるため、揺
動支援部材１３とウェハ４０との滑りをなくして動作不
良を防止することができる。これは、押し下げ量が小さ
すぎると、ウェハ４０に対する重力が揺動支援部材１３
の先端部に作用する割合よりもウェハホルダ２１に作用
する割合が大きくなるためである。この実施の形態に係
る形状の揺動支援部材１３を用いた場合、押し下げ量
は、ウェハ４０が揺動支援部材１３に接触してから３０
ｍｍ程度とすることが好ましい。
【０１２１】ウェハホルダ２１の押し下げ動作が終了す
ると、ホルダ駆動機構３１は、コンピュータ制御の下、
図７Ｃに示すように、把持部３１ａを右方向（ｘ軸の正
方向）に移動させる。これにより、ウェハ４０は、時計
回りに回転しながら、ウェハ処理槽１１内において、右
方向（ｘ軸の正方向）に略水平に移動する。把持部３１
ａの移動量は、ウェハホルダ２１の下部の開口部に衝突
しない範囲に設定する必要がある。
【０１２２】ウェハホルダ２１の右方向（ｘ軸の正方
向）への動作が終了すると、ホルダ駆動機構３１は、コ
ンピュータ制御の下、図７Ｄに示すように、把持部３１
ａを上方向に移動させる。把持部３１ａの移動量は、ウ
ェハ４０が処理液の液面１４の近傍に至らない範囲にす
ることが好ましい。これは、ウェハ４０が液面１４の近
傍に至ると、ウェハ４０の表面にパーティクルが付着す
る虞があるからである。ウェハのホルダ２１の上方向へ
の動作が終了すると、ホルダ駆動機構３１は、コンピュ
ータ制御の下、図７Ｅに示すように、把持部３１ａを左
方向（ｘ軸の負方向）へ移動させ、初期状態（図７Ａ）
に戻す。
【０１２３】以上の動作（図７Ａ→図７Ｂ→図７Ｃ→図
７Ｄ→図７Ｅ）を繰り返すことにより、ウェハ４０を適
切に揺動させることができ、ウェハ４０に施す処理を均
一化することができる。
【０１２４】このウェハ処理装置１０に拠れば、超音波
槽６１を調整することによって超音波の供給が最適化さ
れた領域においてウェハ４０を揺動させるため、ウェハ
４０に作用する超音波を最適化することができる。
【０１２５】ところで、超音波の定常波は定間隔で腹と
節とを有することが知られている。したがって、超音波
をウェハ処理槽１１内において均一化することは困難で
ある。
【０１２６】しかし、このウェハ処理装置１０は、ホル
ダ駆動機構３１によりウェハ４０を揺動させるため、超
音波の強度の不均一な分布に拘わらず、ウェハ４０に対
する処理を均一化することができる。なお、ウェハ４０
を移動させる方向は、例えば、水平方向のみ、垂直方向
のみ、斜め方向のみ等の単純なものであっても、ウェハ
４０に対する処理の均一化に寄与させることができる。
また、ウェハ４０をその軸方向（Ｚ軸方向）にも揺動さ
せることにより、水平面内における超音波の強度部分に
よるウェハ間の処理の不均一性等をも是正することがで
きる。
【０１２７】このウェハ処理装置１０は、さらに、揺動
支援部材１３を備えているため、ウェハ４０の揺動量を
効率的に高めることができる。なお、揺動支援部材１３
の固定位置はウェハ処理槽１１の底部に限定されず、ウ
ェハホルダ２１の全ウェハ４０に接触し得る構造であれ
ば、例えば、ウェハ処理槽１１の側壁に固定しても良い
し、例えば、ホルダ駆動機構３１に固定しても良い（こ
の場合は、把持部３１ａとの相対的な位置関係を変化さ
せる機構を設ける）。
【０１２８】さらに、このウェハ処理装置１０に拠れ
ば、ウェハ処理槽１１内に駆動機構が存在しないため、
駆動機構に起因するパーティクルが発生しない。
【０１２９】（ウェハ処理装置の構成例４）図９は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。
【０１３０】このウェハ処理装置３００は、ウェハ移動
機構８０によって、ウェハ処理槽１１の底面に対して略
平行（すなわち、超音波の振動面に対して略平行）にウ
ェハ４０を保持して、ウェハ処理槽１１内の処理液（前
処理液又はエッチング液）に完全に浸漬した状態で揺動
させることにより、ウェハ４０に施す処理を均一化する
と共にパーティクルによる汚染を防止するものである。
【０１３１】ウェハ移動機構８０は、アーム８１によっ
てウェハ４０を把持し、ウェハ処理槽１１内においてウ
ェハ４０を揺動させる。この揺動は、超音波の振動面を
横切るような方向（すなわち、上下方向）の他、該振動
面に平行な方向（すなわち、水平方向）が好ましい。
【０１３２】このウェハ処理装置３００においても、ウ
ェハ４０を処理液に完全に浸漬した状態で処理すること
が好ましく、この場合、処理液と気体との界面付近にお
いてウェハ４０にパーティクルが付着することを防止す
ることができる。
【０１３３】このウェハ処理装置３００に拠れば、ウェ
ハ４０をウェハ処理槽１１内で揺動させることにより、
ウェハ４０に施す処理を均一化することができる。
【０１３４】（ウェハ処理装置の構成例５）図１０は、
多孔質層を除去するために好適なウェハ処理装置の概略
構成を示す図である。上記の構成例２乃至構成例４に係
るウェハ処理装置は、ウェハを揺動させながら処理する
ものであるが、この構成例に係るウェハ処理装置５００
は、ウェハを揺動させる代わりに処理液（前処理液又は
エッチング液）の流れを速くしたものである。
【０１３５】このウェハ処理装置５００は、ウェハ処理
槽１１の下部にウェハホルダ２１の支持部７３を設け、
該支持部７３の下部の吹き出し口７２により、循環器７
１から供給される処理液を高速に吹き出す。支持部７３
には、複数の開口部が設けられており、吹き出し口７２
から吹き出された処理液は、この開口部を通して上方に
移動する。
【０１３６】このように処理液の循環を高速にすること
により、ウェハ４０に対する処理を均一化することがで
きる。
【０１３７】なお、上記のような循環機構（７１〜７
３）を例えば図５に示すウェハ処理装置１０に組み込む
ことも有効である。
【０１３８】（ウェハ処理装置の構成例６）上記の各ウ
ェハ処理装置は、超音波源を制御することにより、ウェ
ハ処理槽に超音波を供給するか否かを切替えるものであ
るが、例えば、超音波源とウェハとの間に、必要に応じ
て超音波の伝達を遮断するための機構を設けてもよい。
【０１３９】ここでは一例として図５又は図６に示すウ
ェハ処理装置の変形例を挙げる。図１１は、図５又は図
６に示すウェハ処理装置の変形例を示す図である。な
お、図１１において、オーバーフロー槽や循環器等は省
略されている。
【０１４０】この変形例に係るウェハ処理装置は、超音
波源５１とウェハ処理槽１１の底面との間に、必要に応
じて超音波の伝達を遮断するシャッタ９１，９２を有す
る。このシャッタ９１，９２は、ウェハ処理槽１１に超
音波を伝達させる場合には、図１１（ａ）に示すよう
に、不図示の駆動部により開放され、ウェハ処理槽１１
に対する超音波の伝達を遮断する場合には、図１１
（ｂ）に示すように、不図示の駆動部により閉じられ
る。このシャッタ９１，９２の材質としては、超音波を
伝達しにくい材質、例えば、ＰＦＡやＰＴＦＥが好適で
ある。
【０１４１】（ウェハ処理装置の構成例７）図１２は、
多孔質層を除去するために好適なウェハ処理装置の概略
構成を示す図である。図１２（ａ）は正面図、図１２
（ｂ）は側面図、図１２（ｃ）は平面図である。
【０１４２】このウェハ処理装置７００は、噴射ノズル
７００よりストライプ状の流体（例えば、水）７０１を
噴射し、この噴射された流体によりウェハ４０の多孔質
層４０ａを除去する。
【０１４３】図１２に示す例では、噴射ノズル７００よ
りウェハ４０に対して垂直に流体７０１を噴射しながら
ｚ軸方向に該噴射ノズル７００を走査することにより、
多孔質層４０ａを全面にわたって除去することができ
る。
【０１４４】（ウェハ処理装置の構成例８）図１３は、
多孔質層を除去するために好適なウェハ処理装置の概略
構成を示す図である。このウェハ処理装置は、前工程用
のウェハ処理装置１００ａと、主工程用のウェハ処理装
置１００ｂと、処理対象の基板を搬送するための搬送機
構８００とを備える。この前工程用及び主工程用のウェ
ハ処理装置１００ａ及び１００ｂとしては、例えば、図
４に示すウェハ処理装置１００を適用することができ
る。
【０１４５】搬送機構８００は、水平軸８０４に沿って
水平方向に移動可能であり、又、垂直軸８０３により垂
直方向に移動可能な搬送ロボット８０２を備える。この
搬送ロボット８０２は、処理対象の基板の裏面を吸着し
て保持するための吸着部を有する複数の基板保持機構８
０１を有する。
【０１４６】このウェハ処理装置では、まず、搬送機構
８００により処理対象の基板（表面に多孔質層を有する
基板）を前工程用のウェハ処理装置１００ａに搬送し、
そのウェハ処理槽内にセットする。そして、このウェハ
処理装置１００ａにより前工程を実行する。
【０１４７】次いで、前工程を施した基板を搬送機構８
００により主工程用のウェハ処理装置１００ｂに搬送
し、そのウェハ処理槽内にセットする。そして、このウ
ェハ処理装置１００ｂにより主工程を実行する。
【０１４８】次いで、主工程を施した基板を搬送機構８
００によりウェハ処理装置１００ｂから取り出して、例
えば、ウェハカセットに収容する。
【０１４９】このウェハ処理装置によれば、前工程及び
主工程を含む多孔質層の除去工程を自動で実行すること
ができる。
【０１５０】以下、上記の多孔質層の除去方法を適用し
た実施例を挙げる。
【０１５１】（実施例１）まず、単結晶Ｓｉ基板の表面
に、耐HF性の素材からなる膜を形成し、これをパタニン
グして開口部を有するマスクパターンを形成した。そし
て、該開口部により露出した部分の単結晶Ｓｉ基板に対
してＨＦ溶液中で陽極化成処理を施して多孔質層を形成
した。この処理により単結晶Ｓｉ基板に５０μｍ厚の多
孔質層を形成した。次いで、マスクパターンを除去し
た。なお、単結晶Ｓｉ基板の表面にマスクパターンを形
成する代わりに、多孔質層を形成すべき領域のみにＨＦ
溶液が接触し得るホルダに単結晶Ｓｉ基板をセットして
陽極化成処理を実行してもよい。次いで、結果物として
の基板を図４に示す前処理用のウェハ処理装置１００に
セットした。ここで、この前工程用のウェハ処理装置１
００のウェハ処理槽１１０には、予めアルコール含有溶
液（前処理液）を満たしておいた。この前処理用のウェ
ハ処理装置１００において、約2時間、基板を回転させ
ると共に１ＭＨｚ付近の超音波を印加しながら、多孔質
Ｓｉ層中にアルコール含有溶液を染み込ませた（前工
程）。
【０１５２】次いで、前工程を施した基板を図４に示す
主工程用のウェハ処理装置１００にセットした。ここ
で、この主工程用のウェハ処理装置１００のウェハ処理
槽１１０には、予め、弗酸、過酸化水素水及び純水の混
合液（エッチング液）を満たしておいた。この主工程用
の処理装置１００において、約０．５時間、基板を回転
させると共に０．２５ＭＨｚ付近の超音波を印加しなが
ら、多孔質Ｓｉ層中にエッチング液を染み込まさせた。
【０１５３】次いで、超音波源１３１の動作を停止させ
て、約１時間、基板をウェハ処理槽１１０中に放置し
た。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１５４】次いで、図１２に示す装置により多孔質Ｓ
ｉ層を完全に除去した。その結果、基板表面に深さ50μ
mの凹部を有する構造体を形成することができた。ここ
で、図１２に示す装置を使用する代わりに、超音波源１
３１の動作を停止させた後、基板をウェハ処理槽１１０
中に約２時間放置することによっても、多孔質Ｓｉ層を
完全に除去することができた。
【０１５５】なお、図５、図６、図９に示す装置によっ
ても、同様の構造体を形成することができることを確認
した。
【０１５６】（実施例２）まず、単結晶Ｓｉ基板の表面
に、耐HF性の素材からなる膜を形成し、これをパタニン
グして開口部を有するマスクパターンを形成した。そし
て、該開口部により露出した部分の単結晶Ｓｉ基板に対
してＨＦ溶液中で陽極化成処理を施して、裏面側まで至
る多孔質層を形成した。この処理によりをパターニング
して開口部を設け、その開口部のみ陽極化成により多孔
質層を形成し、その後、マスクパターンを除去した。な
お、単結晶Ｓｉ基板の表面にマスクパターンを形成する
代わりに、多孔質層を形成すべき領域のみにＨＦ溶液が
接触し得るホルダに単結晶Ｓｉ基板をセットして陽極化
成処理を実行してもよい。次いで、結果物としての基板
の表面に厚さ１μｍの単結晶Ｓｉ層をエピタキシャル成
長法により形成した。
【０１５７】次いで、結果物としての基板を図４に示す
前処理用の処理装置１００にセットした。ここで、この
前処理用のウェハ処理装置１００のウェハ処理槽１１０
には、予め過酸化水素水を含有した溶液（前処理液）を
満たしておいた。この前処理用のウェハ処理装置１００
において、約６時間、基板を回転させると共に０．２５
ＭＨｚ付近の超音波を印加しながら、多孔質Ｓｉ層中に
前処理液を染み込ませた（前工程）。
【０１５８】次いで、前工程を施した基板を図４に示す
主工程用のウェハ処理装置１００にセットした。ここ
で、この主工程用のウェハ処理装置１００のウェハ処理
槽１１０には、予め、弗酸、過酸化水素水及び純水の混
合液（エッチング液）を満たしておいた。この主工程用
の処理装置１００において、約２時間、基板を回転させ
ると共に０．２５ＭＨｚ付近の超音波を印加しながら、
多孔質Ｓｉ層中にエッチング液を染み込まさせた。
【０１５９】次いで、超音波の印加を中止して、更に2
時間、基板をウェハ処理槽１１０内に放置した。これに
より、多孔質Ｓｉ層の孔壁が薄くなった。
【０１６０】次いで、約５分間、再度超音波源１３１を
動作させることにより、多孔質Ｓｉ層を完全に除去し
た。ここで、超音波源１３１を再度動作させる代わり
に、超音波源１３１の動作を停止させた後、基板をウェ
ハ処理槽１１０中に約4時間放置することによっても、
多孔質Ｓｉ層を完全に除去することができた。
【０１６１】以上の処理により、多孔質Ｓｉ層の上部に
形成されていたエピタキシャル層（単結晶Ｓｉ層）を含
む単結晶Ｓｉのメンブレンを形成することが形成でき
た。ここで、エピタキシャル層は、全面において略均一
の厚さを有していた。
【０１６２】事前にエピタキシャル層（単結晶Ｓｉ層）
の一部を除去しておくことにより、例えば図２（ｃ）に
示すように、単結晶Ｓｉを材料とする片持ち梁状の構造
体を形成することもできる。
【０１６３】なお、図５、図６、図９に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【０１６４】（実施例３）まず、第1の単結晶Ｓｉ基板
を準備し、その表面層をHF溶液中において陽極化成する
ことにより多孔質Ｓｉ層を形成した。その陽極化成条件
は以下の通りである。
【０１６５】 電流密度 ：7（ｍＡ／ｃｍ2） 陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1 時間 ：11（ｍｉｎ） 多孔質Ｓｉの厚み：12（μｍ） 次いで、この基板を酸素雰囲気中において400℃で1時間
酸化させた。この酸化により多孔質Ｓｉ層の孔の内壁は
熱酸化膜で覆われた。更に、多孔質Ｓｉ層上にCVD(Chem
ical Vapor Deposition)法により厚さ0.30μｍの単結晶
Ｓｉ層をエピタキシャル成長させた。その成長条件は以
下の通りである。
【０１６６】 ソ−スガス：SiＨ2Cl2/H2 ガス流量 ：0.5/180（ｌ/min） ガス圧力 ：80（Torr） 温度 ：950（℃） 成長速度 ：0.3（μｍ/ｍｉｎ） 次いで、このエピタキシャルSi層の表面に熱酸化法によ
り厚さ200nmのSiO2層を形成した。
【０１６７】次いで、この第１の基板のSiO2層の表面と
別途用意したSi基板（第2の基板）の表面とを貼り合わ
せた。
【０１６８】次いで、第1の基板側を研削、研磨、エッ
チング等の方法により除去して、第2の基板上の全域に
多孔質Si層を表出させた。
【０１６９】次いで、この第2の基板を図４に示す前処
理用のウェハ処理装置１００にセットした。ここで、こ
の前処理用のウェハ処理装置のウェハ処理槽１１０に
は、予め過酸化水素水を含有した溶液（前処理液）を満
たしておいた。この前処理用のウェハ処理装置１００に
おいて、約２時間、基板を回転させると共に０．２５Ｍ
Ｈｚ付近の超音波を印加しながら、多孔質Ｓｉ層中に前
処理液を染み込ませた（前工程）。
【０１７０】次いで、前工程を施した基板を図４に示す
主工程用のウェハ処理装置１００にセットした。ここ
で、この主工程用のウェハ処理装置１００のウェハ処理
槽１１０には、予め、弗酸、過酸化水素水及び純水の混
合液（エッチング液）を満たしておいた。この主工程用
の処理装置１００において、約０．５時間、基板を回転
させると共に０．２５ＭＨｚ付近の超音波を印加しなが
ら、多孔質Ｓｉ層中にエッチング液を染み込まさせた。
【０１７１】次いで、超音波源１３１の動作を停止させ
て、約１時間、基板をウェハ処理槽１１０中に放置し
た。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１７２】次いで、約５分間、再度超音波源１３１を
動作させることにより、多孔質Ｓｉ層を完全に除去し
た。この際、例えば図１０に示すように、エッチング液
を適度に循環させた方が、処理後の基板の面内の均一性
が良くなる。
【０１７３】なお、前工程用のウェハ処理装置と主工程
用のウェハ処理装置とを兼用することもできる。この場
合、前処理液である過酸化水素水を含有した溶液に弗酸
を添加することによりエッチング液を作ることができ
る。
【０１７４】上記のように、主工程（エッチング）に先
立って、過酸化水素水を含有した溶液等の前処理液を多
孔質Ｓｉ層に染み込ませ、孔壁を酸化させることによ
り、弗酸を含有したエッチング液を多孔質Ｓｉ層に染み
込ませ易くすることができる。ただし、前処理液は、酸
化作用のない液であってもよい。
【０１７５】エッチング液の染み込み時間は、例えば、
超音波を印加させること、基板を回転させること、処理
液を循環させることによっても短縮される。
【０１７６】以上のように、多孔質Ｓｉ層に前処理液を
染み込ませた後に、エッチング液に超音波を印加すると
共に該エッチング液を循環させ、更に、基板を回転させ
ながら前処理液をエッチング液により置換することによ
り、基板の多孔質層にエッチング液を速やかに染み込ま
せることができる。次いで、超音波の印加を中断して相
応の時間だけ放置することにより、全基板に関して、面
内の全域にわたり多孔質Ｓｉ層の孔壁の厚さを十分に薄
くすることができる。この状態で再度超音波を印加する
ことにより、全基板の全域にわたって均一に、残留して
いる多孔質Ｓｉを一括して除去することができる。
【０１７７】なお、図５、図６、図９に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【０１７８】ここで、超音波の印加を中断した後におい
て、再度超音波を印加する方法の代わりに以下に列挙す
る各方法を採用した場合においても、残留した多孔質Ｓ
ｉ層を高品位に除去することができる。 （例１）弗酸、硝酸及び純水の混合液に５秒程度浸して
多孔質Ｓｉ層を除去する方法。 （例２）多孔質Ｓｉ層を研磨により除去する方法。 （例３）多孔質Ｓｉ層をスクラバー洗浄により除去する
方法。 （例４）例えば1000kg/cm2の圧力でウォータージェット
を噴射しながら基板上を走査することにより多孔質Ｓｉ
層を除去する方法。
【０１７９】上記の多孔質Ｓｉ層の除去の工程におい
て、単結晶Ｓｉはエッチストップとして機能し、多孔質
Ｓｉ層が選択的にエッチングされて完全に除去された。
【０１８０】上記のエッチング液に対する非多孔質のＳ
ｉ単結晶のエッチング速度は極めて低く、多孔質層のエ
ッチング速度との選択比は１０5以上であり、非多孔質
層のエッチング量（数十オングストローム程度）は、実
用上許容可能な量である。
【０１８１】以上の工程により、Ｓｉ酸化膜上に0.2μ
ｍの厚みを持った単結晶Ｓｉ層を有するＳＯＩ基板を形
成することができた。形成された単結晶Si層の膜厚を面
内の全面にわたって100点について測定したところ、膜
厚は201nm±4nmであった。
【０１８２】さらに、上記の結果物に対して水素中にお
いて1100℃で熱処理を1時間施した後に、表面粗さを原
子間力顕微鏡で評価したところ、5μｍ角の領域での平
均2乗粗さはおよそ0.2nmであった。これは通常市販され
ているSiウエハと同等である。
【０１８３】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【０１８４】なお、酸化膜（ＳｉＯ2）をエピタキシャ
ル層の表面でなく、第2の基板の表面に形成した場合或
いは双方に形成した場合においても同様の結果が得られ
た。
【０１８５】また、第2の基板として石英等の光透過性
の基板を用いた場合においても良好な結果を得ることが
できた。ただし、この場合、石英と単結晶Ｓｉ層との熱
膨張係数の差により単結晶Ｓｉ層にスリップが入るおそ
れがあるため、水素中において熱処理する温度を1100℃
から1000℃以下にした。
【０１８６】（実施例４）第1の単結晶Si基板に対して
ＨＦ溶液中において２段階の陽極化成を施し、2層の多
孔質層を形成した。この陽極化成条件は以下の通りであ
った。
【０１８７】＜第１段階の陽極化成＞ 電流密度 ：7（ｍＡ／ｃｍ2） 陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1 時間 ：5（ｍｉｎ） 多孔質Ｓｉの厚み：5.5（μｍ） ＜第2段階の陽極化成＞ 電流密度 ：30（ｍＡ／ｃｍ2） 陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1 時間 ：110（ｓｅｃ） 多孔質Ｓｉの厚み：3（μｍ） 次いで、この基板を酸素雰囲気中において400℃で1時間
酸化させた。この酸化により多孔質Si層の孔の内壁は熱
酸化膜で覆われた。更に、この多孔質Si層上にCVD(Chem
ical Vapor Deposition)法により厚さ0.15μｍの単結晶
Si層をエピタキシャル成長法により形成した。この成長
条件は以下の通りである。
【０１８８】 ソ−スガス：SiＨ2Cl2/H2 ガス流量 ：0.5/180（ｌ/min） ガス圧力 ：80（Torr） 温度 ：950（℃） 成長速度 ：0.3（μｍ/min） 次いで、このエピタキシャルSi層の表面に熱酸化法によ
り厚さ100nmのSiO2層を形成した。
【０１８９】次いで、この第１の基板のSiO2層の表面と
別途に用意したSi基板（第2の基板）の表面とを貼り合
わせた。
【０１９０】次いで、３０ｍＡ／ｃｍ2の電流密度（第2
段階の陽極化成）で形成した多孔質Si層で、貼り合せた
基板を2分割し、第2の基板側の全面に多孔質Si層を表出
させた。分割方法としては、機械的に引っ張る方法、ね
じる方法、加圧する方法、楔を入れる方法、端面から酸
化して剥がす方法、熱応力を利用する方法、超音波を加
える方法、ウォータージェットを貼り合わせた基板に挟
入する方法等が好適である。
【０１９１】次いで、結果物としての基板を図４に示す
前処理用の処理装置１００にセットした。ここで、この
前処理用のウェハ処理装置１００のウェハ処理槽１１０
には、予め過酸化水素水を含有した溶液（前処理液）を
満たしておいた。この前処理用のウェハ処理装置１００
において、約２時間、基板を回転させると共に０．２５
ＭＨｚ付近の超音波を印加しながら、多孔質Ｓｉ層中に
前処理液を染み込ませた（前工程）。
【０１９２】次いで、前工程を施した基板を図４に示す
主工程用のウェハ処理装置１００にセットした。ここ
で、この主工程用のウェハ処理装置１００のウェハ処理
槽１１０には、予め、弗酸、過酸化水素水及び純水の混
合液（エッチング液）を満たしておいた。この主工程用
の処理装置１００において、約０．５時間、基板を回転
させると共に０．２５ＭＨｚ付近の超音波を印加しなが
ら、多孔質Ｓｉ層中にエッチング液を染み込まさせた。
【０１９３】次いで、超音波の印加を中止して、更に１
時間、基板をウェハ処理槽１１０内に放置した。これに
より、多孔質Ｓｉ層の孔壁が薄くなった。
【０１９４】次いで、約５分間、再度超音波源１３１を
動作させることにより、多孔質Ｓｉ層を完全に除去し
た。この際、例えば図１０に示すように、エッチング液
を適度に循環させた方が、処理後の基板の面内の均一性
が良くなる。
【０１９５】なお、前工程用のウェハ処理装置と主工程
用のウェハ処理装置とを兼用することもできる。この場
合、前処理液である過酸化水素水を含有した溶液に弗酸
を添加することによりエッチング液を作ることができ
る。
【０１９６】上記のように、主工程（エッチング）に先
立って、過酸化水素水を含有した溶液等の前処理液を多
孔質Ｓｉ層に染み込ませ、孔壁を酸化させることによ
り、弗酸を含有したエッチング液を多孔質Ｓｉ層に染み
込ませ易くすることができる。ただし、前処理液は、酸
化作用のない液であってもよい。
【０１９７】エッチング液の染み込み時間は、例えば、
超音波を印加させること、基板を回転させること、処理
液を循環させることによっても短縮される。
【０１９８】以上のように、多孔質Ｓｉ層に前処理液を
染み込ませた後に、エッチング液に超音波を印加すると
共に該エッチング液を循環させ、更に、基板を回転させ
ながら前処理液をエッチング液により置換することによ
り、基板の多孔質層にエッチング液を速やかに染み込ま
せることができる。次いで、超音波の印加を中断して相
応の時間だけ放置することにより、全基板に関して、面
内の全域にわたり多孔質Ｓｉ層の孔壁の厚さを十分に薄
くすることができる。この状態で再度超音波を印加する
ことにより、全基板の全域にわたって均一に、残留して
いる多孔質Ｓｉを一括して除去することができる。
【０１９９】なお、図５、図６、図９に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【０２００】ここで、超音波の印加を中断した後におい
て、再度超音波を印加する方法の代わりに以下に列挙す
る各方法を採用した場合においても、残留した多孔質Ｓ
ｉ層を高品位に除去することができる。 （例１）弗酸、硝酸及び純水の混合液に５秒程度浸して
多孔質Ｓｉ層を除去する方法。 （例２）多孔質Ｓｉ層を研磨により除去する方法。 （例３）多孔質Ｓｉ層をスクラバー洗浄により除去する
方法。 （例４）例えば1000kg/cm2の圧力でウォータージェット
を噴射しながら基板上を走査することにより多孔質Ｓｉ
層を除去する方法。
【０２０１】上記の多孔質Ｓｉ層の除去の工程におい
て、単結晶Ｓｉはエッチストップとして機能し、多孔質
Ｓｉ層が選択的にエッチングされて完全に除去された。
【０２０２】上記のエッチング液に対する非多孔質のＳ
ｉ単結晶のエッチング速度は極めて低く、多孔質層のエ
ッチング速度との選択比は１０5以上であり、非多孔質
層のエッチング量（数十オングストローム程度）は、実
用上許容可能な量である。
【０２０３】以上の工程により、Ｓｉ酸化膜上に0.2μ
ｍの厚みを持った単結晶Ｓｉ層を有するＳＯＩ基板を形
成することができた。形成された単結晶Si層の膜厚を面
内の全面にわたって100点について測定したところ、膜
厚は101nm±3nmであった。
【０２０４】さらに、上記の結果物に対して水素中にお
いて1100℃で熱処理を1時間施した後に、表面粗さを原
子間力顕微鏡で評価したところ、5μｍ角の領域での平
均2乗粗さはおよそ0.2nmであった。これは通常市販され
ているSiウエハと同等である。
【０２０５】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【０２０６】なお、酸化膜（ＳｉＯ2）をエピタキシャ
ル層の表面でなく、第2の基板の表面に形成した場合或
いは双方に形成した場合においても同様の結果が得られ
た。
【０２０７】また、第2の基板として石英等の光透過性
の基板を用いた場合においても良好な結果を得ることが
できた。ただし、この場合、石英と単結晶Ｓｉ層との熱
膨張係数の差により単結晶Ｓｉ層にスリップが入るおそ
れがあるため、水素中において熱処理する温度を1100℃
から1000℃以下にした。
【０２０８】一方、第１の基板側に残った多孔質Si層を
選択的にエッチングし、その後、水素アニール又は表面
研磨等の表面処理を施すことにより、第1の基板又は第2
の基板として再利用することができた。
【０２０９】なお、陽極化成により形成する多孔質層を
1層構造とした場合においても略同様の結果が得られ
た。
【０２１０】上記の実施例において、多孔質Ｓｉ層上に
単結晶Ｓｉ層を形成するエピタキシャル成長法として
は、CVD法の他、MBE法、スパッタ法、液相成長法等が好
適である。また、多孔質Si層上には、GaAs、InP等の単
結晶化合物半導体をエピタキシャル成長させることもで
きる。この場合、GaAs on Si、GaAs on Glass(Quartz)
等の高周波デバイス、OEICに適した基板を作製すること
ができる。。
【０２１１】また、多孔質Si層を選択的にエッチングす
るためのエッチング液は、４９％の弗酸と３０％の過酸
化水素水と水との混合液が好適であるが、以下に列挙す
るエッチング液も好適である。多孔質Ｓｉは、膨大な表
面積を有するため、選択的なエッチングが容易だからで
ある。 (a)弗酸 (b)弗酸にアルコール及び過酸化水素水の少なくとも一
方を添加した混合液 (c)バッファード弗酸 (d)バッファード弗酸にアルコール及び過酸化水素水の
少なくとも一方を添加した混合液 (e)弗酸と硝酸との混合液 (ｆ)弗酸、硝酸及び酢酸の混合液 また、上記の実施例では、超音波の印加を中断する方法
として、超音波源の動作を停止させる方法を挙げている
が、例えば、図１１に示すように、シャッターを用いる
方法も有効である。
【０２１２】多孔質層としては、多孔質Ｓｉ層のみなら
ず、例えば、ＧａＡｓやＳｉＣ等の他の半導体物質を多
孔質化した層、シュウ酸中で陽極化成処理を施したＡｌ
２Ｏ３、ＣＶＤ法で生成される超微粒子膜等が好適であ
る。これらは、エッチングによる除去が容易である。
【０２１３】上記の実施の形態によれば、多孔質層に対
するエッチング液の染み込み時間を短縮することによ
り、基板の面内及び基板間におけるエッチングの進行の
ばらつきを抑制し、下地の表面層の膜厚均一性を維持す
ることができる。また、多孔質層の膜厚にばらつきが存
在する場合においても、下地の表面層の膜厚均一性を維
持することができる。
【０２１４】以上、特定の実施の形態及び実施例を挙げ
て特徴的な技術的思想を説明したが、本発明は、これら
の実施の形態及び実施例に記載された事項によって限定
されるものではなく、特許請求の範囲に記載された技術
的思想の範囲内において様々な変形をなし得る。
【０２１５】
【発明の効果】本発明によれば、多孔質領域の下地の平
坦性を維持することができる。
【０２１６】
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る多孔質層の除
去方法の原理を説明するための図である。
【図２】多孔質層の除去方法の第１の応用例に係る加工
方法を示す図である。
【図３】本発明の好適な実施の形態に係る半導体基体の
製造方法を示す図である。
【図４】構成例１に係るウェハ処理装置を示す斜視図で
ある。
【図５】構成例２に係るウェハ処理装置を示す図であ
る。
【図６】構成例３に係るウェハ処理装置を示す図であ
る。
【図７Ａ】図６に示すウェハ処理装置の動作を示す図で
ある。
【図７Ｂ】図６に示すウェハ処理装置の動作を示す図で
ある。
【図７Ｃ】図６に示すウェハ処理装置の動作を示す図で
ある。
【図７Ｄ】図６に示すウェハ処理装置の動作を示す図で
ある。
【図７Ｅ】図６に示すウェハ処理装置の動作を示す図で
ある。
【図８】図６に示すウェハ処理装置における揺動支援部
材の斜視図である。
【図９】構成例４に係るウェハ処理装置を示す図であ
る。
【図１０】構成例５に係るウェハ処理装置を示す図であ
る。
【図１１】図５又は図６に示すウェハ処理装置の変形例
を示す図である。
【図１２】構成例７に係るウェハ処理装置を示す図であ
る。
【図１３】構成例８に係るウェハ処理装置を示す図であ
る。
【符号の説明】
２０１ 基板 ２０２ 多孔質層 ２０３ 前処理液 ２０４ エッチング液 ４０１ 基板 ４０２ 多孔質Ｓｉ部 ４０３ 非多孔質層 ５０１ 単結晶Ｓｉ基板 ５０２ 多孔質Ｓｉ層 ５０３ 非多孔質層 ５０４ ＳｉＯ2層 ５０５ 第２の基板 １１０ ウェハ処理槽 １１１ ウェハ回転ロッド １１１ａ 溝 １１２ 駆動力伝達ギア １１４ 中間ギア １１４ａ 駆動力伝達ギア １１５ クランク １１６ 連結ロッド １１７ クランク １１８，１１８’ ロッド支持部材 １１９ モータ １２０ オーバーフロー槽 １２１ 循環器 １２１ａ 排出パイプ １２１ｂ 供給パイプ １２１ｃ 供給口 １３０ 超音波槽 １３１ 超音波源 １３２ 調整機構 １４０ ウェハ １１ ウェハ処理槽 １２ ４面オーバーフロー槽 １３，１３’ 揺動支援部材 １３ａ，１３ｂ 溝 １４ 液面 ２１ ウェハホルダ ３１，３１’ ホルダ駆動機構 ３１ａ，３１ａ’ 把持部 ３１ｂ 開閉用ロッド ３１ｃ 水平駆動軸 ３１ｄ 垂直駆動軸 ４０ ウェハ ４０ａ 多孔質層 ５１ 超音波源 ６１ 超音波槽 ６２ 調整機構 ７１ 循環器 ７２ 循環吹き出し口 ８０ ウェハ移動機構 ８１ アーム ９１、９２ 超音波遮断シャッター １０ ウェハ処理装置 ７００ 噴射ノズル ７０１ 流体 ８００ 搬送機構 ８０１ 基板保持機構 ８０２ 搬送ロボット ８０３ 垂直軸 ８０４ 水平軸 １００ａ 前工程用のウェハ処理装置 １００ｂ 主工程用のウェハ処理装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−212426（ＪＰ，Ａ) 特開 平１−50532（ＪＰ，Ａ) 特開 平５−275663（ＪＰ，Ａ) 特開 昭63−182820（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/306,21/3063,21/308 C23F 1/00 - 3/06

Claims (39)

    (57)【特許請求の範囲】
  1. 【請求項１】 多孔質領域を有する基体から該多孔質領
    域を除去する多孔質領域の除去方法であって、 多孔質材料に対してエッチング作用のない又はエッチン
    グ作用の弱い第１の処理液を多孔質領域に染み込ませる
    第１工程と、該多孔質領域に該第1の処理液を染み込ま
    せたまま、該多孔質材料に対するエッチング作用が該第
    1の処理液よりも強い第２の処理液で該第1の処理液を置
    換して該多孔質領域をエッチングする第２工程とを含む
    ことを特徴とする多孔質領域の除去方法。
  2. 【請求項２】 前記基体は、単結晶Ｓｉからなることを
    特徴とする請求項１に記載の多孔質領域の除去方法。
  3. 【請求項３】 前記多孔質領域は、Ｓｉからなることを
    特徴とする請求項１に記載の多孔質領域の除去方法。
  4. 【請求項４】 前記多孔質領域は、単結晶Ｓｉからなる
    前記基体を陽極化成してなることを特徴とする請求項１
    に記載の多孔質領域の除去方法。
  5. 【請求項５】 前記第１の処理液は、前記多孔質領域の
    孔壁に化学変化を起させる処理液であって、前記第２の
    処理液は、当該化学変化した前記孔壁の物質に対してエ
    ッチング作用のある処理液であることを特徴とする請求
    項１乃至請求項４のいずれか１項に記載の多孔質領域の
    除去方法。
  6. 【請求項６】 前記第１の処理液は、前記多孔質領域の
    孔壁に対して酸化作用のある処理液であることを特徴と
    する請求項５に記載の多孔質領域の除去方法。
  7. 【請求項７】 前記第１の処理液は水であることを特徴
    とする請求項１乃至請求項６のいずれか１項に記載の多
    孔質領域の除去方法。
  8. 【請求項８】 前記第１の処理液は、アルコール、過酸
    化水素水、硝酸及び塩酸のいずれかを含むことを特徴と
    する請求項２乃至請求項４のいずれか１項に記載の多孔
    質領域の除去方法。
  9. 【請求項９】 前記第２の処理液は弗酸を含むことを特
    徴とする請求項２乃至請求項４及び請求項８のいずれか
    １項に記載の多孔質領域の除去方法。
  10. 【請求項１０】 前記第２の処理液は、 （ａ）弗酸にアルコール及び過酸化水素水の少なくとも
    一方を添加した混合液、 （ｂ）弗酸と硝酸との混合液、 （ｃ）弗酸、硝酸及び酢酸の混合液、 のいずれかであることを特徴とする請求項２乃至請求項
    ４及び請求項８のいずれか１項に記載の多孔質領域の除
    去方法。
  11. 【請求項１１】 前記第１及び第２工程を実行する全期
    間のうち少なくとも一部の期間において前記基体に超音
    波を誘導することを特徴とする請求項１乃至請求項１０
    のいずれか１項に記載の多孔質領域の除去方法。
  12. 【請求項１２】 前記第１工程において、前記基体に超
    音波を誘導することを特徴とする請求項１乃至請求項１
    ０のいずれか１項に記載の多孔質領域の除去方法。
  13. 【請求項１３】 前記第２工程を実行する全期間のうち
    少なくとも一部の期間において前記基体に超音波を誘導
    することを特徴とする請求項１乃至請求項１０のいずれ
    か１項に記載の多孔質領域の除去方法。
  14. 【請求項１４】 前記第２工程を実行する全期間のう
    ち、少なくとも多孔質領域に染み込んだ前記第１の処理
    液を前記第２の処理液で置換する期間において、前記基
    体に超音波を誘導することを特徴とする請求項１乃至請
    求項１０のいずれか１項に記載の多孔質領域の除去方
    法。
  15. 【請求項１５】 前記第２工程は、前記基体に超音波を
    誘導することなく前記多孔質領域の孔壁の厚さが所定厚
    以下になるまで該多孔質領域をエッチングする工程と、
    前記基体に超音波を誘導しながら該基体に残存する前記
    多孔質領域をエッチングして除去する工程と、を含むこ
    とを特徴とする請求項１乃至請求項１０のいずれか１項
    に記載の多孔質領域の除去方法。
  16. 【請求項１６】 前記第２工程は、前記基体に超音波を
    誘導しながら、前記多孔質領域に染み込んだ前記第１の
    処理液を前記第２の処理液で置換する工程と、前記基体
    に超音波を誘導することなく、前記多孔質領域の孔壁の
    厚さが所定厚以下になるまで該多孔質領域をエッチング
    する工程と、前記基体に超音波を誘導しながら、該基体
    に残存する前記多孔質領域をエッチングして除去する工
    程と、を含むことを特徴とする請求項１乃至請求項１０
    のいずれか１項に記載の多孔質領域の除去方法。
  17. 【請求項１７】 多孔質材料に対するエッチング速度が
    前記第２の処理液よりも速い第３の処理液により、前記
    基体に残存する前記多孔質領域を除去する第３工程を更
    に含むことを特徴とする請求項１又は請求項１６のいず
    れか１項に記載の多孔質領域の除去方法。
  18. 【請求項１８】 前記基体に残存する前記多孔質領域を
    高圧の流体により除去する第３工程を更に含むことを特
    徴とする請求項１乃至請求項１６のいずれか１項に記載
    の多孔質領域の除去方法。
  19. 【請求項１９】 前記基体に残存する前記多孔質領域を
    研磨して除去する第３工程を更に含むことを特徴とする
    請求項１乃至請求項１６のいずれか１項に記載の多孔質
    領域の除去方法。
  20. 【請求項２０】 前記基体に残存する前記多孔質領域を
    スクラバー洗浄法により除去する第３工程を更に含むこ
    とを特徴とする請求項１乃至請求項１６のいずれか１項
    に記載の多孔質領域の除去方法。
  21. 【請求項２１】 前記基体に超音波を誘導しながら該基
    体を処理する際に、該基体と超音波源との相対的な位置
    関係を変化させることを特徴とする請求項１１乃至請求
    項１６のいずれか１項に記載の多孔質領域の除去方法。
  22. 【請求項２２】 前記基体に超音波を誘導しながら該基
    体を処理する際に、該基体を処理液中で揺動させること
    を特徴とする請求項２１に記載の多孔質領域の除去方
    法。
  23. 【請求項２３】 前記基体に超音波を誘導しながら該基
    体を処理する際に、該基体及び前記超音波源の少なくと
    も一方の位置を超音波の振動面に対して実質的に平行又
    は垂直な方向に変化させることを特徴とする請求項２１
    に記載の多孔質領域の除去方法。
  24. 【請求項２４】 前記第１乃至第３工程の全部又は一部
    の工程において、該基体と超音波源との相対的な位置関
    係を変化させることを特徴とする請求項１７に記載の多
    孔質領域の除去方法。
  25. 【請求項２５】 前記第１及び／又は第２の処理液を循
    環させて前記基体付近に該処理液の流れを形成すること
    を特徴とする請求項１乃至請求項１６のいずれか１項に
    記載の多孔質領域の除去方法。
  26. 【請求項２６】 前記第３の処理液を循環させて前記基
    体付近の該処理液の流れを形成することを特徴とする請
    求項１７に記載の多孔質領域の除去方法。
  27. 【請求項２７】 超音波源と基体との間に超音波の遮蔽
    板を挟むか否かにより、該基体に対する超音波の誘導を
    制御することを特徴とする請求項１１乃至請求項１６の
    いずれか１項に記載の多孔質領域の除去方法。
  28. 【請求項２８】 超音波源と前記基体との間に超音波の
    遮蔽板を挟むか否かにより、該基体に対する超音波の誘
    導を制御することを特徴とする請求項１１乃至請求項１
    ６のいずれか１項に記載の多孔質領域の除去方法。
  29. 【請求項２９】 半導体基体の製造方法であって、第１
    の基体に多孔質層及び少なくとも１層の非多孔質層を形
    成する工程と、前記第１の基体の非多孔質層側に第２の
    基体を貼り合せる工程と、貼り合せた基体より前記第１
    の基体を除去して前記第２の基体上に前記多孔質層を表
    出させる工程と、請求項１に記載の多孔質領域の除去方
    法を適用して、表出した前記多孔質層を除去する工程
    と、を含むことを特徴とする半導体基体の製造方法。
  30. 【請求項３０】 前記多孔質層を表出させる工程では、
    前記貼り合せた基体の第１の基体の裏面側から該第１の
    基体を研削、研磨又はエッチングすることにより、前記
    多孔質層を表出させることを特徴とする請求項２９に記
    載の半導体基体の製造方法。
  31. 【請求項３１】 前記多孔質層を表出させる工程では、
    前記貼り合せた基体を前記多孔質層で分割することによ
    り、前記第２の基体上に前記多孔質層を表出させること
    を特徴とする請求項２９に記載の半導体基体の製造方
    法。
  32. 【請求項３２】 前記非多孔質層は、単結晶Ｓｉ層を含
    むことを特徴とする請求項２９乃至請求項３１のいずれ
    か１項に記載の半導体基体の製造方法。
  33. 【請求項３３】 前記非多孔質層は、単結晶Ｓｉ層及び
    Ｓｉ酸化物層を含むことを特徴とする請求項２９乃至請
    求項３１のいずれか１項に記載の半導体基体の製造方
    法。
  34. 【請求項３４】 前記単結晶Ｓｉ層は、第１の基体の多
    孔質層上にエピタキシャル成長法により形成された層で
    あることを特徴とする請求項３２又は請求項３３に記載
    の半導体基体の製造方法。
  35. 【請求項３５】 前記非多孔質層は、単結晶化合物半導
    体層を含むことを特徴とする請求項２９乃至請求項３１
    のいずれか１項に記載の半導体基体の製造方法。
  36. 【請求項３６】 前記第２の基体は、Ｓｉからなる基体
    であることを特徴とする請求項２９乃至請求項３５のい
    ずれか１項に記載の半導体基体の製造方法。
  37. 【請求項３７】 前記第２の基体は、前記第１の基体と
    貼り合せる面にＳｉ酸化物層を有することを特徴とする
    請求項２９乃至請求項３６のいずれか１項に記載の半導
    体基体の製造方法。
  38. 【請求項３８】 前記第２の基体は、光透過性の基体で
    あることを特徴とする請求項２９乃至請求項３５のいず
    れか１項に記載の半導体基体の製造方法。
  39. 【請求項３９】 多孔質領域を有する基体から該多孔質
    領域を除去する多孔質領域の除去装置であって、多孔質
    材料に対してエッチング作用のない又はエッチング作用
    の弱い第１の処理液を多孔質領域に染み込ませる第１工
    程を実行する手段と、該多孔質領域に該第１の処理液を
    染み込ませたまま、該多孔質材料に対するエッチング作
    用が該第１の処理液よりも強い第２の処理液で該第１の
    処理液を置換して該多孔質領域をエッチングする第２工
    程を実行する手段とを含むことを特徴とする多孔質領域
    の除去装置。
JP00581298A 1998-01-14 1998-01-14 多孔質領域の除去方法及び半導体基体の製造方法 Expired - Fee Related JP3218564B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP00581298A JP3218564B2 (ja) 1998-01-14 1998-01-14 多孔質領域の除去方法及び半導体基体の製造方法
SG1998005832A SG75904A1 (en) 1998-01-14 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
US09/211,738 US6380099B2 (en) 1998-01-14 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
TW087120973A TW429465B (en) 1998-01-14 1998-12-16 Porous region removing method and semiconductor substrate manufacturing method
EP98310467A EP0936663A3 (en) 1998-01-14 1998-12-18 Porous region removing method and semiconductor substrate manufacturing method
AU98176/98A AU737593B2 (en) 1998-01-14 1998-12-24 Porous region removing method and semiconductor substrate manufacturing method
CNB981255167A CN1149645C (zh) 1998-01-14 1998-12-25 多孔区的去除方法和半导体衬底的制造方法
KR10-1998-0058993A KR100367544B1 (ko) 1998-01-14 1998-12-26 다공질영역의제거방법및반도체기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00581298A JP3218564B2 (ja) 1998-01-14 1998-01-14 多孔質領域の除去方法及び半導体基体の製造方法

Publications (2)

Publication Number Publication Date
JPH11204495A JPH11204495A (ja) 1999-07-30
JP3218564B2 true JP3218564B2 (ja) 2001-10-15

Family

ID=11621504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00581298A Expired - Fee Related JP3218564B2 (ja) 1998-01-14 1998-01-14 多孔質領域の除去方法及び半導体基体の製造方法

Country Status (8)

Country Link
US (1) US6380099B2 (ja)
EP (1) EP0936663A3 (ja)
JP (1) JP3218564B2 (ja)
KR (1) KR100367544B1 (ja)
CN (1) CN1149645C (ja)
AU (1) AU737593B2 (ja)
SG (1) SG75904A1 (ja)
TW (1) TW429465B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
KR100565741B1 (ko) * 2000-12-27 2006-03-29 엘지.필립스 엘시디 주식회사 유리기판 식각장치
DE10124038A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung vergrabener Bereiche
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
WO2003102633A2 (en) * 2002-06-04 2003-12-11 Lake Shore Cryotronics, Inc. Spectral filter for green and shorter wavelengths and method of manufacturing same
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7295831B2 (en) * 2003-08-12 2007-11-13 3E Technologies International, Inc. Method and system for wireless intrusion detection prevention and security management
JP5082224B2 (ja) * 2004-10-29 2012-11-28 ブラザー工業株式会社 フィルタの製造方法
DE102005012244B4 (de) * 2005-03-15 2008-12-24 Rena Sondermaschinen Gmbh Verfahren zur Reinigung von Gegenständen mittels Ultraschall
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US8327861B2 (en) * 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
CN102343352B (zh) * 2010-07-26 2014-03-12 比亚迪股份有限公司 一种太阳能硅片的回收方法
CN102249553B (zh) * 2011-04-28 2013-12-25 中国科学院宁波材料技术与工程研究所 一种多晶硅薄膜的制备方法
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US20140268348A1 (en) * 2013-03-13 2014-09-18 Intermolecular Inc. Anti-Reflective Coatings with Porosity Gradient and Methods for Forming the Same
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
EP3567645A1 (en) * 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
DE102019102492A1 (de) * 2019-01-31 2020-08-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Bearbeitung von Wafern
KR102296018B1 (ko) * 2019-12-26 2021-09-02 주식회사 덴티스 표면 처리 시스템
WO2021133013A2 (ko) * 2019-12-26 2021-07-01 주식회사 덴티스 표면 처리 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032047B2 (ja) 1971-08-27 1975-10-17
JPS63182820A (ja) 1987-01-24 1988-07-28 Matsushita Electric Works Ltd 半導体基板のエツチング方法
JP2701845B2 (ja) 1987-08-21 1998-01-21 株式会社東海理化電機製作所 シリコン薄膜の製造方法
JP2692107B2 (ja) 1988-02-19 1997-12-17 松下電器産業株式会社 アルミ電解コンデンサ用電極箔の製造方法
EP1347505A3 (en) 1991-02-15 2004-10-20 Canon Kabushiki Kaisha Method of preparing semiconductor member using an etching solution
JP3201793B2 (ja) 1991-09-27 2001-08-27 キヤノン株式会社 Ｓｉ基体の加工方法
US5277769A (en) 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3261685B2 (ja) 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
TW330313B (en) 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
US6103598A (en) 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
TW355815B (en) 1996-05-28 1999-04-11 Canon Kasei Kk Cleaning methods of porous surface and semiconductor surface
TW504041U (en) 1997-02-21 2002-09-21 Canon Kk Wafer processing apparatus
JP3847935B2 (ja) 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法

Also Published As

Publication number Publication date
EP0936663A2 (en) 1999-08-18
KR100367544B1 (ko) 2003-02-19
US6380099B2 (en) 2002-04-30
AU9817698A (en) 1999-08-05
CN1223463A (zh) 1999-07-21
CN1149645C (zh) 2004-05-12
EP0936663A3 (en) 1999-09-08
US20010044216A1 (en) 2001-11-22
KR19990066874A (ko) 1999-08-16
TW429465B (en) 2001-04-11
AU737593B2 (en) 2001-08-23
SG75904A1 (en) 2000-10-24
JPH11204495A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
JP3218564B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
CA2228571C (en) Wafer processing apparatus, wafer processing method, and soi wafer fabrication method
JP3847935B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
JP4365920B2 (ja) 分離方法及び半導体基板の製造方法
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP4323577B2 (ja) 分離方法および半導体基板の製造方法
CA2228552C (en) Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
JP3831878B2 (ja) ウェハ処理装置
JP3831877B2 (ja) 半導体基体の製造方法
JP2000150837A (ja) 半導体基体の作製方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees