JPS63182820A - 半導体基板のエツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は半導体基板のエツチング方法に関する。

〔背景技術〕

従来、単結晶シリコン領域中に多結晶シリコン領域が混
在する半導体基板において、多結晶領域に対する選択的
なエツチングを施す場合、次のようにしてなされていた
。

まず、エツチングの必要がない単結晶シリコン領域の上
にだけレジストを塗布する。つまり、単結晶シリコン領
域の上にマスクを形成するのである。しかしながら、マ
スクの形成工程では、マスク合わせのような難しい作業
があるために、手間がかかるという問題がある。しかも
、マスク合わせが正確でなく多結晶領域にマスクがかか
ると、除かれるべき多結晶シリコン領域がエツチングさ
れずに部分的に残るという問題もある。

〔発明の目的〕

この発明は、前記事情に鑑み、瘤単で、しかも、不要な
多結晶シリコン領域を残すことなく選択的なエツチング
が行える半導体基板のエツチング方法を提供することを
目的とする。

〔発明の開示〕

前記目的を達成するため、この発明は、単結晶領域中に
多結晶領域が混在する半導体基板の前記多結晶領域に対
し選択的なエツチングを施すにあたり、ひとつの酸化膜
形成処理でもって前記両領域表面に酸化膜を形成してお
いて、前記単結晶領域の酸化膜と多結晶領域の酸化膜の
エツチング液に対する浸透性の差を利用して、前記単結
晶シリコン領域にマスクを施すことなく前記選択的なエ
ツチングを行うことを特徴とする半導体基板のエツチン
グ方法を要旨とする。

以下、この発明にかかる半導体基板のエツチング方法を
、その−例によるエツチングの様子をあられす図面を参
照しながら詳しく説明する。

まず、単結晶シリコン領域中に多結晶シリコン領域が混
在する半導体基板の多結晶領域に対する選択的なエツチ
ングが必要とされるのはどのような場合かということを
、例を挙げて説明する。

ひとつは、第２図（ａ）に示した、いわゆる絶縁層分離
基板２１の絶縁層２３で互いに分離された単結晶シリコ
ン領域２２．２２の上に、第２図（Ｃ１にみるような単
結晶シリコン領域２５′、２５′をさらに積み上げる場
合がある。積み上げられた単結晶シリコン領域２５′は
、例えば高い抵抗値を有する抵抗素子の形成領域として
利用される。

第２図（ａ）にみるように、絶縁層分離基板２１の上に
シリコンＪｉ２５をエピタキシャル成長させる。このシ
リコン層は、単結晶シリコン領域２２の上の部分はやは
り単結晶シリコン領域２５′であるが、多結晶シリコン
領域２４の上の部分は多結晶シリコン領域２５＃である
。したがって、単結晶シリコン領域２５′中に多結晶シ
リコン領域２５＃が混在しており、多結晶シリコン領域
２５＃に対して選択的なエツチングが必要となるのであ
る。

第３図に示すような静電誘導サイリスタを得る場合にも
、多結晶シリコン領域に対する選択的なエツチングが必
要とされる。

第４図（ａｌにみるように、静電誘風サイリスクのゲー
ト領域３２．３２の表面に絶縁膜３３．３３を形成し、
第４図中）にみるように、シリコン層３５をエピタキシ
ャル成長させて積み上げる。このシリコン層は、基板３
１面の上の部分はやはり単結晶シリコン領域３５′であ
るが、絶縁膜３３の上の部分は多結晶シリコン領域３５
＃である。したがって、単結晶シリコン領域３５′中に
多結晶シリコン領域３５″が混在しており、多結晶シリ
コン領域３５＃に対して選択的なエツチングが必要とな
るのである。残った単結晶シリコン領域３５′にカソー
ド領域３６が形成される。なお、アノード領域３７は基
板３１裏面に形成されている続いて、以上に説明したよ
うな場面で必要とされるこの発明の一例の多結晶シリコ
ン（ポリシリコン）領域の選択的なエツチングについて
説明する。

第１図（ａ）、（ｂ）は、多結晶シリコン領域に対する
選択的なエツチングを行う時の様子をあられしたもので
あり、図（ａ）はエツチング前の状態を示し、図中）は
エツチング後の状態を示す。

半導体基板１は、第１図（ａ）にみるように、単結晶シ
リコン層２の上にエピタキシャル成長させたシリコン層
３を備えている。このシリコン層３は、単結晶シリコン
領域３′中に多結晶領域３＃が混在した状態となってい
る。つまり、単結晶シリコン層２の上に直接成長させた
部分は単結晶シリコン領域３′であるが、絶縁膜４の上
に成長させた部分は多結晶シリコン領域３″となってい
るのである。シリコン層３の表面には薄い（例えば、１
００人程皮厚酸化膜４が形成されている。酸化膜４は、
ひとつの酸化膜形成処理でもって形成されている。酸化
膜４は、例えば、加熱することによりシリコン層３の表
面を５ｉｎ２膜に変えることにより形成される。

単結晶シリコン領域３′の酸化膜４′と多結晶シリコン
領域３″の酸化膜４″は膜質が異なる。

酸化膜４′は緻密な膜質であり、酸化膜４“は多孔質で
ある。

次に、単結晶シリコン領域にマスクを形成することな（
、そのままエツチング液に浸漬し超音波をかける。そう
すると、エツチング液が多孔質の酸化膜４″を浸透して
多結晶シリコン領ｉ３″に達し多結晶シリコン領域３＃
をエツチングする。

単結晶シリコン領域３′は、酸化膜４′が緻密でエツチ
ング液の接触が阻止されるためにエツチングされない。

そのため、最終的には、第１図（ｂ）にみるように、単
結晶シリコン領域３′のみ残り、多結晶シリコン領域３
＃は完全に除去される。つまり、酸化膜４′と酸化膜４
″のエツチング液に対する浸透性の差を利用して選択的
なエツチングを行うのである。

エツチング液は、例えば、硝酸とフッ酸を混ぜた混酸が
用いられる。

このエツチングでは、単結晶シリコン領域へのマスク形
成の必要が全くない。そのため、エツチング処理工程が
非常に節単になる。また、マスクが元々ないので、マス
クずれの場合に起きる従来の不都合もなく、エツチング
しなければならない多結晶シリコン領域が部分的に残る
こともない。

この発明は、上記実施例に限らない。例えば、エツチン
グ液が上記の混酸以外のものであってもよい。酸化膜が
、熱酸化処理以外の方法により形成されたものでもよい
。超音波も、状況によっては加える必要はない。もちろ
ん、この発明が用いられる場面も、第２〜４図のような
場合以外であってもよいことは言うまでもない。

〔発明の効果〕

この発明にかかる半導体基板のエツチング方法は、単結
晶領域と多結晶領域にひとつの酸化膜形成処理でもって
酸化膜を形成しておいて、単結晶領域の酸化膜と多結晶
領域の酸化膜のエツチング液に対する浸透性の差を利用
して、前記単結晶シリコン領域にマスクを施すことなく
前記選択的なエツチングを行う構成となっている。その
ため、単結晶シリコン領域にマスクを形成する必要がな
く、簡単に、しかも、不要な多結晶シリコン領域を残す
ことのない選択的なエツチングが行える。

【図面の簡単な説明】

第１図（ａ）、（ｂｌは、多結晶シリコン領域に対する
選択的なエツチングを行う時の様子をあられしたもので
あり、図（ａ）はエツチング前の状態を示し、図（ｂ）
はエツチング後の状態を示している。第２図（ａｌ〜（
ｅ）は、絶縁層分離基板において、単結晶シリコン領域
中に混在する多結晶領域に対する選択的なエツチングが
行われる時の様子をあられす説明図、第３図は、静電誘
導サイリスタの構造をあられす断面図、第４図（ａ）、
（ｂｌは、このサイリスクの製造工程において、単結晶
シリコン領域中に混在する多結晶領域に対する選択的な
エツチングが行われる時の様子をあられす説明図である
。 ■・・・半導体基板　　３′・・・単結晶シリコン領域
３″・・・多結晶シリコン領域　　４．４′、４″・・
・酸化膜 代理人　弁理士　　松　本　武　彦 ＠１図 ＠２ａｆｌ 第４図

Claims (1)

【特許請求の範囲】
1. （１）単結晶領域中に多結晶領域が混在する半導体基板
   の前記多結晶領域に対し選択的なエッチングを施すにあ
   たり、ひとつの酸化膜形成処理でもって前記両領域表面
   に酸化膜を形成しておいて、前記単結晶領域の酸化膜と
   多結晶領域の酸化膜のエッチング液に対する浸透性の差
   を利用して、前記単結晶シリコン領域にマスクを施すこ
   となく前記選択的なエッチングを行うことを特徴とする
   半導体基板のエッチング方法。