JP2664458B2 - 素子分離方法 - Google Patents
素子分離方法Info
- Publication number
- JP2664458B2 JP2664458B2 JP3062289A JP3062289A JP2664458B2 JP 2664458 B2 JP2664458 B2 JP 2664458B2 JP 3062289 A JP3062289 A JP 3062289A JP 3062289 A JP3062289 A JP 3062289A JP 2664458 B2 JP2664458 B2 JP 2664458B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- sio
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法における素子分離方
法に関し、特に、絶縁基板上に形成されるものの素子分
離方法に関する。
法に関し、特に、絶縁基板上に形成されるものの素子分
離方法に関する。
（ロ）従来の技術 従来から、半導体装置の性能向上を図れるものとし
て、サファイア等のスピネル構造の絶縁層（絶縁性基板
や絶縁膜）上に単結晶Si層を形成した所謂SOI（Silicon
on Insulator）構造についての研究開発が進められ
ている。
て、サファイア等のスピネル構造の絶縁層（絶縁性基板
や絶縁膜）上に単結晶Si層を形成した所謂SOI（Silicon
on Insulator）構造についての研究開発が進められ
ている。
SOI構造上に形成される半導体素子は、単結晶Si基板
上に形成される半導体素子と同様に、素子領域以外での
電気的接続を避けるため素子分離がされる。
上に形成される半導体素子と同様に、素子領域以外での
電気的接続を避けるため素子分離がされる。
通常、SOI構造上に形成された素子の素子分離は、素
子領域以外の単結晶Si層を熱酸化してSiO2膜に変えた
り、あるいは例えば特開昭62−183138号公報にある様に
素子領域以外の単結晶Si層を除去することで、素子分離
を行なっていた。
子領域以外の単結晶Si層を熱酸化してSiO2膜に変えた
り、あるいは例えば特開昭62−183138号公報にある様に
素子領域以外の単結晶Si層を除去することで、素子分離
を行なっていた。
（ハ）発明が解決しようとする課題 しかし、素子領域以外の単結晶Si層を除去する場合、
素子領域をそれ以外の部分とで大きな段差が生じ、金属
配線等の断線を引き起こす原因となり、また素子領域以
外の単結晶Si層の除去が不充分であると、素子同志が電
気的に短絡して、正常に動作しない虞がある。
素子領域をそれ以外の部分とで大きな段差が生じ、金属
配線等の断線を引き起こす原因となり、また素子領域以
外の単結晶Si層の除去が不充分であると、素子同志が電
気的に短絡して、正常に動作しない虞がある。
素子領域以外の単結晶Si層を熱酸化によりSiO2膜にし
て素子分離を行なうときは、熱酸化の工程で、基板を長
時間高温に曝す為に、絶縁層から単結晶Si層へAl等の不
純物のオートドーピングが起こり、単結晶Si層の不純物
濃度を変えたり、欠陥を誘発して、単結晶Siの特性を変
えてしまう虞がある。
て素子分離を行なうときは、熱酸化の工程で、基板を長
時間高温に曝す為に、絶縁層から単結晶Si層へAl等の不
純物のオートドーピングが起こり、単結晶Si層の不純物
濃度を変えたり、欠陥を誘発して、単結晶Siの特性を変
えてしまう虞がある。
本発明は斯様な点に鑑みて為されたもので、素子領域
の単結晶Si層の特性変化を抑え、平坦性が良く、短絡の
虞のない素子分離方法を提供するものである。
の単結晶Si層の特性変化を抑え、平坦性が良く、短絡の
虞のない素子分離方法を提供するものである。
（ニ）課題を解決するための手段 本発明は、絶縁層状に形成された単結晶Si層のうち素
子領域以外の領域を、絶縁層との界面付近の部分を残し
て除去する工程と、素子領域以外の領域で除去されずに
残った絶縁層との界面付近の部分の単結晶Si層を熱酸化
してSiO2膜にする工程と、素子領域の単結晶Si層及び素
子領域以外の部分に形成されたSiO2膜上に更にSiO2膜を
堆積する工程と、堆積したSiO2膜をエッチングして単結
晶Si膜と堆積したSiO2膜との表面を平坦化する工程とを
具備する素子分離方法である。
子領域以外の領域を、絶縁層との界面付近の部分を残し
て除去する工程と、素子領域以外の領域で除去されずに
残った絶縁層との界面付近の部分の単結晶Si層を熱酸化
してSiO2膜にする工程と、素子領域の単結晶Si層及び素
子領域以外の部分に形成されたSiO2膜上に更にSiO2膜を
堆積する工程と、堆積したSiO2膜をエッチングして単結
晶Si膜と堆積したSiO2膜との表面を平坦化する工程とを
具備する素子分離方法である。
（ホ）作用 単結晶Si層のうち素子領域以外の領域を、絶縁層との
界面付近の部分を残して除去し、その部分を熱酸化する
ので、素子領域間の完全な分離が可能になり、除去した
部分はSiO2膜で埋められて、断線の起きにくい平坦なも
のとなる。また、熱酸化してSiO2膜とする部分は極僅か
なので、熱酸化に要する時間は非常に短時間で済む。
界面付近の部分を残して除去し、その部分を熱酸化する
ので、素子領域間の完全な分離が可能になり、除去した
部分はSiO2膜で埋められて、断線の起きにくい平坦なも
のとなる。また、熱酸化してSiO2膜とする部分は極僅か
なので、熱酸化に要する時間は非常に短時間で済む。
（へ）実施例 第１図Ａ乃至Ｈは本発明一実施例の工程説明図であ
る。尚、本実施例では絶縁層として単結晶Si基板上に形
成した単結晶絶縁膜を用いているが、例えば、単結晶Mg
O・Al2O3等の単結晶絶縁基板を用いても良い。
る。尚、本実施例では絶縁層として単結晶Si基板上に形
成した単結晶絶縁膜を用いているが、例えば、単結晶Mg
O・Al2O3等の単結晶絶縁基板を用いても良い。
（１）は単結晶Si基板で、該単結晶Si基板（１）上に
は絶縁層としての単結晶スピネル膜（単結晶MgO・Al2O3
膜）（２）が0.1μｍ、更にこの単結晶スピネル膜
（２）上に単結晶Si膜（３）が1.5μｍの厚さで結晶成
長されている（第１図Ａ）。
は絶縁層としての単結晶スピネル膜（単結晶MgO・Al2O3
膜）（２）が0.1μｍ、更にこの単結晶スピネル膜
（２）上に単結晶Si膜（３）が1.5μｍの厚さで結晶成
長されている（第１図Ａ）。
この単結晶Si膜（３）の表面を熱酸化（温度900℃、
時間およそ20分）して、膜厚500ÅのSiO2膜（４）を形
成し、そのSiO2膜（４）上に多結晶Si膜（５）をCVD法
により0.4μｍ堆積させる（第１図Ｂ）。
時間およそ20分）して、膜厚500ÅのSiO2膜（４）を形
成し、そのSiO2膜（４）上に多結晶Si膜（５）をCVD法
により0.4μｍ堆積させる（第１図Ｂ）。
次ぎに、素子領域を形成すべく、通常のフォトリソグ
ラフィ技術により、例えばポジ型レジストを用いて、多
結晶Si膜（５）上に素子領域以外の部分（フィールド領
域）が開孔したパターンにレジスト（６）を形成する
（第１図Ｃ）。
ラフィ技術により、例えばポジ型レジストを用いて、多
結晶Si膜（５）上に素子領域以外の部分（フィールド領
域）が開孔したパターンにレジスト（６）を形成する
（第１図Ｃ）。
そして、レジスト（６）の開孔部における多結晶Si
膜、SiO2膜、単結晶Si膜を反応性イオンエッチング（RI
E:Reactive Ion Etching）で順次エッチング除去す
る。最後の単結晶Si膜（３）は、単結晶スピネル膜
（２）との界面から約0.1μｍの厚さを残して（この残
した部分を（3b）とし、素子領域となる部分を（3a）と
する）エッチングを終了する（第１図Ｄ）。反応性イオ
ンエッチングは、多結晶Si膜及び単結晶Si膜に対しては
SF6を、SiO2膜に対してはCHF3を主体としたエッチング
ガスを用いて行なわれる。
膜、SiO2膜、単結晶Si膜を反応性イオンエッチング（RI
E:Reactive Ion Etching）で順次エッチング除去す
る。最後の単結晶Si膜（３）は、単結晶スピネル膜
（２）との界面から約0.1μｍの厚さを残して（この残
した部分を（3b）とし、素子領域となる部分を（3a）と
する）エッチングを終了する（第１図Ｄ）。反応性イオ
ンエッチングは、多結晶Si膜及び単結晶Si膜に対しては
SF6を、SiO2膜に対してはCHF3を主体としたエッチング
ガスを用いて行なわれる。
レジストの開孔部におけるエッチングを終了した後、
レジスト（６）を除去してから、除去しなかった約0.1
μｍの素子領域以外の部分（フィールド領域）の単結晶
Si膜の部分（3b）が完全に酸化されるように、950℃で
約50分間の水素燃焼酸化を行なう。この結果、単結晶Si
膜の部分（3b）は酸化されてSiO2膜（７）となる（第１
図Ｅ）。また、簡単の為に図示はしないが、素子領域と
なる単結晶Si膜の部分（3a）の開孔部において露出して
いる側面や、その単結晶Si膜の上方の多結晶Si膜（５）
の表面も酸化される。
レジスト（６）を除去してから、除去しなかった約0.1
μｍの素子領域以外の部分（フィールド領域）の単結晶
Si膜の部分（3b）が完全に酸化されるように、950℃で
約50分間の水素燃焼酸化を行なう。この結果、単結晶Si
膜の部分（3b）は酸化されてSiO2膜（７）となる（第１
図Ｅ）。また、簡単の為に図示はしないが、素子領域と
なる単結晶Si膜の部分（3a）の開孔部において露出して
いる側面や、その単結晶Si膜の上方の多結晶Si膜（５）
の表面も酸化される。
次ぎに、多結晶Si膜（５）及びSiO2膜（７）上全面
に、基板温度420℃でCVD法により厚さ1.3μｍのSiO2膜
（８）を堆積させる（第１図Ｆ）。SiO2膜（８）を堆積
したら、900℃、30分のアニールを行ないSiO2膜（８）
の緻密化を図る。この時点で単結晶Si膜（3a）とSiO2膜
（８）の表面は、ほぼ同じ高さになる。
に、基板温度420℃でCVD法により厚さ1.3μｍのSiO2膜
（８）を堆積させる（第１図Ｆ）。SiO2膜（８）を堆積
したら、900℃、30分のアニールを行ないSiO2膜（８）
の緻密化を図る。この時点で単結晶Si膜（3a）とSiO2膜
（８）の表面は、ほぼ同じ高さになる。
先のフォトリソグラフィの工程においてレジスト
（６）のパターン形成に使用したマスクを用い、そのフ
ォトリソグラフィの工程に用いたレジストとは逆のタイ
プのレジスト、即ち本実施例ではネガ型レジストを使用
して、素子領域となる単結晶Si膜の部分（3a）の上方の
多結晶Si膜（５）部分が開孔部しているパターンのレジ
スト（９）を形成する（弟１図Ｇ）。
（６）のパターン形成に使用したマスクを用い、そのフ
ォトリソグラフィの工程に用いたレジストとは逆のタイ
プのレジスト、即ち本実施例ではネガ型レジストを使用
して、素子領域となる単結晶Si膜の部分（3a）の上方の
多結晶Si膜（５）部分が開孔部しているパターンのレジ
スト（９）を形成する（弟１図Ｇ）。
そして、素子領域となる単結晶Si膜の部分（3a）上の
多結晶Si膜（５）およびSiO2膜（４）を、前述と同様に
反応性イオンエッチングにより除去し、更にレジスト
（９）を除去して素子分離を終える（第１図Ｈ）。
多結晶Si膜（５）およびSiO2膜（４）を、前述と同様に
反応性イオンエッチングにより除去し、更にレジスト
（９）を除去して素子分離を終える（第１図Ｈ）。
（ト）発明の効果 本発明は、以上の説明から明らかな如く、単結晶Si膜
のうち素子領域以外の部分を、絶縁膜との界面付近の部
分を残して除去し、その部分を熱酸化するので、素子領
域間の完全な分離ができ、素子領域間の電気的短絡の防
止ができる。同時に、素子領域以外の部分はSiO2膜で埋
められるので、素子領域の単結晶Si膜と素子分離のため
の絶縁膜の表面が平坦化され、断線の発生を少なくする
ことができる。
のうち素子領域以外の部分を、絶縁膜との界面付近の部
分を残して除去し、その部分を熱酸化するので、素子領
域間の完全な分離ができ、素子領域間の電気的短絡の防
止ができる。同時に、素子領域以外の部分はSiO2膜で埋
められるので、素子領域の単結晶Si膜と素子分離のため
の絶縁膜の表面が平坦化され、断線の発生を少なくする
ことができる。
また、熱酸化してSiO2膜とする単結晶Si膜の素子領域
以外の部分は極僅かなので、熱酸化に要する時間は非常
に短時間で済み、単結晶Si膜への不純物のオートドーピ
ングが低減される。従って、単結晶Si膜の不純物濃度が
変わったり、欠陥が誘発されるなどの特性変化が抑えら
れる。
以外の部分は極僅かなので、熱酸化に要する時間は非常
に短時間で済み、単結晶Si膜への不純物のオートドーピ
ングが低減される。従って、単結晶Si膜の不純物濃度が
変わったり、欠陥が誘発されるなどの特性変化が抑えら
れる。
本実施例では、２度のフォトリソグラフィの工程で、
同一のマスクを用いてレジストのパターン形成ができる
ので、１つのマスクで素子分離ができるので、低コスト
にも寄与できる。
同一のマスクを用いてレジストのパターン形成ができる
ので、１つのマスクで素子分離ができるので、低コスト
にも寄与できる。
【図面の簡単な説明】 第１図Ａ乃至Ｈは本発明一実施例の工程説明図である。 （１）……単結晶Si基板、（２）……単結晶スピネル膜
（絶縁層）、（３）……単結晶Si膜（単結晶Si層）、
（４）……SiO2膜、（５）……多結晶Si膜、（６）……
レジスト、（７）……SiO2膜、（８）……SiO2膜、
（９）……レジスト。
（絶縁層）、（３）……単結晶Si膜（単結晶Si層）、
（４）……SiO2膜、（５）……多結晶Si膜、（６）……
レジスト、（７）……SiO2膜、（８）……SiO2膜、
（９）……レジスト。
Claims (1)
- 【請求項１】絶縁層上に形成された単結晶Si層のうち素
子領域以外の領域を、絶縁層との界面付近の部分を残し
て除去する工程と、素子領域以外の領域で除去されずに
残った絶縁層との界面付近の部分の単結晶Si層を熱酸化
してSiO2膜にする工程と、素子領域の単結晶Si層及び素
子領域以外の部分に形成されたSiO2膜上に更にSiO2膜を
堆積する工程と、堆積したSiO2膜をエッチングして単結
晶Si膜と堆積したSiO2膜との表面を平坦化する工程とを
具備する事を特徴とする素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062289A JP2664458B2 (ja) | 1989-02-08 | 1989-02-08 | 素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062289A JP2664458B2 (ja) | 1989-02-08 | 1989-02-08 | 素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02208953A JPH02208953A (ja) | 1990-08-20 |
| JP2664458B2 true JP2664458B2 (ja) | 1997-10-15 |
Family
ID=12308957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062289A Expired - Fee Related JP2664458B2 (ja) | 1989-02-08 | 1989-02-08 | 素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664458B2 (ja) |
-
1989
- 1989-02-08 JP JP3062289A patent/JP2664458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02208953A (ja) | 1990-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664458B2 (ja) | 素子分離方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH10125773A (ja) | 半導体装置の製造方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPS5919350A (ja) | 集積回路用基板の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| JPH07201976A (ja) | 半導体装置の製造方法 | |
| JPS6174364A (ja) | 半導体装置およびその製造方法 | |
| JP2002100671A (ja) | 半導体装置及びその製造方法 | |
| KR100244397B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS61168240A (ja) | 誘電体による半導体層の絶縁分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |