JPS60121737A - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPS60121737A JPS60121737A JP23029583A JP23029583A JPS60121737A JP S60121737 A JPS60121737 A JP S60121737A JP 23029583 A JP23029583 A JP 23029583A JP 23029583 A JP23029583 A JP 23029583A JP S60121737 A JPS60121737 A JP S60121737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- substrate
- groove
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置の素子分離方法に関し、特に溝埋込
による半導体装置の素子分離方法に関する。
による半導体装置の素子分離方法に関する。
（従来技術）
半導体集積回路装置においては、多くの素子が一つの半
導体基板内に組込まれているが、これらの素子が独立に
機能を果たすためには、電気的に絶縁されてい・ること
か必要である。
導体基板内に組込まれているが、これらの素子が独立に
機能を果たすためには、電気的に絶縁されてい・ること
か必要である。
従来の素子分離方法としては、シリコン基板表面を選択
的にシリコン窒化膜で覆い高温で基板を酸化する、いわ
ゆる選択酸化法と呼ばれる方法が広く用いられている。
的にシリコン窒化膜で覆い高温で基板を酸化する、いわ
ゆる選択酸化法と呼ばれる方法が広く用いられている。
この方法においては平坦な平面が得られ、また線菌欠陥
が生じないという利点がある反面、次の様な大きな欠点
がある。
が生じないという利点がある反面、次の様な大きな欠点
がある。
第一の欠点は酸化膜がシリコン窒化膜のＴ１で横方向に
成長し、分離幅が広くなることであυ、第二の欠点は酸
化時間が非常に長くなるため分離深さを十分深くできな
いという事である。
成長し、分離幅が広くなることであυ、第二の欠点は酸
化時間が非常に長くなるため分離深さを十分深くできな
いという事である。
これらの選択酸化法の欠点を克服する新しい方法として
、半導体基板に溝を掘、す、この溝を多結晶シリコン等
で埋める、いわゆるトレンチ分離法が開発されている。
、半導体基板に溝を掘、す、この溝を多結晶シリコン等
で埋める、いわゆるトレンチ分離法が開発されている。
この方法において、ＬｐＣＶＤ法で形成される多結晶シ
リコンが溝の充填材として最もよく用いられている。
リコンが溝の充填材として最もよく用いられている。
しかし多結晶シリコンは絶縁物でないため、溝の表面を
酸化物等の絶縁物で覆わなければならず、また埋め込ま
れた多結晶シリコン表面を酸化しなければならないが、
この酸化によシ横方向への酸化膜成長が生じたシ、スト
レスが発生して基板に結晶欠陥を発生させたシするとい
う欠点があった。
酸化物等の絶縁物で覆わなければならず、また埋め込ま
れた多結晶シリコン表面を酸化しなければならないが、
この酸化によシ横方向への酸化膜成長が生じたシ、スト
レスが発生して基板に結晶欠陥を発生させたシするとい
う欠点があった。
更にまた、このトレンチ分離法においては、第１図に示
すように、ｌは単結晶シリコン基板、３゜４は溝である
。図より明らかなように溝４は溝幅が広く、３は溝４よ
シ溝幅が狭く形成されている。
すように、ｌは単結晶シリコン基板、３゜４は溝である
。図より明らかなように溝４は溝幅が広く、３は溝４よ
シ溝幅が狭く形成されている。
このように同一基板上の幅の具なる清を多結晶シリコン
等で同時に埋める場合、幅の狭い溝が先に埋まシ、幅の
広い溝は中央付近の膜厚が薄くなって、後のエツチング
加工が容易でないという欠点もあった。
等で同時に埋める場合、幅の狭い溝が先に埋まシ、幅の
広い溝は中央付近の膜厚が薄くなって、後のエツチング
加工が容易でないという欠点もあった。
（発明の目的）
本発明の目的は、上記の欠点を除き、分離幅を狭く深さ
を深く、結晶欠陥も少なく、なお溝幅の異なるものでも
表面を平滑化できる半導体装置の素子分離方法を提供す
ることにある。
を深く、結晶欠陥も少なく、なお溝幅の異なるものでも
表面を平滑化できる半導体装置の素子分離方法を提供す
ることにある。
（発明の構成）
本発明の半導体装置の素子分離方法は、単結晶シリコン
基板表面に素子分離用の溝を形成する工程と、該溝の表
面に熱酸化膜を形成する工程と、該熱酸化膜を形成した
溝の側面部分に、多結晶シリコン層を形成する工程と、
前記溝底面部分の熱酸化膜上に非晶質酸化膜を選択成長
法を用いて成長し前記溝を埋める工程とを含んで構成さ
れる。
基板表面に素子分離用の溝を形成する工程と、該溝の表
面に熱酸化膜を形成する工程と、該熱酸化膜を形成した
溝の側面部分に、多結晶シリコン層を形成する工程と、
前記溝底面部分の熱酸化膜上に非晶質酸化膜を選択成長
法を用いて成長し前記溝を埋める工程とを含んで構成さ
れる。
（実施列）
以下、本発明の実施例について、図面を参照して曲、明
する。
する。
第３図（ａｌに示すように、単結晶基板１０１上に、気
相成長によシ多結晶シリコン１０２を５０００ Ａ程度
形成し、その上にシリコン窒化膜１０３を１０００ Ａ
程度形成する。
相成長によシ多結晶シリコン１０２を５０００ Ａ程度
形成し、その上にシリコン窒化膜１０３を１０００ Ａ
程度形成する。
次に、第３図（ｂ）に示すように、異方性イオンエツチ
ングによシ幅の異なる溝１０４，１０５を形成し、次い
でシリコン表面を熱酸化して、１０ｏＯ＾程度の熱酸化
膜１０６を形成する。
ングによシ幅の異なる溝１０４，１０５を形成し、次い
でシリコン表面を熱酸化して、１０ｏＯ＾程度の熱酸化
膜１０６を形成する。
次に、第３図（Ｃ）に示すように、リン酸にょシシＩＪ
−５ン窒化膜１０３を取シ除いた後、気相成長により多
結晶シリコン膜１０７を２０００Ａ 程度形成する。
−５ン窒化膜１０３を取シ除いた後、気相成長により多
結晶シリコン膜１０７を２０００Ａ 程度形成する。
次に、ｍ３図（ｄ）に示すように、異方性イオンエ、チ
ング及び弗酸を用い′Ｃ多結晶シリコンの膜厚部分だけ
エツチングする。しかるときは熱酸化膜を形成した溝の
側面部分に多結晶シリコンＩｒｆＩ１０７’を形成する
ことができる。
ング及び弗酸を用い′Ｃ多結晶シリコンの膜厚部分だけ
エツチングする。しかるときは熱酸化膜を形成した溝の
側面部分に多結晶シリコンＩｒｆＩ１０７’を形成する
ことができる。
次に、＠３図（ｅ）に示すように、基板温度２００℃で
溝底面の熱酸化膜上に非晶質シリコン酸化膜１０８を形
成する。
溝底面の熱酸化膜上に非晶質シリコン酸化膜１０８を形
成する。
な訃熱浦化膜上の非晶質シリコン酸化膜の形成は次の方
法により実施できる。ナなわら嬉３０回応用物理関係連
合溝演会講演予稿集２０８Ｎの１１プラズマ励起による
非晶質酸化膜の選択成長“を利用した。第２図（ａ）、
（ｂ）は非晶質酸化膜選択成長法を説明するための工
程順に示した断面図である。第２図（ａ）に示すように
、１１は単結晶シリコン基板、１２は熱酸化膜、である
。第２図（ａ）のサンプルを用意し、アノード側基板に
シリコン酸化膜ターゲットをカソード側に置いて５ｉＣ
１４ガスを導入して基板温度２００℃でグラズマ励起を
行なうと第２図（ｂ）に示すように単結晶シリコン基板
１１はエツチングされ、熱酸化膜１２上に非晶質酸化膜
が形成される。
法により実施できる。ナなわら嬉３０回応用物理関係連
合溝演会講演予稿集２０８Ｎの１１プラズマ励起による
非晶質酸化膜の選択成長“を利用した。第２図（ａ）、
（ｂ）は非晶質酸化膜選択成長法を説明するための工
程順に示した断面図である。第２図（ａ）に示すように
、１１は単結晶シリコン基板、１２は熱酸化膜、である
。第２図（ａ）のサンプルを用意し、アノード側基板に
シリコン酸化膜ターゲットをカソード側に置いて５ｉＣ
１４ガスを導入して基板温度２００℃でグラズマ励起を
行なうと第２図（ｂ）に示すように単結晶シリコン基板
１１はエツチングされ、熱酸化膜１２上に非晶質酸化膜
が形成される。
また、上記したように、非晶質酸化膜選択成長法を用い
る際は、単結晶シリコン基板表面のエツチングが生じる
ため、基板表面を第３図（ａ）に示すように多結晶シリ
コンで覆い基板のエツチングを防ぐ方法をとるのがよい
。
る際は、単結晶シリコン基板表面のエツチングが生じる
ため、基板表面を第３図（ａ）に示すように多結晶シリ
コンで覆い基板のエツチングを防ぐ方法をとるのがよい
。
次に、第３図（ｆ）に示すように、ホトレジストを塗布
した後に、異方性イオンエツチングを用いて単結晶シリ
コン基板よシ上の部分を取シ除くことによシ本実施例の
素子分離領域が形成される。
した後に、異方性イオンエツチングを用いて単結晶シリ
コン基板よシ上の部分を取シ除くことによシ本実施例の
素子分離領域が形成される。
本実施例の半導体装置の素子分離方法によれば、溝を非
晶質酸化膜で埋める際、基板温度２００℃という低温で
形成するため、横方向への酸化膜成長が生じることはな
く、またストレスが発生して結晶欠陥が生じるという問
題がないという効果と、更に、又非晶質酸化膜選択成長
法を用いて＃を埋めるため、溝側面部分の多結晶シリコ
ン表面には、非晶質酸化膜が成長せず開底面部分の熱酸
化膜上に成長する／Ｃめ、幅が異なっていても深さが同
じ同一基板上の溝を埋めることができるという効果を持
っている。
晶質酸化膜で埋める際、基板温度２００℃という低温で
形成するため、横方向への酸化膜成長が生じることはな
く、またストレスが発生して結晶欠陥が生じるという問
題がないという効果と、更に、又非晶質酸化膜選択成長
法を用いて＃を埋めるため、溝側面部分の多結晶シリコ
ン表面には、非晶質酸化膜が成長せず開底面部分の熱酸
化膜上に成長する／Ｃめ、幅が異なっていても深さが同
じ同一基板上の溝を埋めることができるという効果を持
っている。
（発明の効果ン
以上説明したとおり、本発明によれば、分離幅が狭く深
さが深く、結晶欠陥も少なく、しかも溝幅の異なるもの
でも表面の平滑化した＠埋込分離領域を持つ半導体装置
を得ることができる。
さが深く、結晶欠陥も少なく、しかも溝幅の異なるもの
でも表面の平滑化した＠埋込分離領域を持つ半導体装置
を得ることができる。
第１図は従来の半導体装置の素子分離方法を説明するた
めの断面図、第２図（ａ）、 （ｂ＋は非晶質酸化膜選
択成長法を説明するだめの工程順に示した断面図、第３
図（ａ）〜（ｆ）は本発明の詳細な説明のための工程順
に示した断面図である。 ｌ・・・・・・単結晶シリコン基板、２・・・・・・多
結晶７リコン膜、３，４・・・・・・溝、１１・・・・
・・単結晶シリコン基板、１２・・・・・・熱酸化膜、
１３・・・・・・非晶質酸化膜、１０１・・・・・・単
結晶シリコン基板、１０２・・・・・・多結晶シリコン
膜、１０３・・・・・・シリコン窒化膜、１０４゜１０
５・・・・・・溝、１０６・・・・・・熱酸化ｈ・れ
１０７・・・・・・多結晶シリコン膜、１０８・・・・
・・非晶質シリコン鹸化膜。 第７ 閃 謬２図 第３聞
めの断面図、第２図（ａ）、 （ｂ＋は非晶質酸化膜選
択成長法を説明するだめの工程順に示した断面図、第３
図（ａ）〜（ｆ）は本発明の詳細な説明のための工程順
に示した断面図である。 ｌ・・・・・・単結晶シリコン基板、２・・・・・・多
結晶７リコン膜、３，４・・・・・・溝、１１・・・・
・・単結晶シリコン基板、１２・・・・・・熱酸化膜、
１３・・・・・・非晶質酸化膜、１０１・・・・・・単
結晶シリコン基板、１０２・・・・・・多結晶シリコン
膜、１０３・・・・・・シリコン窒化膜、１０４゜１０
５・・・・・・溝、１０６・・・・・・熱酸化ｈ・れ
１０７・・・・・・多結晶シリコン膜、１０８・・・・
・・非晶質シリコン鹸化膜。 第７ 閃 謬２図 第３聞
Claims (2)
- （１）単結晶シリコン基板表面に素子分離用の溝を形成
する工程と、該溝の表面に熱酸化膜を形成する工程と、
該熱酸化膜を形成した溝の側面部分に多結晶シリコン層
を形成する工程、前記溝底面部分の熱酸化膜上に非晶質
酸化膜？、選択成長法を用いて成長し前記溝を埋める工
程とを含むことを４？徴とする半導体装置の素子分離方
法。 - （２）単結晶シリコン基板表面に形成される素子分離用
のａ、ｖが複数個あシ、かつ該溝の幅が異なシ深さが同
一である特許請求の範囲第（１）項記載の半導体装置の
素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23029583A JPS60121737A (ja) | 1983-12-06 | 1983-12-06 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23029583A JPS60121737A (ja) | 1983-12-06 | 1983-12-06 | 半導体装置の素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121737A true JPS60121737A (ja) | 1985-06-29 |
Family
ID=16905577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23029583A Pending JPS60121737A (ja) | 1983-12-06 | 1983-12-06 | 半導体装置の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121737A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001236A1 (en) * | 1987-07-24 | 1989-02-09 | Plessey Overseas Limited | A method of providing refilled trenches |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
-
1983
- 1983-12-06 JP JP23029583A patent/JPS60121737A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001236A1 (en) * | 1987-07-24 | 1989-02-09 | Plessey Overseas Limited | A method of providing refilled trenches |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
| US5888881A (en) * | 1994-03-02 | 1999-03-30 | Micron Technology, Inc. | Method of trench isolation during the formation of a semiconductor device |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US6114218A (en) * | 1996-09-16 | 2000-09-05 | Microm Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| JPS6220696B2 (ja) | ||
| US5229318A (en) | Process for buried localized oxidation of a silicon substrate and corresponding integrated circuit | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JP3153632B2 (ja) | Ｓｏｉ構造の製造方法 | |
| EP0488344A2 (en) | SOI wafer fabrication by selective epitaxial growth | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JPS63142831A (ja) | 半導体装置の素子分離領域形成方法 | |
| JP2775845B2 (ja) | 半導体装置の製造方法 | |
| JPH02218109A (ja) | 珪素層を絶縁層に形成する方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPS63292645A (ja) | 半導体装置のトレンチアイソレ−ション形成方法 | |
| JPS61114547A (ja) | 半導体装置の製造方法 | |
| JPS61174736A (ja) | 誘電体分離基板の製造方法 | |
| JPS6221269B2 (ja) | ||
| JPS6244417B2 (ja) | ||
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 |