JPS63142831A - 半導体装置の素子分離領域形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ産業上の利用分野〕 本発明は半導体装置の素子分離領域形成方法に関する。

〔従来の技術〕

従来の半導体装置の溝分離法としては、第３図に示した
ように、単結晶シリコンからなる半導体基板３１に溝を
形成したのちパターニングにより広い溝にも浅い溝にも
一様に、多結晶シリコン膜３６を残し、それを酸化して
絶縁膜３８を形成する方法などがある。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置の素子分離領域形成方法は、
溝内に多結晶シリコンを埋め込み、絶縁性をもたせるた
めに表面を酸化するわけだが、この段階で選択酸化法で
問題となったと同様に、酸ｆヒ膜の食い込み、いわゆる
バーズビークが発生するため、マスク寸法との間に変換
差が生じ、微細な加工が難しいという欠点がある。

また、このバーズビークは横方向ばがってなく、溝側面
に沿って縦方向にも進行する。この縦方向の食い込みは
、単結晶シリコン基板に応力を加え結晶欠陥も発生させ
る。さらに、溝内に酸化されずに残った多結晶シリコン
膜は電気的に浮遊状態にあり、半導体装置の特性が不安
定になる（フローティング）という欠点もある。

その上、ホトレジスト工程により溝内にのみ多結晶シリ
コン膜を残す工程を有するのでプロセスも複雑になるし
、目合せ精度なども考慮する必要があり、安定性、再現
性に欠ける。

〔間居点を解決するための手段〕

本発明の半導体装置の素子分離領域形成方法は、半導体
基板を選択的にエツチングして前記半導体基板の一主面
を複数の区画に分ける分ｇｉ沼を形成する工程と、全面
に酸化シリコン膜、窒化シリコン膜及び多結晶シリコン
膜を順次被着する工程と、異方性工・ソチングにより前
記分離溝の側面に前記多結晶シリコン膜からなる側壁を
形成する工程と、第１の絶縁膜で前記分１ｉ１７ｆ４を
所定深さに埋める工程と、前記側壁を除去した後第２の
絶縁膜で前記分ｗ！溝を充填する工程と、前記半導体基
板の一主面の前記分Ｍ溝部以外の前記窒化シリコン膜及
び前記酸化シリコン膜を除去する工程とを含んで構成さ
れている。

〔実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。

以下の説明においては、素子分離笛域形成の主要工程だ
けに説明を限定し、実際のデバイス作成にｆ必要な不純
物拡散工程等は省略しである。ＭＯ８ＬＳｆを実現する
ために必要となる工程は、適宜付は加えればよい。

まず、第１図（ａ＞に示すように、単結晶シリコンから
なる半導体基板１１に、例えばホトレジスト工程体をマ
スクにして反応性イオンエツチング（ＲＩＥ）により分
Ｍ溝を形成する。図では溝幅の狭い満１３ａと、溝幅の
広い講１３ｂの２種類を示しである。シリコンエツチン
グのマスクには、ホトレジスト膜の他に酸化膜を用いて
もよい。これらの溝によって半導体基板１１の一主面は
複数の区画に分けられるわけである。

次に、第１図（ｂ）に示すようにホトレジスト膜１２を
除去してから、ＲＩＥによる表面汚染層を取り除いたの
ち、熱酸化法により厚さ５０〜１５０ｎｍの酸化シリコ
ン膜１４、厚さ１００〜１５０ｎｍの窒化シリコン膜１
５、および多結晶シリコン膜１６を順次形成する。

次に、第１図（ｃ）に示すように、異方性エツチングに
より分Ｎ？４の側面に多結晶シリコンからなる側壁１７
を形成し、東京応化■の商品名ｏＣＤ　　Ｂ−Ｐ−３ｉ
−Ｆｉｊ’ｍというシリカ膜形成液をスピンオン法によ
り塗布したのち焼成することにより、リン及びホウ素を
成分として有するシリカ膜を形成したのち、表面がら所
定厚さだけ除去する。このようにして分ｍｌの深さより
数十マイクロメータ薄い第１の絶縁膜１８を形成する。

次に、第１図（ａ）に示すように、第１の絶縁膜１９で
あるシリカ膜と充分選択比がとれるような粂件下で、多
結晶シリコン膜による側壁１７を除去する。このシリカ
膜はリンやボロン等を含んでいるのでアウトディフュー
ジョンを防ぐため、第１図（ｅ）に示すように、ＣＶＤ
なとの手段を用いてノンドープの酸化シリコンなどから
なる絶縁膜で横内を埋め、そして全面エッチバックを行
って分離溝を第２の絶縁膜１９で充填した後、表面に露
出した窒化シリコン膜と酸化シリコン膜を除去する。

以下、ゲート酸化膜形成工程をこれに続ければＬＳＩを
製造することができる。第１の実施例は、シリカ膜がリ
ンやボロン等の不純物を片んでいるため、高々１１００
ｎの厚さにしが形成できないノンドープのシリカ膜より
厚く形成でき、従って、０．５μｍ以上の深さの分離溝
の形成に有効な方法である。

第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。

第１の実施例と同様にして、第２図（ａ）に示すように
、分離溝の側面に多結晶シリコンからなる側壁２７を形
成したのち、チッソ株式会社製の商品名ＴＭ１０５０と
いうシリカ膜形成液を塗布し、焼成することによりノン
ドープのシリカ膜を形成したのちエツチングすることに
より第１の絶縁膜２８を形成する。

次に、第２図（ｂ）に示すように、シリカ膜と充分選択
比がとれるような条件下で多結晶シリコン膜による側壁
２７をウェットエツチングで取り除く。

次に、第２図（ｃ）に示すように、ノンドープのシリカ
膜形成、エツチングを行ない第２の絶縁膜２９を形成し
、露出した窒化シリコン膜２５及び酸化シリコン膜２４
を除去する。

この実施例ではシリカ膜はノンドープのものを用いてい
るのでアウトディフュージョンの心配はないが、ＰやＢ
等の不純物を含んでいるものに比べて形成できる膜厚が
うすいので高々０．５μｍの深さの分′＃１１溝でなけ
ればならない。

なお、第１図（ｄ）、第２図（ｂ）で第１の絶縁膜１８
．２８の厚さは分離溝の深さのほぼ１／２の厚さに形成
するのがよい。

以上説明したいずれの実施例においても分離溝の側面に
多結晶シリコン膜からなる側壁を形成した状態で第１の
絶縁膜を形成し、次に側壁を除去してから第２の絶縁膜
を形成するので分離溝を充填する絶縁膜を平坦にし易い
という特色がある。

絶縁膜をＣＶＤ法やスピンオンコート法で形成すると、
溝の側部で厚くなり、エッチバック法で平坦化できると
しても手間がかかるという問題を本発明は解決している
わけである。

本発明は、溝内を全て絶縁膜で埋込むにあたり酸化工程
を含まない。従って、フローティングやバーズビークの
発生はない。さらに、従来法では広い溝と狭い清とを同
時に埋め込むために必要だったホトレジスト工程も、本
方法ならば自己整合的に溝内に絶縁物を残すことができ
るので、極めて容易に形成できる。

〔発明の効果〕

以上説明したように本発明は、分離溝を第１゜第２の絶
縁膜で、スピンオン法やＣＶＤ法により充填するもので
あるからバーズビーク、結晶欠陥の発生、フローティン
グの発生はない。また、目合せ工程も分離溝形成時以外
にはないのでプロセスも極度に単純化される。さらに、
多結晶シリコンによる側壁形成時に窒化シリコン膜との
選択比のとれる条件で異方性エツチングを行なうことに
より半導体基板の損傷を免れることができる。

このように本発明によれば、特性劣化を伴うことなく半
導体装置のＩＲ細化、高集積化が容易に行える効果があ
る。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図、第２
図（ａ）〜（ｃ）は本発明の第２の実施例を説明するた
めの工程順に配置した半導体チ・ツブの断面図、第３図
（ａ）、（ｂ）は従来例を説明するための工程順に配置
した半導体チップの断面図である。 １１．２１．３１・・・半導体基板、１２・・・ホトレ
ジスト膜、１３ａ、３３ａ・・・狭い分ｉ４溝、１３ｂ
、３３ｂ・・・広い分１ｉｌＩｉ１！、１４，２４．３
４・・・酸化シリコン膜、１５．２５・・・窒化シリコ
ン膜、１６．３６・・・多結晶シリコン膜、１７．２７
・・・側壁、１８．２８・・・第１の絶縁膜、１９．２
９・・・第２の絶縁膜、３８・・・絶縁膜。 代理人　弁理士　内　原　　１・゛−′パ：・・、 （、二 わ　１１２］ 牛　１　凶 第２　図

Claims (1)

【特許請求の範囲】
1. 半導体基板を選択的にエッチングして前記半導体基板の
   一主面を複数の区画に分ける分離溝を形成する工程と、
   全面に酸化シリコン膜、窒化シリコン膜及び多結晶シリ
   コン膜を順次被着する工程と、異方性エッチングにより
   前記分離溝の側面に前記多結晶シリコン膜からなる側壁
   を形成する工程と、第１の絶縁膜で前記分離溝を所定深
   さに埋める工程と、前記側壁を除去した後第２の絶縁膜
   で前記分離溝を充填する工程と、前記半導体基板の一主
   面の前記分離溝部以外の前記窒化シリコン膜及び前記酸
   化シリコン膜を除去する工程とを含むことを特徴とする
   半導体装置の素子分離領域形成方法。