JPH0431176B2 - - Google Patents
Info
- Publication number
- JPH0431176B2 JPH0431176B2 JP3419386A JP3419386A JPH0431176B2 JP H0431176 B2 JPH0431176 B2 JP H0431176B2 JP 3419386 A JP3419386 A JP 3419386A JP 3419386 A JP3419386 A JP 3419386A JP H0431176 B2 JPH0431176 B2 JP H0431176B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- sidewall
- nsg
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000005530 etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に係り、特に、
選択酸化による微細な素子分離領域の形成方法に
関するものである。
選択酸化による微細な素子分離領域の形成方法に
関するものである。
〈従来の技術〉
第２図ａ〜ｆは従来の製造方法の主要工程段階
における状態を示す断面図である。以下、この図
に基づいて従来の方法を説明する。
における状態を示す断面図である。以下、この図
に基づいて従来の方法を説明する。
単結晶シリコン基板１上に熱酸化膜２を形成
し、その上に、シリコン窒化膜（Si3N4）３、さ
らに、NSG膜４を堆積し、ホトレジスト膜をマ
スクにした選択エツチングによつて複合膜を除去
する（第２図ａ）。次に、このパターンの上に、
シリコン窒化膜５、さらにNSG膜６をもう一度
堆積する（第２図ｂ）。その後、NSG膜６に異方
性エツチングを施し、NSG膜によるサイドウオ
ール６′を形成し、このサイドウオールをマスク
にしてシリコン窒化膜５を選択エツチングする
（第２図ｃ）。NSG膜４，６′を除去する。これに
より、シリコン窒化膜から成るサイドウオール
５′が形成される（第２図ｄ）。スチーム雰囲気中
で選択酸化を行いフイールド酸化膜７を成長させ
る（第２図ｅ）。シリコン窒化膜３，５′及び第１
熱酸化膜２を除去する。（第２図ｆ）。
し、その上に、シリコン窒化膜（Si3N4）３、さ
らに、NSG膜４を堆積し、ホトレジスト膜をマ
スクにした選択エツチングによつて複合膜を除去
する（第２図ａ）。次に、このパターンの上に、
シリコン窒化膜５、さらにNSG膜６をもう一度
堆積する（第２図ｂ）。その後、NSG膜６に異方
性エツチングを施し、NSG膜によるサイドウオ
ール６′を形成し、このサイドウオールをマスク
にしてシリコン窒化膜５を選択エツチングする
（第２図ｃ）。NSG膜４，６′を除去する。これに
より、シリコン窒化膜から成るサイドウオール
５′が形成される（第２図ｄ）。スチーム雰囲気中
で選択酸化を行いフイールド酸化膜７を成長させ
る（第２図ｅ）。シリコン窒化膜３，５′及び第１
熱酸化膜２を除去する。（第２図ｆ）。
〈発明が解決しようとする問題点〉
上記製造方法による半導体装置には、素子分離
領域端に、フイールド酸化膜成長の際に生じたス
トレスが原因と思われる異状エツチングによる溝
が形成された。
領域端に、フイールド酸化膜成長の際に生じたス
トレスが原因と思われる異状エツチングによる溝
が形成された。
本発明は上記問題点を解決することを目的とし
てなされたものである。
てなされたものである。
〈問題点を解決するための手段・作用〉
サイドウオールを形成した後に、選択酸化を行
うことで、バーズビークの発生による素子分離領
域の拡大を抑え、さらに、その後、上記サイドウ
オールを除去してから、もう一度選択酸化を行つ
てバーズビークを適度に発生させることで、素子
分離領域端に生じる応力及び結晶欠陥の発生を緩
和する。
うことで、バーズビークの発生による素子分離領
域の拡大を抑え、さらに、その後、上記サイドウ
オールを除去してから、もう一度選択酸化を行つ
てバーズビークを適度に発生させることで、素子
分離領域端に生じる応力及び結晶欠陥の発生を緩
和する。
〈実施例〉
以下、実施例に基づいて本発明を詳細に説明す
る。
る。
第１図ａ〜ｈは本発明の実施例の主要工程段階
における状態を示す断面図である。以下、この図
に基づき本発明を説明する。
における状態を示す断面図である。以下、この図
に基づき本発明を説明する。
単結晶シリコン基板１１上に熱酸化膜１２を形
成し、その上に、シリコン窒化膜１３、さらに、
NSG膜１４を堆積し、ホトレジスト膜をマスク
にした選択エツチングによつて複合膜を除去する
（第１図ａ）。次に、このパターンの上に、シリコ
ン窒化膜１５、さらにNSG膜１６をもう一度堆
積する（第１図ｂ）。その後、NSG膜１６に異方
性エツチングを施し、NSG膜によるサイドウオ
ール１６′を形成し、このサイドウオールをマス
クにしてシリコン窒化膜１５を選択エツチングす
る（第１図ｃ）。NSG膜１４，１６′を除去する。
これにより、シリコン窒化膜から成るサイドウオ
ール１５′が形成される（第１図ｄ）。スチーム雰
囲気中で選択酸化を行いフイールド酸化膜１７を
成長させる（第１図ｅ）。サイドウオールとなつ
ているシリコン窒化膜１５′のみを選択除去する
（第１図ｆ）。もう一度選択酸化を行つて最終的な
フイールド酸化膜１７′を形成する（第１図ｇ）。
シリコン窒化膜１３及び第１熱酸化膜１２を除去
する（第１図ｈ）。
成し、その上に、シリコン窒化膜１３、さらに、
NSG膜１４を堆積し、ホトレジスト膜をマスク
にした選択エツチングによつて複合膜を除去する
（第１図ａ）。次に、このパターンの上に、シリコ
ン窒化膜１５、さらにNSG膜１６をもう一度堆
積する（第１図ｂ）。その後、NSG膜１６に異方
性エツチングを施し、NSG膜によるサイドウオ
ール１６′を形成し、このサイドウオールをマス
クにしてシリコン窒化膜１５を選択エツチングす
る（第１図ｃ）。NSG膜１４，１６′を除去する。
これにより、シリコン窒化膜から成るサイドウオ
ール１５′が形成される（第１図ｄ）。スチーム雰
囲気中で選択酸化を行いフイールド酸化膜１７を
成長させる（第１図ｅ）。サイドウオールとなつ
ているシリコン窒化膜１５′のみを選択除去する
（第１図ｆ）。もう一度選択酸化を行つて最終的な
フイールド酸化膜１７′を形成する（第１図ｇ）。
シリコン窒化膜１３及び第１熱酸化膜１２を除去
する（第１図ｈ）。
〈発明の効果〉
以上詳述した如く、本発明によつて基板の結晶
欠陥の発生及び素子分離領域端の溝の形成を防ぎ
ながら、微細な素子分離領域を形成することがで
きる。
欠陥の発生及び素子分離領域端の溝の形成を防ぎ
ながら、微細な素子分離領域を形成することがで
きる。
第１図ａ乃至ｈは本発明に係る半導体装置製造
方法の主要工程段階に於ける状態を示す断面図、
第２図ａ乃至ｆは従来の製造方法の主要工程段階
に於ける状態を示す断面図である。 符号の説明、１１……単結晶シリコン基板、１
２……熱酸化膜、１３……シリコン窒化膜、１４
……NSG膜、１５……シリコン窒化膜、１５′…
…シリコン窒化膜から成るサイドウオール、１６
……NSG膜、１６′……NSG膜によるサイドウ
オール、１７，１７′……フイールド酸化膜。
方法の主要工程段階に於ける状態を示す断面図、
第２図ａ乃至ｆは従来の製造方法の主要工程段階
に於ける状態を示す断面図である。 符号の説明、１１……単結晶シリコン基板、１
２……熱酸化膜、１３……シリコン窒化膜、１４
……NSG膜、１５……シリコン窒化膜、１５′…
…シリコン窒化膜から成るサイドウオール、１６
……NSG膜、１６′……NSG膜によるサイドウ
オール、１７，１７′……フイールド酸化膜。
Claims (1)
- 【特許請求の範囲】 １ サイドウオールを形成した後、選択酸化を行
つて、素子分離領域を形成する半導体装置の製造
方法に於いて、 上記選択酸化後、上記サイドウオールを除去し
て再度選択酸化を行う工程を付加したことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3419386A JPS62190852A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3419386A JPS62190852A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62190852A JPS62190852A (ja) | 1987-08-21 |
| JPH0431176B2 true JPH0431176B2 (ja) | 1992-05-25 |
Family
ID=12407336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3419386A Granted JPS62190852A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190852A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5261911B2 (ja) * | 2006-09-29 | 2013-08-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-02-18 JP JP3419386A patent/JPS62190852A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62190852A (ja) | 1987-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05121317A (ja) | Ｓｏｉ構造形成方法 | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPS61244041A (ja) | 半導体装置の製造方法 | |
| JPH0431176B2 (ja) | ||
| JPH08236611A (ja) | 半導体装置の素子分離方法 | |
| JPS6021541A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS63136548A (ja) | 半導体装置の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| JPS61296741A (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| JPS59107534A (ja) | 半導体装置の製造方法 | |
| JPH11135608A (ja) | 半導体装置の製造方法 | |
| JPS6353946A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPH04267335A (ja) | 半導体装置の製造方法 |