JPS62190852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62190852A
JPS62190852A JP3419386A JP3419386A JPS62190852A JP S62190852 A JPS62190852 A JP S62190852A JP 3419386 A JP3419386 A JP 3419386A JP 3419386 A JP3419386 A JP 3419386A JP S62190852 A JPS62190852 A JP S62190852A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
sidewall
manufacturing
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3419386A
Other languages
English (en)
Other versions
JPH0431176B2 (ja
Inventor
Yutaka Hino
裕 日野
Takahiko Oma
隆彦 大麻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3419386A priority Critical patent/JPS62190852A/ja
Publication of JPS62190852A publication Critical patent/JPS62190852A/ja
Publication of JPH0431176B2 publication Critical patent/JPH0431176B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法に係り、特に、選択酸化
による微細な素子分離領域の形成方法に関するものであ
る。
く従来の技術〉 第２図（ａ）〜（ｆ）は従来の製造方法の主要工程段階
における状態を示す断面図である。以下、この図に基づ
いて従来の方法を説明する。
単結晶シリコン基板１上に熱酸化膜２を形成し、その上
に、シリコン窒化膜（５ｉ３Ｎ４）　３、さらに、ＮＳ
Ｇ膜４を堆積し、ホトレジスト膜をマスクにした選択エ
ツチングによって複合膜を除去する（第２図（ａ））。
次に、このパターンの上に、シリコン窒化膜５、さらに
ＮＳＧ膜６をもう一度堆積する（第２図（ｂ））。その
後、ＮＳＧ膜６に異方性エツチングを施し、ＮＳＧ膜に
よるサイドウオール６を形成し、このサイドウオールを
マスクにしてシリコン窒化膜５を選択エツチングする（
第２図（ｃ）　）。ＮＳＣ膜４．６を除去する。これに
よシ、シリコン窒化膜から成るサイドウオール５′が形
成される（第２図（ｄ）　）。スチーム雰囲気中で選択
酸化を行いフィールド酸化膜７を成長させる（第２図（
ｅ））。シリコン窒化膜８．５及び第１熱酸化膜２を除
去する（第２図（ｆ））。
〈発明が解決しようとする問題点〉 上記製造方法による半導体装置Ｖｃ／／ｉ、素子分離領
域端に、フィールド酸化膜成長の際に生じたストレスが
原因と思われる異状エツチングによる溝が形成された。
本発明は上記問題点を解決することを目的としてなされ
たものである。
〈問題点を解決するための手段・作用〉サイドウオール
を形成した後に、選択酸化を行うことで、バーズビーク
の発生による素子分離領域の拡大を抑え、さらに、その
後、上記サイドウオールを除去してから、もう一度選択
酸化を行って、バーズビークを適度に発生させることで
、素子分離領域端に生じる応力及び結晶欠陥の発生を緩
和する。
〈実施例〉 以下、実施例に基づいて本発明の詳細な説明する。
第１図（ａ）〜（ｈ）は本発明の実施例の主要工程段階
における状態を示す断面図である。以下、この図に基づ
き本発明を説明する。
単結晶シリコン基板ＩＩ上に熱酸化膜１２を形成し、そ
の上に、シリコン窒化膜１３、さらに、ＮＳＣ膜１４を
堆積し、ホトレジスト膜をマスクにした選択エツチング
によって複合膜を除去する（第１図（ａ））。次に、こ
のパターンの上に、シリコン窒化膜Ｉ５、さらにＮＳＧ
膜１６をもう一度堆積する（第１図（ｂ））。その後、
ＮＳＧ膜１６に異方性エツチングを施し、ＮＳＣ膜によ
るサイドウオール１６′を形成し、このサイドウオール
をマスクにしてシリコン窒化膜１５を選択エツチングす
る（第１図（Ｃ））。Ｎ５Ｇ膜１４．１６’を除去する
。これにより、シリコン窒化膜から成るサイドウオール
１５′が形成される（第１図（ｄ））。スチーム雰囲気
中で選択酸化を行いフィールド酸化膜１７を成長させる
（第１図（ｅ））。サイドウオールとなっているシリコ
ン窒化膜１５のみを選択除去する（第１図（ｆ））。も
う一度選択酸化を行って最終的なフィールド酸化膜１７
′を形成する（第１図（ｇ））。
シリコン窒化膜１３及び第１熱酸化膜１２を除去する（
第１図（ｈ））。
〈発明の効果〉 以上詳述した如く、本発明によって基板の結晶欠陥の発
生及び素子分離領域端の溝の形成を防ぎながら、微細な
素子分離領域を形成することができる。
【図面の簡単な説明】
第１図（ａ）乃至（ｈ）は本発明に係る半導体装置製造
方法の主要工程段階に於ける状態を示す断面図、第２図
（ａ）乃至（ｆ）は従来の製造方法の主要工程段階に於
ける状態を示す断面図である。 符号の説明 １１：単結晶シリコン基板、１２：熱酸化膜、１３：シ
リコン窒化膜、＋４：ＮＳＣ膜、１５゜シリコン窒化膜
、１５’　：シリコン窒化膜から成るサイドウオール、
＋６：ＮＳＣ膜、１６’：ＮＳＣ膜によるサイドウオー
ル、１７．１７’：フィールド酸化膜。 代理人　弁理士　杉　山　毅　至（他１名）第１図 第１図 ／４ｊＩ−１政す胸暑瓢渭般霜晶ぼ矩ｔネ１曲企図第２
図

Claims (1)

  1. 【特許請求の範囲】 １、サイドウォールを形成した後、選択酸化を行って、
    素子分離領域を形成する半導体装置の製造方法に於いて
    、 上記選択酸化後、上記サイドウォールを除去して再度選
    択酸化を行う工程を付加したことを特徴とする半導体装
    置の製造方法。
JP3419386A 1986-02-18 1986-02-18 半導体装置の製造方法 Granted JPS62190852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3419386A JPS62190852A (ja) 1986-02-18 1986-02-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3419386A JPS62190852A (ja) 1986-02-18 1986-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62190852A true JPS62190852A (ja) 1987-08-21
JPH0431176B2 JPH0431176B2 (ja) 1992-05-25

Family

ID=12407336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3419386A Granted JPS62190852A (ja) 1986-02-18 1986-02-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62190852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091497A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091497A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0431176B2 (ja) 1992-05-25

Similar Documents

Publication Publication Date Title
JPH07161704A (ja) 半導体装置の素子隔離膜の作製方法
JPH0216574B2 (ja)
EP0424018A2 (en) Integrated circuit field isolation process
JPS62190852A (ja) 半導体装置の製造方法
US5208167A (en) Method for producing SOI substrate
JPS61244041A (ja) 半導体装置の製造方法
JPS6021541A (ja) 半導体装置の製造方法
JP2677228B2 (ja) 半導体装置の製造方法
JPH06163528A (ja) 半導体装置の製造方法
JPS63204746A (ja) 半導体装置の製造方法
JPS63217640A (ja) 半導体装置の素子分離形成方法
JPS5994844A (ja) 半導体装置の製造方法
JP2703905B2 (ja) 半導体装置のアイソレーション形成方法
JPS61296741A (ja) 半導体装置の製造方法
JPH11135608A (ja) 半導体装置の製造方法
JPH04151838A (ja) 半導体装置の製造方法
JPH02142117A (ja) 半導体集積回路の製造方法
JP3478991B2 (ja) 半導体装置の素子分離領域形成方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH0897203A (ja) 半導体装置の製造方法
JPS5940291B2 (ja) 半導体装置の製造方法
JPS58169935A (ja) 半導体装置の製造方法
JPS6046046A (ja) 半導体装置の製造方法
JPH02132830A (ja) 選択酸化方法
JPH05259157A (ja) 半導体装置及びその製造方法