JPS5940291B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5940291B2 JPS5940291B2 JP52151891A JP15189177A JPS5940291B2 JP S5940291 B2 JPS5940291 B2 JP S5940291B2 JP 52151891 A JP52151891 A JP 52151891A JP 15189177 A JP15189177 A JP 15189177A JP S5940291 B2 JPS5940291 B2 JP S5940291B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- si3n4
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法とくに半導体集積回路等
に用いられる酸化膜絶縁分離法のに関するものである。
に用いられる酸化膜絶縁分離法のに関するものである。
シリコン窒化膜（以下Ｓｉ３Ｎ４膜）を耐酸化マスクと
して半導体基板表面を選択酸化し、この酸化膜領域によ
つて基板につくＤ込まれた各回路素子を分離する技術は
通常よく用いられている。
して半導体基板表面を選択酸化し、この酸化膜領域によ
つて基板につくＤ込まれた各回路素子を分離する技術は
通常よく用いられている。
第１図Ａ−Ｃは従来の選択酸化膜形成法の一例を示すも
ので、まずシ９コン基板１の表面に選択的に耐酸化マス
クとしてのＳｉ３Ｎ４膜２を選択的に形成する（第１図
Ａ）。次に酸化すべきシリコン表面を予めエッチングし
て凹所１’を形成する。
ので、まずシ９コン基板１の表面に選択的に耐酸化マス
クとしてのＳｉ３Ｎ４膜２を選択的に形成する（第１図
Ａ）。次に酸化すべきシリコン表面を予めエッチングし
て凹所１’を形成する。
これは酸化膜が体積膨張するため盛上る分だけ基板を予
めエッチングしておき、酸化後平坦になるようにするた
めである（第１図Ｂ）。次に選択酸化によつて分離酸化
膜３を形成する。
めエッチングしておき、酸化後平坦になるようにするた
めである（第１図Ｂ）。次に選択酸化によつて分離酸化
膜３を形成する。
ところがこのときシリコン基板の表面は平坦にならず、
パートヘッド４と称される突起ができる（第１図Ｃ）。
これは酸化が凹所側面にも進行するため体積膨張が生じ
て突起となるものである。
パートヘッド４と称される突起ができる（第１図Ｃ）。
これは酸化が凹所側面にも進行するため体積膨張が生じ
て突起となるものである。
このパートヘッド４による突起はその上を通るＡｌ配線
の断線等を引起し、半導体集積回路の歩留Ｄを低下させ
、ひいては集積度の向上を妨げていた。また選択酸化マ
スクのＳｉ３Ｎ４膜２はマスク効果を保つためと機械的
強度によつて前記バードヘツ゜ドを押えるために通常１
００ＯＡ゜以上の厚みに形成されるが、厚いほどシリコ
ン基板に大きなダメージを与え、転位の導入、ＰＮ接合
の漏洩電流の増加、場合によつてはクラックが発生する
等の問題があつた。本発明はかかる従来の欠点を解消す
べくなされたものであつて、本発明の特徴は選択酸化用
マスクとして非常に薄いＳｉ３Ｎ４膜を用いることにあ
る。
の断線等を引起し、半導体集積回路の歩留Ｄを低下させ
、ひいては集積度の向上を妨げていた。また選択酸化マ
スクのＳｉ３Ｎ４膜２はマスク効果を保つためと機械的
強度によつて前記バードヘツ゜ドを押えるために通常１
００ＯＡ゜以上の厚みに形成されるが、厚いほどシリコ
ン基板に大きなダメージを与え、転位の導入、ＰＮ接合
の漏洩電流の増加、場合によつてはクラックが発生する
等の問題があつた。本発明はかかる従来の欠点を解消す
べくなされたものであつて、本発明の特徴は選択酸化用
マスクとして非常に薄いＳｉ３Ｎ４膜を用いることにあ
る。
Ｓｉ３Ｎ４膜は酸化に対してマスク効果を有する一方、
酸化処理中にＳｉ３Ｎ４膜上に酸化膜が成長し、この酸
化反応によつてＳｉ３Ｎ４膜自体の膜厚も減少する。し
たがつて酸化処理を継続すればやがてはＳｉ３Ｎ４膜す
べては酸化膜に変換され右。たとえばシ９コン基板上に
１μｍの酸化膜を形成する場合にＳｉ３Ｎ４膜のマスク
効果は大略１／３０程度であり約３５０Ａ０以上のＳｉ
３Ｎ４膜が必要となる。本発明はこの場合３００Ａ０ま
たはそれ以下の薄いＳｉ３Ｎ４膜を用いることによつて
酸化処理中はマスク効果を有し酸化終了時にはすべて酸
化膜に変換するようにし、更にこのＳｉ３Ｎ，膜をシリ
コン基板の表面のみならずエツチングによつて形成され
た凹部の側面にも残存させることによつて選択酸化時に
横方向の酸化を防止し、パートヘッドのない平坦な表面
を得ることを特徴とするものである。以下本発明を実施
例により説明する。
酸化処理中にＳｉ３Ｎ４膜上に酸化膜が成長し、この酸
化反応によつてＳｉ３Ｎ４膜自体の膜厚も減少する。し
たがつて酸化処理を継続すればやがてはＳｉ３Ｎ４膜す
べては酸化膜に変換され右。たとえばシ９コン基板上に
１μｍの酸化膜を形成する場合にＳｉ３Ｎ４膜のマスク
効果は大略１／３０程度であり約３５０Ａ０以上のＳｉ
３Ｎ４膜が必要となる。本発明はこの場合３００Ａ０ま
たはそれ以下の薄いＳｉ３Ｎ４膜を用いることによつて
酸化処理中はマスク効果を有し酸化終了時にはすべて酸
化膜に変換するようにし、更にこのＳｉ３Ｎ，膜をシリ
コン基板の表面のみならずエツチングによつて形成され
た凹部の側面にも残存させることによつて選択酸化時に
横方向の酸化を防止し、パートヘッドのない平坦な表面
を得ることを特徴とするものである。以下本発明を実施
例により説明する。
第２図Ａ−Ｆは本発明の一実施例を工程順に示すもので
ある。
ある。
シリコン基板１１の表面に酸化膜１２を選択的に形成す
る（第２図Ａ）。
る（第２図Ａ）。
次に上記酸化膜１２をマスクとして、ＣＦ４ガスによる
プラズマエツチングで露出したシリコン基板表面を所定
の深さにエツチングし、凹部１３を形成する。
プラズマエツチングで露出したシリコン基板表面を所定
の深さにエツチングし、凹部１３を形成する。
この場合酸化膜”１２はプラズマエツチングに対してシ
リコンより＄ジチング速度が遅いためマスクとなｂ得る
。凹部１３の深さは、酸化によつて酸化膜が上部に略５
５％膨張する分だけあらかじめエツチングしておく。こ
の場合分離酸化膜の厚みを１μｍとすると５５００Ａ０
エツチングすればよいがこの程では４５００Ａ０にとど
める。エツチングが終了すればマスクとして用いた酸化
膜は除去し選択的に凹部１３の形成されたシリコン基板
表面を得る（第２図Ｂ）。次に７５０℃でモノシラン（
ＳｉＨ４）とアンモニア（ＮＨ３）の反応によつてＳｉ
３Ｎ４膜１４を全面に形成する。Ｓｉ３Ｎ４膜の厚さは
従来に比較して非常に薄く３００Ａ０とする（第２図Ｃ
）。次に上記基板全面にたとえばネガ型のフオトレジス
ト膜を周知の写真食刻法により塗布し、工程Ａに用いた
と同様のマスクパターンによつて露光する。シリコン基
板表面の形状は前記凹部を形成するエツチングによつて
横方向にも深さ分だけエツチングされて狭くなつている
ため表面のフオトレジスト膜と同時に側面のフオトレジ
スト膜も露光されて固化し、凹部底面のフオトレジスト
膜のみ除去されてＳｉ３Ｎ４膜が露出する。このフオト
レジスト膜１５をマスクとしてＣＦ４ガスのプラズマエ
ツチングを行なうと凹部底面のＳｉ，Ｎ４膜は薄いため
容易に除去される。更に引続き底面を約３００Ａ０エツ
チングすると基板表面に対して凹部底面は計４８００Ａ
０の深さを有することになる（第２図Ｄ）。次に硫酸ポ
ール等の周知の方法でマスクとして用いたフオトレジス
ト膜１５を除去すれば、シリコン基板の表面卦よび凹部
側面に３００Ａ０の薄いＳｉ３Ｎ４膜１４，１４５が残
存した形状が得られる（第２図Ｅ）。
リコンより＄ジチング速度が遅いためマスクとなｂ得る
。凹部１３の深さは、酸化によつて酸化膜が上部に略５
５％膨張する分だけあらかじめエツチングしておく。こ
の場合分離酸化膜の厚みを１μｍとすると５５００Ａ０
エツチングすればよいがこの程では４５００Ａ０にとど
める。エツチングが終了すればマスクとして用いた酸化
膜は除去し選択的に凹部１３の形成されたシリコン基板
表面を得る（第２図Ｂ）。次に７５０℃でモノシラン（
ＳｉＨ４）とアンモニア（ＮＨ３）の反応によつてＳｉ
３Ｎ４膜１４を全面に形成する。Ｓｉ３Ｎ４膜の厚さは
従来に比較して非常に薄く３００Ａ０とする（第２図Ｃ
）。次に上記基板全面にたとえばネガ型のフオトレジス
ト膜を周知の写真食刻法により塗布し、工程Ａに用いた
と同様のマスクパターンによつて露光する。シリコン基
板表面の形状は前記凹部を形成するエツチングによつて
横方向にも深さ分だけエツチングされて狭くなつている
ため表面のフオトレジスト膜と同時に側面のフオトレジ
スト膜も露光されて固化し、凹部底面のフオトレジスト
膜のみ除去されてＳｉ３Ｎ４膜が露出する。このフオト
レジスト膜１５をマスクとしてＣＦ４ガスのプラズマエ
ツチングを行なうと凹部底面のＳｉ，Ｎ４膜は薄いため
容易に除去される。更に引続き底面を約３００Ａ０エツ
チングすると基板表面に対して凹部底面は計４８００Ａ
０の深さを有することになる（第２図Ｄ）。次に硫酸ポ
ール等の周知の方法でマスクとして用いたフオトレジス
ト膜１５を除去すれば、シリコン基板の表面卦よび凹部
側面に３００Ａ０の薄いＳｉ３Ｎ４膜１４，１４５が残
存した形状が得られる（第２図Ｅ）。
次にたとえば１１００℃で１５０分の熱酸化を行なつて
約１μｍ厚の分離酸化膜領域１６を形成する。
約１μｍ厚の分離酸化膜領域１６を形成する。
凹部側面はＳｉ，Ｎ，膜１４′で覆われているため酸化
は縦方向のみに成長し、従来のようなパートヘッドは発
生しない。更にＳｉ３Ｎ４膜１４，１４′は酸化マスク
として作用する一方酸化処理中に徐々に酸化膜が変換さ
れ、酸化処理終了時には全て酸化膜１７，１７′に変換
されてしまいその厚みは約７００Ａ０となる。したがつ
て完全に平坦なかつパートヘッドのない分離酸化膜領域
の形成されたシリコン基板を得ることができる。この方
法では、Ｓｉ３Ｎ４膜は酸化膜に変換されているためこ
の後の工程でＳｉ３Ｎ４膜除去の工程は省略出来、分離
酸化膜に囲まれた島領域内にＭＯＳＴｒ，バイポーラＴ
ｒ等の能動回路素子を形成して平坦表面の集積回路装置
が得られる（第２図Ｆ）。
は縦方向のみに成長し、従来のようなパートヘッドは発
生しない。更にＳｉ３Ｎ４膜１４，１４′は酸化マスク
として作用する一方酸化処理中に徐々に酸化膜が変換さ
れ、酸化処理終了時には全て酸化膜１７，１７′に変換
されてしまいその厚みは約７００Ａ０となる。したがつ
て完全に平坦なかつパートヘッドのない分離酸化膜領域
の形成されたシリコン基板を得ることができる。この方
法では、Ｓｉ３Ｎ４膜は酸化膜に変換されているためこ
の後の工程でＳｉ３Ｎ４膜除去の工程は省略出来、分離
酸化膜に囲まれた島領域内にＭＯＳＴｒ，バイポーラＴ
ｒ等の能動回路素子を形成して平坦表面の集積回路装置
が得られる（第２図Ｆ）。
以上説明したように本発明によれば選択酸化に際して予
め形成された凹部の側面にＳｉ３Ｎ４膜を形成して卦く
ことによつて横方向の酸化を防止レ従来発生していたパ
ートヘッド等の突起のない完全な平坦表面が得られるた
めＡｌ配線等の断線は除去出来、またマスクパターンの
縮少はシリコン基板の凹部形成時のエツチング等の横方
向の入ｂ込みのみに押えられるため、素子形成領域の選
択酸化前後に卦ける寸法は殆んど変化がなく精度が良く
なＤ１集積度が向上し、歩留ｂも大巾に向上する。
め形成された凹部の側面にＳｉ３Ｎ４膜を形成して卦く
ことによつて横方向の酸化を防止レ従来発生していたパ
ートヘッド等の突起のない完全な平坦表面が得られるた
めＡｌ配線等の断線は除去出来、またマスクパターンの
縮少はシリコン基板の凹部形成時のエツチング等の横方
向の入ｂ込みのみに押えられるため、素子形成領域の選
択酸化前後に卦ける寸法は殆んど変化がなく精度が良く
なＤ１集積度が向上し、歩留ｂも大巾に向上する。
また選択酸化終了時にはＳｉ３Ｎ４膜はすべては酸化膜
に変換されているため、Ｓｉ３Ｎ４膜を除去する工程は
省略出来、工程の簡略化が可能となる。更にまたＳｉ３
Ｎ４膜の厚みが非常に薄いため従来よりもシリコン基板
に与えるダメージは大巾に緩和され、シリコン層表面に
卦ける結晶欠陥が低減され素子歩留ｂの向上が期特出来
るょうになつた。な訃実施例中にはＳｉ３Ｎ４膜を直接
シリコン基板に付着形成した場合について述べたが、シ
リコン基板とＳｉ３Ｎ４膜の間にうすい酸化膜を形成し
て卦けば更にシリコン基板へのダメージの影響は低減さ
れるものであり１この酸化膜を挿入する程によつて本発
明の他の効果は何ら影響を受けることはない。
に変換されているため、Ｓｉ３Ｎ４膜を除去する工程は
省略出来、工程の簡略化が可能となる。更にまたＳｉ３
Ｎ４膜の厚みが非常に薄いため従来よりもシリコン基板
に与えるダメージは大巾に緩和され、シリコン層表面に
卦ける結晶欠陥が低減され素子歩留ｂの向上が期特出来
るょうになつた。な訃実施例中にはＳｉ３Ｎ４膜を直接
シリコン基板に付着形成した場合について述べたが、シ
リコン基板とＳｉ３Ｎ４膜の間にうすい酸化膜を形成し
て卦けば更にシリコン基板へのダメージの影響は低減さ
れるものであり１この酸化膜を挿入する程によつて本発
明の他の効果は何ら影響を受けることはない。
【図面の簡単な説明】
第１図Ａ−Ｃは従来の選択酸化工程断面図、第２図Ａ−
Ｆは本発明の一実施例にかかる選択酸化工程断面図であ
る。 １１・・・・・・シリコン基板、１３・・・・・・凹部
、１４，１４ζ・・・・・Ｓｉ，Ｎ４膜、１５・・・・
・・フオトレジスト膜、１６・・・・・・分離酸化膜、
１６・・・・・・分離用酸化膜領域、１７，１７″・・
・・・・酸化膜。
Ｆは本発明の一実施例にかかる選択酸化工程断面図であ
る。 １１・・・・・・シリコン基板、１３・・・・・・凹部
、１４，１４ζ・・・・・Ｓｉ，Ｎ４膜、１５・・・・
・・フオトレジスト膜、１６・・・・・・分離酸化膜、
１６・・・・・・分離用酸化膜領域、１７，１７″・・
・・・・酸化膜。
Claims (1)
- １ 半導体基板の一主面に局所的に凹部を形成する工程
と、前記半導体基板表面にシリコン窒化膜を形成する工
程と、前記凹部の底面のみ前記シリコン窒化膜を除去し
て前記基板を露出させる工程と、酸化処理によつて前記
凹部に酸化膜を前記基板表面と平坦になるように形成す
ると同時に残存した前記シリコン窒化膜をすべて酸化膜
に変換する工程を有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52151891A JPS5940291B2 (ja) | 1977-12-16 | 1977-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52151891A JPS5940291B2 (ja) | 1977-12-16 | 1977-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5483783A JPS5483783A (en) | 1979-07-04 |
| JPS5940291B2 true JPS5940291B2 (ja) | 1984-09-29 |
Family
ID=15528452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52151891A Expired JPS5940291B2 (ja) | 1977-12-16 | 1977-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940291B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW309647B (ja) * | 1995-12-30 | 1997-07-01 | Hyundai Electronics Ind |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120289A (en) * | 1977-03-30 | 1978-10-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1977
- 1977-12-16 JP JP52151891A patent/JPS5940291B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120289A (en) * | 1977-03-30 | 1978-10-20 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5483783A (en) | 1979-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5135884A (en) | Method of producing isoplanar isolated active regions | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS61296741A (ja) | 半導体装置の製造方法 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR19990033625A (ko) | 반도체 장치의 트렌치 형성 방법 및 그 구조 | |
| JPS5994844A (ja) | 半導体装置の製造方法 | |
| JPH0982699A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11135608A (ja) | 半導体装置の製造方法 | |
| JPH06252259A (ja) | 半導体装置とその製造方法 | |
| JPH1050695A (ja) | 半導体装置の製造方法 | |
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH05259157A (ja) | 半導体装置及びその製造方法 | |
| JPH0431176B2 (ja) | ||
| JPS63252448A (ja) | 半導体装置の製造方法 |