JPH0982699A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0982699A JPH0982699A JP26098695A JP26098695A JPH0982699A JP H0982699 A JPH0982699 A JP H0982699A JP 26098695 A JP26098695 A JP 26098695A JP 26098695 A JP26098695 A JP 26098695A JP H0982699 A JPH0982699 A JP H0982699A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- mask nitride
- pad
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 結晶欠陥の発生を抑制するとともに、バーズ
ビーク長を短縮しかつそのばらつきを抑える。 【構成】 シリコン基板１上に、パッド酸化膜２、パッ
ドポリシリコン膜３、マスク窒化膜４を堆積し、マスク
窒化膜４およびパッドポリシリコン膜３をパターニング
する。シリコン窒化膜を堆積し、エッチバックしてサイ
ドウォール５を形成する〔図１（ａ）〕。熱酸化を行っ
てフィールド酸化膜６を形成する〔図１（ｂ）〕。サイ
ドウォール５とマスク窒化膜４およびパッドポリシリコ
ン膜３をエッチング除去する〔図１（ｃ）〕。
ビーク長を短縮しかつそのばらつきを抑える。 【構成】 シリコン基板１上に、パッド酸化膜２、パッ
ドポリシリコン膜３、マスク窒化膜４を堆積し、マスク
窒化膜４およびパッドポリシリコン膜３をパターニング
する。シリコン窒化膜を堆積し、エッチバックしてサイ
ドウォール５を形成する〔図１（ａ）〕。熱酸化を行っ
てフィールド酸化膜６を形成する〔図１（ｂ）〕。サイ
ドウォール５とマスク窒化膜４およびパッドポリシリコ
ン膜３をエッチング除去する〔図１（ｃ）〕。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、改良ＬＯＣＯＳ法として知られるＬＯ
ＰＯＳ法により素子分離領域を形成する半導体装置の製
造方法に関するものである。
法に関し、特に、改良ＬＯＣＯＳ法として知られるＬＯ
ＰＯＳ法により素子分離領域を形成する半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路における素子分離技術と
しては、図２に示すＬＯＣＯＳ法が広く採用されてい
る。ＬＯＣＯＳ法では、シリコン基板１上にパッド酸化
膜２、マスク窒化膜４を形成し、マスク窒化膜４をパタ
ーニングする〔図２（ａ）〕。次いで、熱酸化を行い所
定の膜厚のフィールド酸化膜６を形成し〔図２
（ｂ）〕、マスク窒化膜４をエッチング除去する〔図２
（ｃ）〕。
しては、図２に示すＬＯＣＯＳ法が広く採用されてい
る。ＬＯＣＯＳ法では、シリコン基板１上にパッド酸化
膜２、マスク窒化膜４を形成し、マスク窒化膜４をパタ
ーニングする〔図２（ａ）〕。次いで、熱酸化を行い所
定の膜厚のフィールド酸化膜６を形成し〔図２
（ｂ）〕、マスク窒化膜４をエッチング除去する〔図２
（ｃ）〕。
【０００３】従来の素子分離技術の代表例であるＬＯＣ
ＯＳ法で問題となるのは、バーズビーク７と呼ばれる、
素子分離領域の活性領域への食い込みである。このバー
ズビークを抑えるにはパッド酸化膜２を薄く、マスク窒
化膜を厚くすることが効果的である。しかし、パッド酸
化膜が３００Å以下、マスク窒化膜が２０００Å以上
（このときのバーズビークは０．４〜０．４５μ程度）
になるあたりから、マスク窒化膜とフィールド酸化膜に
よる応力の集中するＡ部に結晶欠陥が発生するため、標
準的なＬＯＣＯＳ法ではバーズビークを０．４μ程度よ
り小さくすることができない。
ＯＳ法で問題となるのは、バーズビーク７と呼ばれる、
素子分離領域の活性領域への食い込みである。このバー
ズビークを抑えるにはパッド酸化膜２を薄く、マスク窒
化膜を厚くすることが効果的である。しかし、パッド酸
化膜が３００Å以下、マスク窒化膜が２０００Å以上
（このときのバーズビークは０．４〜０．４５μ程度）
になるあたりから、マスク窒化膜とフィールド酸化膜に
よる応力の集中するＡ部に結晶欠陥が発生するため、標
準的なＬＯＣＯＳ法ではバーズビークを０．４μ程度よ
り小さくすることができない。
【０００４】パッド酸化膜、マスク窒化膜の膜厚を変え
ずにバーズビークを抑える方法として、特開昭６４−９
０５４５号公報、特開平３−２６３８５２号公報に記載
のあるように、マスク窒化膜の側壁に耐酸化性のサイド
ウォールを形成することが考えられるが、これは単にマ
スク窒化膜をサイドウォールの膜厚分大きめに作ったに
過ぎず、バーズビークをサイドウォール膜厚分抑制でき
るものの、結晶欠陥を抑えることはできない。
ずにバーズビークを抑える方法として、特開昭６４−９
０５４５号公報、特開平３−２６３８５２号公報に記載
のあるように、マスク窒化膜の側壁に耐酸化性のサイド
ウォールを形成することが考えられるが、これは単にマ
スク窒化膜をサイドウォールの膜厚分大きめに作ったに
過ぎず、バーズビークをサイドウォール膜厚分抑制でき
るものの、結晶欠陥を抑えることはできない。
【０００５】そこで、この結晶欠陥の導入を抑えるべく
提案されたのが図３に示すＬＯＰＯＳ（LOcal oxidatio
n of POly-Silicon ）法である。ＬＯＰＯＳ法では、シ
リコン基板１上にパッド酸化膜２を形成した後、その上
に数百〜１０００Å程度のパッドポリシリコン膜３を成
長させる。このポリシリコン膜上にマスク窒化膜４を成
長させ、これをパターニングする〔図３（ａ）〕。その
後、熱酸化を行ってフィールド酸化膜６を形成し〔図３
（ｂ）〕、マスク窒化膜４とパッドポリシリコン膜３を
除去する〔図３（ｃ）〕。
提案されたのが図３に示すＬＯＰＯＳ（LOcal oxidatio
n of POly-Silicon ）法である。ＬＯＰＯＳ法では、シ
リコン基板１上にパッド酸化膜２を形成した後、その上
に数百〜１０００Å程度のパッドポリシリコン膜３を成
長させる。このポリシリコン膜上にマスク窒化膜４を成
長させ、これをパターニングする〔図３（ａ）〕。その
後、熱酸化を行ってフィールド酸化膜６を形成し〔図３
（ｂ）〕、マスク窒化膜４とパッドポリシリコン膜３を
除去する〔図３（ｃ）〕。
【０００６】このＬＯＰＯＳ法では、パッドポリシリコ
ンがマスク窒化膜とフィールド酸化膜間の応力を解放す
るバッファの役割を果たすため、結晶欠陥の発生は抑制
される。そのため、パッド酸化膜をより薄く、マスク窒
化膜をより厚くすることが可能となる。現在、ＬＯＰＯ
Ｓ法におけるバーズビークは、パッド酸化膜を２００
Å、マスク窒化膜を３０００Åとしたとき、平均０．１
５μ程度である。なお、ＬＯＰＯＳ法については、特開
平３−１８０２７号公報等により公知となっている。
ンがマスク窒化膜とフィールド酸化膜間の応力を解放す
るバッファの役割を果たすため、結晶欠陥の発生は抑制
される。そのため、パッド酸化膜をより薄く、マスク窒
化膜をより厚くすることが可能となる。現在、ＬＯＰＯ
Ｓ法におけるバーズビークは、パッド酸化膜を２００
Å、マスク窒化膜を３０００Åとしたとき、平均０．１
５μ程度である。なお、ＬＯＰＯＳ法については、特開
平３−１８０２７号公報等により公知となっている。
【０００７】
【発明が解決しようとする課題】ＬＯＰＯＳ法では、露
出したポリシリコンおよびその下のシリコン基板が酸化
されることによってフィールド酸化膜が形成されるが、
その際にポリシリコンの酸化は横方向にも進行し、マス
ク窒化膜下にもポリシリコンの酸化膜が形成される。そ
して、この窒化膜下に生成されたシリコン酸化膜を通し
てその下のシリコン基板が酸化されるため、ここにバー
ズビークが形成される。而して、ポリシリコンはその膜
質により酸化レートが大きく異なるため、バーズビーク
長が大きく変動する。
出したポリシリコンおよびその下のシリコン基板が酸化
されることによってフィールド酸化膜が形成されるが、
その際にポリシリコンの酸化は横方向にも進行し、マス
ク窒化膜下にもポリシリコンの酸化膜が形成される。そ
して、この窒化膜下に生成されたシリコン酸化膜を通し
てその下のシリコン基板が酸化されるため、ここにバー
ズビークが形成される。而して、ポリシリコンはその膜
質により酸化レートが大きく異なるため、バーズビーク
長が大きく変動する。
【０００８】その変動量は、パッド酸化膜の膜厚が２０
０Å、マスク窒化膜の膜厚が３０００Åのとき、０〜
０．２μ程度である。この製造ばらつきが、ハーフミク
ロン以下の微細加工において問題となる。本発明は、こ
のような従来技術の問題点に鑑みてなされたものであっ
て、その目的は、結晶欠陥の発生を抑制しつつ、バーズ
ビーク長を抑えると共にそのばらつきを抑えることであ
る。
０Å、マスク窒化膜の膜厚が３０００Åのとき、０〜
０．２μ程度である。この製造ばらつきが、ハーフミク
ロン以下の微細加工において問題となる。本発明は、こ
のような従来技術の問題点に鑑みてなされたものであっ
て、その目的は、結晶欠陥の発生を抑制しつつ、バーズ
ビーク長を抑えると共にそのばらつきを抑えることであ
る。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明による半導体装置の製造方法は、（１）シリ
コン基板上にパッド酸化膜、パッドポリシリコン膜およ
びマスク窒化膜を順次成長させる工程と、（２）形成す
べき素子分離膜の領域の前記マスク窒化膜および前記パ
ッドポリシリコン膜を選択的に除去する工程と、（３）
全面に耐酸化性膜を成長させ、これをエッチバックして
前記パッドポリシリコン膜およびマスク窒化膜の側面に
耐酸化性膜からなるサイドウォールを形成する工程と、
（４）前記マスク窒化膜および前記サイドウォールをマ
スクとして前記シリコン基板を選択的に酸化して素子分
離膜を形成する工程と、を有することを特徴としてい
る。
めの本発明による半導体装置の製造方法は、（１）シリ
コン基板上にパッド酸化膜、パッドポリシリコン膜およ
びマスク窒化膜を順次成長させる工程と、（２）形成す
べき素子分離膜の領域の前記マスク窒化膜および前記パ
ッドポリシリコン膜を選択的に除去する工程と、（３）
全面に耐酸化性膜を成長させ、これをエッチバックして
前記パッドポリシリコン膜およびマスク窒化膜の側面に
耐酸化性膜からなるサイドウォールを形成する工程と、
（４）前記マスク窒化膜および前記サイドウォールをマ
スクとして前記シリコン基板を選択的に酸化して素子分
離膜を形成する工程と、を有することを特徴としてい
る。
【００１０】
【発明の実施の形態】本発明の具体的な実施の形態につ
いて図面を参照して説明する。図１（ａ）〜（ｃ）は、
本発明の一実施例を示す工程順断面図である。まず、シ
リコン基板１上に、ＣＶＤ法あるいは熱酸化法により膜
厚２００Å程度のパッド酸化膜２を形成する。その上に
ＣＶＤ法により、パッドポリシリコン膜３を８００Å程
度、マスク窒化膜４を３０００Å程度の膜厚に成長させ
た後、フォトリソグラフィおよびＲＩＥ（Reactive Ion
Etching）法を適用してマスク窒化膜４とパッドポリシ
リコン膜３をパターニングする。
いて図面を参照して説明する。図１（ａ）〜（ｃ）は、
本発明の一実施例を示す工程順断面図である。まず、シ
リコン基板１上に、ＣＶＤ法あるいは熱酸化法により膜
厚２００Å程度のパッド酸化膜２を形成する。その上に
ＣＶＤ法により、パッドポリシリコン膜３を８００Å程
度、マスク窒化膜４を３０００Å程度の膜厚に成長させ
た後、フォトリソグラフィおよびＲＩＥ（Reactive Ion
Etching）法を適用してマスク窒化膜４とパッドポリシ
リコン膜３をパターニングする。
【００１１】その後、ＣＶＤ法によりシリコン窒化膜を
７００Å程度堆積し、エッチバックして開口部側壁に厚
さ５００Å程度のサイドウォール５を形成する〔図１
（ａ）〕。次に、ウエット熱酸化により開口部を選択的
に酸化して、素子分離領域となるフィールド酸化膜６を
形成する〔図１（ｂ）〕。次いで、ウエット法によりマ
スク窒化膜４とサイドウォール５およびパッドポリシリ
コン膜３をエッチング除去する〔図１（ｃ）〕。
７００Å程度堆積し、エッチバックして開口部側壁に厚
さ５００Å程度のサイドウォール５を形成する〔図１
（ａ）〕。次に、ウエット熱酸化により開口部を選択的
に酸化して、素子分離領域となるフィールド酸化膜６を
形成する〔図１（ｂ）〕。次いで、ウエット法によりマ
スク窒化膜４とサイドウォール５およびパッドポリシリ
コン膜３をエッチング除去する〔図１（ｃ）〕。
【００１２】以上の製造方法によれば、バーズビーク長
を短くしつつ結晶欠陥の導入を抑えるというＬＯＰＯＳ
法の効果を享受することができるとともに、パッドポリ
シリコン膜の横方向の酸化を阻止して、バーズビーク長
のばらつきを抑えることができる。なお、シリコン窒化
膜であるサイドウォール５が薄いパッド酸化膜２を介し
てシリコン基板と接しているため、この部分では応力が
かかる。しかし、サイドウォールの膜厚は５００Å程度
と薄くかつポリシリコンと接しているため、強い応力が
働くことはなく、サイドウォールを設けたことによる結
晶欠陥の発生は事実上無視できる程度である。
を短くしつつ結晶欠陥の導入を抑えるというＬＯＰＯＳ
法の効果を享受することができるとともに、パッドポリ
シリコン膜の横方向の酸化を阻止して、バーズビーク長
のばらつきを抑えることができる。なお、シリコン窒化
膜であるサイドウォール５が薄いパッド酸化膜２を介し
てシリコン基板と接しているため、この部分では応力が
かかる。しかし、サイドウォールの膜厚は５００Å程度
と薄くかつポリシリコンと接しているため、強い応力が
働くことはなく、サイドウォールを設けたことによる結
晶欠陥の発生は事実上無視できる程度である。
【００１３】
【発明の効果】以上説明したように、本発明によるフィ
ールド酸化膜の形成方法は、パッド酸化膜、パッドポリ
シリコン膜およびマスク窒化膜を堆積し、マスク窒化膜
およびパッドポリシリコン膜をパターニングした後、そ
の側面に耐酸化性のサイドウォールを設けて熱酸化を行
なうものであるので、以下の効果を期待することができ
る。 マスク酸化膜を薄くかつマスク酸化膜を厚くするこ
とができるので、バーズビーク長を短く抑えることがで
きる。 パッドポリシリコン膜によって応力を緩和すること
ができるので、結晶欠陥の発生を抑制することができ
る。 パッドポリシリコン膜の横方向の酸化を防止するこ
とができるので、バーズビーク長のばらつきを抑えるこ
とができる。
ールド酸化膜の形成方法は、パッド酸化膜、パッドポリ
シリコン膜およびマスク窒化膜を堆積し、マスク窒化膜
およびパッドポリシリコン膜をパターニングした後、そ
の側面に耐酸化性のサイドウォールを設けて熱酸化を行
なうものであるので、以下の効果を期待することができ
る。 マスク酸化膜を薄くかつマスク酸化膜を厚くするこ
とができるので、バーズビーク長を短く抑えることがで
きる。 パッドポリシリコン膜によって応力を緩和すること
ができるので、結晶欠陥の発生を抑制することができ
る。 パッドポリシリコン膜の横方向の酸化を防止するこ
とができるので、バーズビーク長のばらつきを抑えるこ
とができる。
【図１】 本発明の一実施例の製造方法を示す工程順断
面図。
面図。
【図２】 第１の従来例の工程順断面図。
【図３】 第２の従来例の工程順断面図。
１ シリコン基板 ２ パッド酸化膜 ３ パッドポリシリコン膜 ４ マスク窒化膜 ５ サイドウォール ６ フィールド酸化膜 ７ バーズビーク
Claims (3)
- 【請求項１】 （１）シリコン基板上にパッド酸化膜、
パッドポリシリコン膜およびマスク窒化膜を順次成長さ
せる工程と、 （２）形成すべき素子分離膜の領域の前記マスク窒化膜
および前記パッドポリシリコン膜を選択的に除去する工
程と、 （３）全面に耐酸化性膜を成長させ、これをエッチバッ
クして前記パッドポリシリコン膜およびマスク窒化膜の
側面に耐酸化性膜からなるサイドウォールを形成する工
程と、 （４）前記マスク窒化膜および前記サイドウォールをマ
スクとして前記シリコン基板を選択的に酸化して素子分
離膜を形成する工程と、を有することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記耐酸化性膜がシリコン窒化膜である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記パッドポリシリコン膜の膜厚が３０
０Å以下で、前記マスク窒化膜の膜厚が２０００Å以上
であることを特徴とする請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26098695A JPH0982699A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26098695A JPH0982699A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982699A true JPH0982699A (ja) | 1997-03-28 |
Family
ID=17355490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26098695A Pending JPH0982699A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982699A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480231B1 (ko) * | 1998-10-07 | 2005-06-08 | 주식회사 하이닉스반도체 | 반도체장치의 필드 산화막 형성방법 |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976472A (ja) * | 1982-10-26 | 1984-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
-
1995
- 1995-09-14 JP JP26098695A patent/JPH0982699A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976472A (ja) * | 1982-10-26 | 1984-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480231B1 (ko) * | 1998-10-07 | 2005-06-08 | 주식회사 하이닉스반도체 | 반도체장치의 필드 산화막 형성방법 |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| US5661072A (en) | Method for reducing oxide thinning during the formation of a semiconductor device | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US5432117A (en) | Method of producing semiconductor device | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| JPH0982699A (ja) | 半導体装置の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JPH0210836A (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH03236235A (ja) | 半導体装置の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JP3307602B2 (ja) | 半導体装置の製造方法 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| KR100312969B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPS6325955A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06333921A (ja) | 半導体装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 | |
| JPH08203882A (ja) | 半導体装置の製造方法 | |
| JPH07321192A (ja) | 微細素子分離形成方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH05291242A (ja) | 半導体集積回路装置の製造方法 |