JP2675260B2 - 半導体素子フィールド酸化膜の製造方法 - Google Patents

半導体素子フィールド酸化膜の製造方法

Info

Publication number
JP2675260B2
JP2675260B2 JP6108743A JP10874394A JP2675260B2 JP 2675260 B2 JP2675260 B2 JP 2675260B2 JP 6108743 A JP6108743 A JP 6108743A JP 10874394 A JP10874394 A JP 10874394A JP 2675260 B2 JP2675260 B2 JP 2675260B2
Authority
JP
Japan
Prior art keywords
oxide film
film
field oxide
nitride film
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6108743A
Other languages
English (en)
Other versions
JPH0799190A (ja
Inventor
オク チャン セ
Original Assignee
ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド filed Critical ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド
Publication of JPH0799190A publication Critical patent/JPH0799190A/ja
Application granted granted Critical
Publication of JP2675260B2 publication Critical patent/JP2675260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の隔離を遂行
する半導体素子フィールド酸化膜の製造方法に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９３−８８３５号の明細
書の記載に基づくものであって、当該韓国特許出願の番
号を参照することによって当該韓国特許出願の明細書の
記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】一般的に、フィールド酸化膜形成は、半
導体素子の製造工程において、伴われる活性領域とフィ
ールド領域を区分する隔離工程で高集積化を追求する半
導体工程でフィールド酸化膜の嘴（Ｂｉｒｄ’ｓ ｂｅ
ａｋ）の大きさを最小化して広い活性領域の確保を必要
とする。
【０００４】従来のＬ型スペーサを利用したフィールド
酸化膜形成過程を図１ないし図４を参照して説明する。
【０００５】先ず、図１に示すように、シリコン基板１
１上にパッド酸化膜１２を形成し、窒化膜１３、ＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）酸化膜１４を順次に形成した後に、予定されたフィ
ールド領域を形成するためにＣＶＤ酸化膜１４、窒化膜
１３を順次に選択エッチングし、その後、スペーサ形成
用窒化膜１５とＣＶＤ酸化膜１７を順次に形成する。
【０００６】次いで、図２に示すように、上記パッド酸
化膜１２が露出されるまで、ＣＶＤ酸化膜１７と窒化膜
１５をスペーサエッチングし、その後、残ったＣＶＤ酸
化膜１７を湿式法により除去して、図３に示すような窒
化膜１５がＬ字状となったＬ型スペーサ１５′を形成す
る。
【０００７】最後に、図４に示すように、フィールド酸
化膜１６を形成する。
【０００８】
【発明が解決しようとする課題】上記従来のフィールド
酸化膜形成方法においては、図３に示すように、Ｌ型ス
ペーサ１５′は以後に形成されるフィールド酸化膜の成
長過程を左右する。即ち、Ｌ型スペーサ１５′は長さｌ
と厚さｔを有するようになるが、これら長さｌと厚さｔ
はフィールド酸化膜形成において次のような影響を及ぼ
す。
【０００９】先ず、長さｌはフィールド酸化膜形成時に
シリコン基板１１が酸化される面積を決定し、厚さｔは
フィールド酸化膜形成時に図４に示すフィールド酸化膜
の表面Ｓの形状を決定する。例えば、厚さｔが厚過ぎる
と、嘴は短くなるが、表面Ｓにはスペーサアームにより
押圧された痕が形成される。
【００１０】しかし、従来のフィールド酸化膜形成方法
は、フィールド酸化膜形成工程の工程が複雑であり、ス
ペーサの厚さ調節が難しく、スペーサの長さを調節する
ために、スペーサを形成する前に既に形成された酸化膜
と窒化膜の厚さを精密に調節しなければならない問題点
が伴った。
【００１１】上記問題点を解消するためになされた本発
明の課題は、工程の難易度を減らし、Ｌ型スペーサの長
さと厚さを容易に調節できるばかりでなく、工程の単純
化を成して広い活性領域を確保する半導体素子フィール
ド酸化膜の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を達成するため
に、本発明の第１実施例に係る半導体素子フィールド酸
化膜の製造方法は、半導体基板上にパッド酸化膜と窒化
膜を順次に形成する工程と；予定されたフィールド領域
を形成するために上記パッド酸化膜が露出されないよ
う、上記窒化膜の一定部分を一部エッチングして窒化膜
の一定厚さを残す工程と；ポリシリコン膜を全体構造の
上部に形成し、マスクを用いずに上記ポリシリコン膜、
窒化膜、パッド酸化膜を順次にスペーサエッチング法に
よりエッチングするが、半導体基板が露出されないよう
エッチングする工程と；上記スペーサエッチング後に残
留している上記ポリシリコン膜を除去し、フィールド酸
化膜を形成する工程を有することを特徴とする。
【００１３】本発明の第２実施例に係る半導体素子フィ
ールド酸化膜の製造方法は、半導体基板上にパッド酸化
膜を形成し、ポリシリコン膜、窒化膜を順次に形成する
工程と；予定されたフィールド領域を形成するために、
上記ポリシリコン膜が露出されないよう窒化膜の一定部
分を一部エッチングして窒化膜の一定厚さを残す工程
と；酸化膜を全体構造の上部に形成し、マスクを用いず
に上記酸化膜、窒化膜、ポリシリコン膜を順次にスペー
サエッチング方法によりエッチングするが、パッド酸化
膜が露出されないよう上記ポリシリコン膜の一部を残留
させる工程と；上記スペーサエッチング後に残留してい
る上記酸化膜を除去し、熱酸化方法によりフィールド酸
化膜を形成する工程を有することを特徴とする。
【００１４】本発明の第３実施例に係る半導体素子フィ
ールド酸化膜の製造方法は、半導体基板上にパッド酸化
膜と窒化膜を順次に形成する工程と；予定されたフィー
ルド領域を形成するために上記パッド酸化膜が露出され
ないよう上記窒化膜の一定部分を一部エッチングして残
留させる工程と；酸化膜を全体構造上部に蒸着し、マス
クを用いずに上記酸化膜、窒化膜、パッド酸化膜を順次
にスペーサエッチング法によりエッチングするが、上記
半導体基板が露出されないよう上記パッド酸化膜を残留
させる工程と；上記スペーサエッチング後に残留されて
いる上記酸化膜を湿式方法により除去するときに露出さ
れたパッド酸化膜も同時に除去し、フィールド酸化膜を
形成する工程を有することを特徴とする。
【００１５】本発明の第４実施例に係る半導体素子フィ
ールド酸化膜の製造方法は、半導体基板上にパッド酸化
膜、第１窒化膜、ポリシリコン膜、第２窒化膜を順次に
形成する工程と；予定されたフィールド領域を形成する
ために、上記第２窒化膜とポリシリコン膜の一定部分を
エッチングして、上記第１窒化膜が露出されるようにす
る工程と；全体構造の上部に酸化膜を形成し、上記酸化
膜、第１窒化膜を順次にスペーサエッチングする工程
と；上記スペーサエッチングした後に残留している酸化
膜を除去するときに露出された上記パッド酸化膜を同時
に除去した後にフィールド酸化膜を形成する工程を有す
ることを特徴とする。
【００１６】最後に、本発明の第５実施例に係る半導体
素子フィールド酸化膜の製造方法は、半導体基板上にパ
ッド酸化膜、第１窒化膜、第１酸化膜、第２窒化膜を順
次に形成する工程と；予定されたフィールド領域を形成
するために上記第２窒化膜の一定部分をエッチングして
上記第１酸化膜が露出されるようにし、全体構造上部に
第２酸化膜を形成する工程と；上記第２酸化膜、第１酸
化膜、第１窒化膜を順次にスペーサエッチングする工程
と；スペーサエッチングした後に残留している第２酸化
膜をエッチングして除去するときに同時に露出されたパ
ッド酸化膜を除去して、フィールド酸化膜を形成する工
程を含み成ることを特徴とする。
【００１７】
【実施例】以下、添付した図面を参照してＬ型スペーサ
を用いた本発明のフィールド酸化膜形成方法を詳細に説
明する。
【００１８】（実施例１）本発明の第１実施例を図５な
いし図９を参照して詳細に説明する。
【００１９】先ず、図５に示すように、シリコン基板２
１上に２００〜３００Å厚さのパッド酸化膜２２を形成
し、次に１０００〜２０００Å厚さの窒化膜２３を順次
に形成した後に、予定されたフィールド領域を形成する
ために窒化膜２３の一定部分を一部エッチングして、窒
化膜２３の厚さが３００〜７００Å残るようにした後、
ポリシリコン膜２８を全体構造の上部に３００〜１００
０Åの厚さに蒸着する。この際、残留している３００〜
７００Åの窒化膜２３がＬ型スペーサアームの厚さを形
成し、ポリシリコン膜２８の蒸着厚さはアームの長さを
決定する。
【００２０】図６は、ポリシリコン膜２８蒸着後に、マ
スクを用いずにポリシリコン膜２８、窒化膜２３、パッ
ド酸化膜２２を順次にスペーサエッチング法によりエッ
チングするが、パッド酸化膜２２が１００〜１５０Å厚
さ残っているようにする。
【００２１】図７は、上記スペーサエッチング後に残留
している上記ポリシリコン膜２８を除去した状態の断面
図である。
【００２２】そして、図８の通り、熱酸化方法によりフ
ィールド酸化膜を形成し、図９に示すように、残留して
いる窒化膜２３とパッド酸化膜２２を除去することによ
り、Ｌ型スペーサを酸化防止膜である第１窒化膜自体に
形成してフィールド酸化膜２６形成工程を完了する。
【００２３】（実施例２）次に、本発明の第２実施例を
図１０ないし図１５を参照して説明すると、次の通りで
ある。
【００２４】図１０に示すように、シリコン基板３１上
に５０〜２００Å厚さのパッド酸化膜３２、２００〜５
００Å厚さのポリシリコン膜３８、１５００〜３０００
Å厚さの窒化膜３３を順次に形成する。
【００２５】次いで、図１１に示すように、予定された
フィールド領域を形成するために窒化膜３３の一定部分
を一部エッチングして、エッチングされた部位の窒化膜
３３の厚さが３００〜７００Å残るようにし、その後に
３００〜１０００Å厚さのＣＶＤ酸化膜３４を全体構造
の上部に形成する。この際、残留している３００〜７０
０Åの窒化膜３３がＬ型スペーサアームの厚さを形成
し、ＣＶＤ酸化膜３４の蒸着厚さはアームの長さを決定
する。
【００２６】次いで、図１２に示すように、ＣＶＤ酸化
膜３４形成後に、マスクを用いずにＣＶＤ酸化膜３４、
窒化膜３３、ポリシリコン膜３８を順次にスペーサエッ
チング法によりエッチングする。この時、エッチングさ
れる部位のポリシリコン膜３８が２００〜４００Å残っ
ているようにする。
【００２７】そして、図１３に示すように、スペーサエ
ッチング後に残留しているＣＶＤ酸化膜３４を湿式方法
により除去し、図１４に示すように、熱酸化方法により
フィールド酸化膜３６を形成した後、図１５に示すよう
に、残留している窒化膜３３、ポリシリコン膜３８、パ
ッド酸化膜（３２）を除去して、フィールド酸化膜３６
形成工程を完了する。
【００２８】従って、第２実施例は、第１実施例と同様
に単一膜で成ったＬ型スペーサを形成するが、パッド酸
化膜上にポリシリコン膜をさらに形成して嘴形態をより
多く除去する。
【００２９】（実施例３）本発明に係る第３実施例を図
１６ないし図２０を参照して説明すると、次の通りであ
る。
【００３０】先ず、図１６に示すように、シリコン基板
４１上に２００〜３００Å厚さのパッド酸化膜４２を形
成し、１０００〜２０００Å厚さの窒化膜４３を順次に
形成した後、予定されたフィールド領域を形成するため
にパッド酸化膜４２が露出しないように窒化膜４３の一
定部分を一部エッチングして、残留している窒化膜４３
の厚さを３００〜１０００Åになるようにし、その後、
ＣＶＤ酸化膜４４を全体構造の上部に１０００〜２００
０Åの厚さに形成する。
【００３１】次いで、図１７に示すように、ＣＶＤ酸化
膜４４の形成後にマスクを用いずに、ＣＶＤ酸化膜４
４、窒化膜４３、パッド酸化膜４２を順次にスペーサエ
ッチング法によりエッチングする。この時、上記シリコ
ン基板４１が露出しないようエッチングされた部位のパ
ッド酸化膜４２が１００〜１５０Åの厚さに残っている
ようにする。
【００３２】続いて、図１８に示すように、スペーサエ
ッチング後に残留している上記ＣＶＤ酸化膜４４を湿式
法により除去して露出されたフィールド酸化膜４６形成
工程を完了する。
【００３３】そして、図１９に示すように熱酸化の方法
としてフィールド酸化膜４６を形成して、図２０に示し
たように残留されている窒化膜４３、パッド酸化膜４２
を除去してフィールド酸化膜４６の形成工程を完了す
る。
【００３４】（実施例４）本発明に係る第４実施例を図
２１ないし図２７を参照して説明すると、次の通りであ
る。
【００３５】図２１に示すように、シリコン基板５１上
に５０〜１５０Å厚さのパッド酸化膜５２、３００〜７
００Å厚さの窒化膜５３、２００〜５００Å厚さのポリ
シリコン膜５４、１０００〜２０００Å窒化膜５９を順
次に形成する。この際、上記窒化膜５３の厚さはＬ型ス
ペーサの厚さｔを決定する。
【００３６】次いで、図２２の通り、予定されたフィー
ルド領域を形成するために窒化膜５９とポリシリコン膜
５４の一定部分をエッチングして窒化膜５３が露出され
るようにする。
【００３７】そして、図２３に示すように、全体構造の
上部にＬ型スペーサアームの長さを決定するＣＶＤ酸化
膜５７を１０００〜２０００Åの厚さに形成する。
【００３８】続いて、図２４に示すように、上記ＣＶＤ
酸化膜５７、窒化膜５３を順次にスペーサエッチングす
る。
【００３９】そして、図２５に示すように、上記スペー
サエッチングした後に残留しているＣＶＤ酸化膜５７を
湿式方法により除去すると同時に、露出された上記パッ
ド酸化膜５２を同時に除去する。
【００４０】図２６は、フィールド酸化膜５６を形成
し、残留している窒化膜５９、ポリシリコン膜５４と酸
化されたポリシリコン膜５４の端部５４′を示し、図２
７に示すように、後続工程で窒化膜５３、パッド酸化膜
５２を除去してフィールド酸化膜５６の形成工程を終
る。この際、図２６に示すフィールド酸化膜５６を形成
するための熱酸化において、上記ポリシリコン膜５４の
端部５４′が酸化されて嵩が膨張するため、上記第１窒
化膜５３を下方に押圧して嘴減少効果を来す。
【００４１】（実施例５）さらに、本発明に係る第５実
施例を図２８ないし図３４を参照して説明すると、次の
通りである。
【００４２】先ず、図２８に示すように、シリコン基板
６１上に５０〜１５０Å厚さの緩衝用パッド酸化膜６２
を形成し、３００〜７００Å厚さの窒化膜６３、２００
〜５００Å厚さの緩衝用ＣＶＤ酸化膜６４、１０００〜
２０００Å厚さの窒化膜６９を順次に形成する。この
際、窒化膜６３はスペーサアームの厚さを決定させる。
【００４３】次いで、図２９に示すように、予定された
フィールド領域を形成するために窒化膜６９の一定部分
をエッチングしてＣＶＤ酸化膜６４が露出されるように
する。
【００４４】そして、図３０に示すように、全体構造の
上部に１０００〜２０００Åの厚さのＣＶＤ酸化膜６７
を形成する。
【００４５】続いて、図３１に示すように、ＣＶＤ酸化
膜６７、ＣＶＤ酸化膜６４、窒化膜６３を順次にスペー
サエッチングする。この際、図示されたスペーサアーム
の長さｌは、酸化膜６７の厚さを調節することにより調
節可能である。
【００４６】図３２は、スペーサエッチングした後に残
留しているＣＶＤ酸化膜６７を湿式法によりエッチング
して除去することにより露出されたパッド酸化膜６２も
同時に除去された状態を示している。
【００４７】次いで、図３３に示すように、フィールド
酸化膜６６を形成し、残留している窒化膜６９、酸化膜
６４、窒化膜６３、パッド酸化膜６２を除去して、図３
４に示すように、フィールド酸化膜６６の形成工程を終
了する。
【００４８】
【発明の効果】以上説明したように、本発明は、フィー
ルド酸化膜の形態を決定できるＬ型スペーサの長さと厚
さを容易に調節できるため、工程上の難易度を減らすこ
とができ、半導体基板のストレスと欠陥を減らすことが
でき、その結果、半導体素子の必須的な隔離工程を容易
する効果がある。
【図面の簡単な説明】
【図１】従来のＬ型スペーサを用いたフィールド酸化膜
製造工程図である。
【図２】従来のＬ型スペーサを用いたフィールド酸化膜
製造工程図である。
【図３】従来のＬ型スペーサを用いたフィールド酸化膜
製造工程図である。
【図４】従来のＬ型スペーサを用いたフィールド酸化膜
製造工程図である。
【図５】本発明の第１実施例に係るＬ型スペーサを用い
たフィールド酸化膜の製造工程図である。
【図６】本発明の第１実施例に係るＬ型スペーサを用い
たフィールド酸化膜の製造工程図である。
【図７】本発明の第１実施例に係るＬ型スペーサを用い
たフィールド酸化膜の製造工程図である。
【図８】本発明の第１実施例に係るＬ型スペーサを用い
たフィールド酸化膜の製造工程図である。
【図９】本発明の第１実施例に係るＬ型スペーサを用い
たフィールド酸化膜の製造工程図である。
【図１０】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１１】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１２】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１３】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１４】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１５】本発明の第２実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１６】本発明の第３実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１７】本発明の第３実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１８】本発明の第３実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図１９】本発明の第３実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２０】本発明の第３実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２１】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２２】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２３】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２４】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２５】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２６】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２７】本発明の第４実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２８】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図２９】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図３０】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図３１】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図３２】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図３３】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【図３４】本発明の第５実施例に係るＬ型スペーサを用
いたフィールド酸化膜製造工程図である。
【符号の説明】
１１，２１，３１，４１，５１，６１ シリコン基板 １２，２２，３２，４２，５２，６２ パッド酸化膜 １３，１５，２３，３３，４３，５３，５９，６３ 窒
化膜 ２８，３８，５４ ポリシリコン膜 １４，１７，３４，４４，５７，６４，６７ 酸化膜 １５′ Ｌ型スペーサ １６，２６，３６，４６，５６，６６ フィールド酸化
膜 ｔ Ｌ型スペーサの厚さ ｌ Ｌ型スペーサの長さ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−206826（ＪＰ，Ａ) 特開 平３−66127（ＪＰ，Ａ) 特開 昭61−74350（ＪＰ，Ａ) 特開 昭63−136548（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上にパッド酸化膜と第１窒化
    膜を順次に形成する工程と； 上記第１窒化膜上にポリシリコン膜を形成する工程と； 上記ポリシリコン膜上に第２窒化膜を形成する工程と； 予定されたフィールド領域を形成するために上記第２窒
    化膜とポリシリコン膜を選択的にエッチングして上記第
    １窒化膜の所定部分を露出させる工程と； 全体構造の上部に酸化膜を形成した後、該酸化膜を全面
    に亘ってエッチングすることにより上記第２窒化膜の側
    壁に酸化膜スペーサを形成するとともに、上記露出され
    た第１窒化膜をエッチングして上記パッド酸化膜の所定
    部分を露出させる工程と； 上記酸化膜スペーサと上記露出されたパッド酸化膜を除
    去した後、フィールド酸化膜を形成する工程と； を有することを特徴とする半導体素子フィールド酸化膜
    の製造方法。
JP6108743A 1993-05-21 1994-05-23 半導体素子フィールド酸化膜の製造方法 Expired - Fee Related JP2675260B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-8835 1993-05-21
KR1019930008835A KR960006976B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 제조 방법

Publications (2)

Publication Number Publication Date
JPH0799190A JPH0799190A (ja) 1995-04-11
JP2675260B2 true JP2675260B2 (ja) 1997-11-12

Family

ID=19355826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6108743A Expired - Fee Related JP2675260B2 (ja) 1993-05-21 1994-05-23 半導体素子フィールド酸化膜の製造方法

Country Status (3)

Country Link
US (1) US5397733A (ja)
JP (1) JP2675260B2 (ja)
KR (1) KR960006976B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
US5972773A (en) * 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
US5633191A (en) * 1996-08-19 1997-05-27 United Microelectronics, Corp. Process for minimizing encroachment effect of field isolation structure
US5972746A (en) * 1996-10-08 1999-10-26 Mosel Vitelic, Inc. Method for manufacturing semiconductor devices using double-charged implantation
US5894059A (en) 1997-05-30 1999-04-13 Chartered Semiconductor Manufacturing Company Ltd. Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US5940720A (en) * 1997-08-29 1999-08-17 Samsung Electronics Co., Ltd. Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
JPH11214384A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US6071793A (en) * 1998-02-02 2000-06-06 Chartered Semiconductor Manufacturing Ltd. Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect
US6274498B1 (en) * 1998-09-03 2001-08-14 Micron Technology, Inc. Methods of forming materials within openings, and method of forming isolation regions
US6372601B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
US6562723B1 (en) * 1999-10-29 2003-05-13 Advanced Micro Devices, Inc. Hybrid stack method for patterning source/drain areas
US6294480B1 (en) * 1999-11-19 2001-09-25 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer with a disposable organic top coating
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
US8866213B2 (en) * 2013-01-30 2014-10-21 Spansion Llc Non-Volatile memory with silicided bit line contacts

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628282B2 (ja) * 1984-09-19 1994-04-13 ソニー株式会社 半導体装置の製造方法
JPS61100944A (ja) * 1984-10-22 1986-05-19 Seiko Epson Corp 半導体装置の製造方法
JPS61214537A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体装置の製造方法
JPS61214536A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体装置の製造方法
JPS6276654A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS62145833A (ja) * 1985-12-20 1987-06-29 Toshiba Corp 半導体装置の製造方法
JPS62229960A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置の製造方法
JPS6390150A (ja) * 1986-10-03 1988-04-21 Hitachi Ltd 半導体装置の製造方法
JPS63136548A (ja) * 1986-11-27 1988-06-08 Toshiba Corp 半導体装置の製造方法
US5256895A (en) * 1987-02-24 1993-10-26 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
US4829019A (en) * 1987-05-12 1989-05-09 Texas Instruments Incorporated Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment
JPS6451636A (en) * 1987-08-24 1989-02-27 Toshiba Corp Manufacture of semiconductor integrated circuit
JPH01256155A (ja) * 1988-04-06 1989-10-12 Sony Corp 半導体装置の製造方法
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
JPH0366127A (ja) * 1989-08-04 1991-03-20 Sharp Corp 半導体装置の製造方法
JPH0472624A (ja) * 1990-07-12 1992-03-06 Sharp Corp 半導体装置の製造方法
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
JPH04206826A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
KR930010987B1 (ko) * 1990-12-22 1993-11-18 삼성전자 주식회사 반도체 장치의 소자분리방법
KR930011500B1 (ko) * 1991-03-04 1993-12-08 삼성전자 주식회사 반도체장치의 소자분리방법
JPH06163529A (ja) * 1991-04-30 1994-06-10 Texas Instr Inc <Ti> 側壁シールしたサンドイッチ状のポリ・バッファドｌｏｃｏｓ絶縁領域、ｖｌｓｉ構造及び方法
US5196367A (en) * 1991-05-08 1993-03-23 Industrial Technology Research Institute Modified field isolation process with no channel-stop implant encroachment
JPH0536676A (ja) * 1991-07-31 1993-02-12 Nec Corp 半導体装置の製造方法
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation

Also Published As

Publication number Publication date
JPH0799190A (ja) 1995-04-11
KR960006976B1 (ko) 1996-05-25
KR940027130A (ko) 1994-12-10
US5397733A (en) 1995-03-14

Similar Documents

Publication Publication Date Title
JP2675260B2 (ja) 半導体素子フィールド酸化膜の製造方法
JPH0644563B2 (ja) シリコン基板上で半導体素子を分離する方法
US5661072A (en) Method for reducing oxide thinning during the formation of a semiconductor device
JP2534456B2 (ja) 半導体素子のフィ―ルド酸化膜形成方法
JP3950189B2 (ja) 素子分離方法
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
JPH06163532A (ja) 半導体素子分離方法
JPS63288043A (ja) 側面隔離素子の分離方法
JPS6174350A (ja) 半導体装置の製造方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JP3171810B2 (ja) 素子分離酸化膜の製造方法
JPH09181069A (ja) 半導体装置の素子分離方法
JPH0744214B2 (ja) 半導体装置の製造方法
JPH06224187A (ja) Ｌｏｃｏｓ酸化膜の形成方法
JPH079930B2 (ja) 半導体装置の製造方法
JPH0258778B2 (ja)
JP2722823B2 (ja) 多結晶Ｓｉ膜の選択堆積方法
JPH0982699A (ja) 半導体装置の製造方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH08203882A (ja) 半導体装置の製造方法
JPH0684890A (ja) 半導体集積回路の製造方法
JPH05343395A (ja) 半導体装置の製造方法
JPH05190539A (ja) 半導体素子の分離方法
JPS6316903B2 (ja)
JPH0431176B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees