JP2534456B2 - 半導体素子のフィ―ルド酸化膜形成方法 - Google Patents
半導体素子のフィ―ルド酸化膜形成方法Info
- Publication number
- JP2534456B2 JP2534456B2 JP6061510A JP6151094A JP2534456B2 JP 2534456 B2 JP2534456 B2 JP 2534456B2 JP 6061510 A JP6061510 A JP 6061510A JP 6151094 A JP6151094 A JP 6151094A JP 2534456 B2 JP2534456 B2 JP 2534456B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- field oxide
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- -1 spacer nitride Chemical class 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 26
- 238000002955 isolation Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体素子の製造工程の
うち素子分離膜形成方法に関し、特にシリコン基板のス
トレスを減少させることができる半導体素子のフィール
ド酸化膜形成方法に関する。
うち素子分離膜形成方法に関し、特にシリコン基板のス
トレスを減少させることができる半導体素子のフィール
ド酸化膜形成方法に関する。
【0002】
【従来の技術】従来のフィールド酸化膜形成方法は図8
に示したように、シリコン基板1にパッド酸化膜2、窒
化膜3を順次に形成した後、所定の部位の窒化膜3を蝕
刻しフィールド酸化膜を形成する部位を開放させる。次
いで、窒化膜を蒸着してスペーサ窒化膜7を形成した
後、窒化膜3とスペーサ窒化膜7を蝕刻マスクとしてシ
リコン基板1にトレンチを形成して湿式酸化工程により
フィールド酸化膜を形成するが、図面においてフィール
ド酸化膜の形成は示されていない。
に示したように、シリコン基板1にパッド酸化膜2、窒
化膜3を順次に形成した後、所定の部位の窒化膜3を蝕
刻しフィールド酸化膜を形成する部位を開放させる。次
いで、窒化膜を蒸着してスペーサ窒化膜7を形成した
後、窒化膜3とスペーサ窒化膜7を蝕刻マスクとしてシ
リコン基板1にトレンチを形成して湿式酸化工程により
フィールド酸化膜を形成するが、図面においてフィール
ド酸化膜の形成は示されていない。
【0003】
【発明が解決しようとする課題】上記した従来のフィー
ルド酸化膜形成方法は、シリコン基板に高温で直接酸化
工程を施すので、シリコン基板は急速に酸化する。これ
により、シリコンが不純物に置換され、嘴状部分(bird'
s beak)が厚くなる。したがって、フィールド酸化膜表
面が荒くなり、電流漏れが増加するという問題があっ
た。
ルド酸化膜形成方法は、シリコン基板に高温で直接酸化
工程を施すので、シリコン基板は急速に酸化する。これ
により、シリコンが不純物に置換され、嘴状部分(bird'
s beak)が厚くなる。したがって、フィールド酸化膜表
面が荒くなり、電流漏れが増加するという問題があっ
た。
【0004】本発明は、上記の問題を解決するため、嘴
状部分(bird's beak)の発生要因を減少させることによ
り、より広い活性領域を得ることができるとともに、高
温での酸化工程でシリコン基板のシリコン原子が他の原
子に置換されることを防止することができ、さらに酸素
によるシリコン基板の欠陥発生を減少させることができ
る半導体素子のフィールド酸化膜形成方法を提供するこ
とを目的とする。
状部分(bird's beak)の発生要因を減少させることによ
り、より広い活性領域を得ることができるとともに、高
温での酸化工程でシリコン基板のシリコン原子が他の原
子に置換されることを防止することができ、さらに酸素
によるシリコン基板の欠陥発生を減少させることができ
る半導体素子のフィールド酸化膜形成方法を提供するこ
とを目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体基板にパッド酸化膜、窒化膜を順
次に形成する工程;所定部位の前記窒化膜、パッド酸化
膜、半導体基板を順次に蝕刻して半導体基板に所定の大
きさのトレンチを形成する工程;全体構造上部に多結晶
シリコン膜を形成してトレンチ内部及び上部に形成され
た前記窒化膜を覆う蒸着工程;前記多結晶シリコン膜を
平坦化させる工程;窒化膜を積層した後、エッチバック
(etch back)して窒化膜側壁及び平坦化された多結晶シ
リコン膜上部にスペーサ窒化膜を形成する工程;前記ス
ペーサ窒化膜及び窒化膜を蝕刻マスクとしてトレンチ内
に埋まっている多結晶シリコン膜を蝕刻する工程;酸化
工程によりフィールド酸化膜を形成し、前記窒化膜、ス
ペーサ窒化膜、パッド酸化膜を除去する工程からなるこ
とを特徴とする。
め、本発明は、半導体基板にパッド酸化膜、窒化膜を順
次に形成する工程;所定部位の前記窒化膜、パッド酸化
膜、半導体基板を順次に蝕刻して半導体基板に所定の大
きさのトレンチを形成する工程;全体構造上部に多結晶
シリコン膜を形成してトレンチ内部及び上部に形成され
た前記窒化膜を覆う蒸着工程;前記多結晶シリコン膜を
平坦化させる工程;窒化膜を積層した後、エッチバック
(etch back)して窒化膜側壁及び平坦化された多結晶シ
リコン膜上部にスペーサ窒化膜を形成する工程;前記ス
ペーサ窒化膜及び窒化膜を蝕刻マスクとしてトレンチ内
に埋まっている多結晶シリコン膜を蝕刻する工程;酸化
工程によりフィールド酸化膜を形成し、前記窒化膜、ス
ペーサ窒化膜、パッド酸化膜を除去する工程からなるこ
とを特徴とする。
【0006】
【発明の作用・効果】上記した本発明の方法による半導
体装置の素子分離膜においては、スペーサ多結晶シリコ
ン膜を用いたことにより、酸化によるストレスを緩衝す
ることと、シリコンの置換を誘発する酸素を吸収するこ
とができるので、欠陥のない素子の分離が可能となる。
さらに本発明はゲート工程後にもフィールド酸化膜をシ
リコン基板より高く維持できるので、高集積素子の素子
分離特性を向上させることができる。
体装置の素子分離膜においては、スペーサ多結晶シリコ
ン膜を用いたことにより、酸化によるストレスを緩衝す
ることと、シリコンの置換を誘発する酸素を吸収するこ
とができるので、欠陥のない素子の分離が可能となる。
さらに本発明はゲート工程後にもフィールド酸化膜をシ
リコン基板より高く維持できるので、高集積素子の素子
分離特性を向上させることができる。
【0007】
【実施例】以下、本発明によるフィールド酸化膜の形成
方法を図1〜図7を用いて説明する。
方法を図1〜図7を用いて説明する。
【0008】図1に示したように、シリコン基板21を
酸化させてパッド酸化膜22を形成した後、化学気相蒸
着法(Chemical Vapor Deposition)(以下、CVDとい
う)により窒化膜23を形成し、感光膜パターン24を
形成してフィールド酸化膜を形成する部位を設定する。
酸化させてパッド酸化膜22を形成した後、化学気相蒸
着法(Chemical Vapor Deposition)(以下、CVDとい
う)により窒化膜23を形成し、感光膜パターン24を
形成してフィールド酸化膜を形成する部位を設定する。
【0009】次いで、図2に示したように、感光膜パタ
ーン24を蝕刻マスクとして窒化膜23、パッド酸化膜
22、シリコン基板21を順次蝕刻してトレンチを形成
する。このトレンチの深さは1000〜1300オング
ストロームとする。トレンチを形成した後、感光膜パタ
ーン24を除去し、トレンチを形成したことにより露出
したシリコン基板21をさらに酸化させて厚さ500オ
ングストロームの酸化膜25を形成し、多結晶シリコン
膜26を全体構造の上部に形成する。このとき、トレン
チを形成した部位に形成される多結晶シリコン膜の厚さ
は、窒化膜3の上からトレンチの底部までの高さよりも
厚く設定する。
ーン24を蝕刻マスクとして窒化膜23、パッド酸化膜
22、シリコン基板21を順次蝕刻してトレンチを形成
する。このトレンチの深さは1000〜1300オング
ストロームとする。トレンチを形成した後、感光膜パタ
ーン24を除去し、トレンチを形成したことにより露出
したシリコン基板21をさらに酸化させて厚さ500オ
ングストロームの酸化膜25を形成し、多結晶シリコン
膜26を全体構造の上部に形成する。このとき、トレン
チを形成した部位に形成される多結晶シリコン膜の厚さ
は、窒化膜3の上からトレンチの底部までの高さよりも
厚く設定する。
【0010】図3に示したように、CMP(Chemical Me
chanical Polishing)法により、多結晶シリコン膜を平
坦化した後、乾式蝕刻して最終的に残った多結晶シリコ
ン膜26’の高さを調節し、パッド酸化膜22よりやや
高い程度にする。
chanical Polishing)法により、多結晶シリコン膜を平
坦化した後、乾式蝕刻して最終的に残った多結晶シリコ
ン膜26’の高さを調節し、パッド酸化膜22よりやや
高い程度にする。
【0011】これにより、フィールド酸化膜を後に形成
するとき、フィールド酸化膜の高さがパッド酸化膜22
より高く形成される。したがって、犠牲酸化膜及びゲー
ト酸化膜形成工程でのクリーニング(Cleaning)の後にフ
ィールド酸化膜の高さがパッド酸化膜より低くなること
を防止でき、さらに酸素が直接シリコン基板21と窒化
膜23の間を移動できないので、嘴状部分を減少させる
ことができる。
するとき、フィールド酸化膜の高さがパッド酸化膜22
より高く形成される。したがって、犠牲酸化膜及びゲー
ト酸化膜形成工程でのクリーニング(Cleaning)の後にフ
ィールド酸化膜の高さがパッド酸化膜より低くなること
を防止でき、さらに酸素が直接シリコン基板21と窒化
膜23の間を移動できないので、嘴状部分を減少させる
ことができる。
【0012】次いで、図4に示したように、全体構造の
上部に窒化膜を形成して窒化膜23の側壁にスペーサ窒
化膜27を形成した後、図5に示したように、窒化膜2
3とスペーサ窒化膜27を蝕刻マスクとしてトレンチ内
部を充している多結晶シリコン26’の所定部位を蝕刻
してスペーサ多結晶シリコン膜28を形成すると、前工
程で形成したトレンチより小さい幅でシリコン基板が露
出される。
上部に窒化膜を形成して窒化膜23の側壁にスペーサ窒
化膜27を形成した後、図5に示したように、窒化膜2
3とスペーサ窒化膜27を蝕刻マスクとしてトレンチ内
部を充している多結晶シリコン26’の所定部位を蝕刻
してスペーサ多結晶シリコン膜28を形成すると、前工
程で形成したトレンチより小さい幅でシリコン基板が露
出される。
【0013】以上のような工程の後に、図6に示したよ
うにフィールド酸化膜を29を1000〜1200℃の
高温で充分に酸化させる。このように酸化工程を進める
と、トレンチ側壁に形成されているスペーサ多結晶シリ
コン膜28は酸化されてトレンチの中央で接触し、その
後は酸化が抑制される。ここで、酸化工程を高温で行う
ため、トレンチで形成されたフィールド酸化膜29は、
ビスコスフロー(viscos flow)現象によりシリコン基板
12にストレスを多く与えなくなる。さらに、スペーサ
多結晶シリコン膜28の緩衝作用により直接シリコン基
板に伝達されるストレスも小さくなる。そして、急速な
酸化工程によるシリコンの置換は多結晶シリコン膜2
6’の粒界(grain boundary)、シリコン基板21と酸化
膜との界面および酸化膜と多結晶シリコン26’との界
面で吸収されるため、欠陥の発生が減少する。このと
き、図6の右側に示したように、シリコン基板上のフィ
ールド幅が広い領域のフィールド酸化膜は、左側のフィ
ールド幅が狭い領域のフィールド酸化膜より成長の度合
が大きくなる。
うにフィールド酸化膜を29を1000〜1200℃の
高温で充分に酸化させる。このように酸化工程を進める
と、トレンチ側壁に形成されているスペーサ多結晶シリ
コン膜28は酸化されてトレンチの中央で接触し、その
後は酸化が抑制される。ここで、酸化工程を高温で行う
ため、トレンチで形成されたフィールド酸化膜29は、
ビスコスフロー(viscos flow)現象によりシリコン基板
12にストレスを多く与えなくなる。さらに、スペーサ
多結晶シリコン膜28の緩衝作用により直接シリコン基
板に伝達されるストレスも小さくなる。そして、急速な
酸化工程によるシリコンの置換は多結晶シリコン膜2
6’の粒界(grain boundary)、シリコン基板21と酸化
膜との界面および酸化膜と多結晶シリコン26’との界
面で吸収されるため、欠陥の発生が減少する。このと
き、図6の右側に示したように、シリコン基板上のフィ
ールド幅が広い領域のフィールド酸化膜は、左側のフィ
ールド幅が狭い領域のフィールド酸化膜より成長の度合
が大きくなる。
【0014】最後に、図7に示したように、窒化膜23
とスペーサ窒化膜27を高温の燐酸溶液でパッド酸化膜
22を除去して最終的なフィールド酸化膜29を形成す
る。
とスペーサ窒化膜27を高温の燐酸溶液でパッド酸化膜
22を除去して最終的なフィールド酸化膜29を形成す
る。
【0015】上記した本発明の方法による半導体装置の
素子分離膜においては、スペーサ多結晶シリコン膜を用
いたことにより、酸化によるストレスを緩衝すること
と、シリコンの置換を誘発する酸素を吸収することがで
きるので、欠陥のない素子の分離が可能となる。さらに
本発明はゲート工程後にもフィールド酸化膜をシリコン
基板より高く維持できるので、素子の分離特性を向上さ
せることができる。
素子分離膜においては、スペーサ多結晶シリコン膜を用
いたことにより、酸化によるストレスを緩衝すること
と、シリコンの置換を誘発する酸素を吸収することがで
きるので、欠陥のない素子の分離が可能となる。さらに
本発明はゲート工程後にもフィールド酸化膜をシリコン
基板より高く維持できるので、素子の分離特性を向上さ
せることができる。
【0016】本発明のフィールド酸化膜形成方法は64
M DRAM以上の高度集積素子の素子分離に好適であ
る。
M DRAM以上の高度集積素子の素子分離に好適であ
る。
【図1】 本発明に係るフィールド酸化膜形成の第1行
程を示す断面図。
程を示す断面図。
【図2】 本発明に係るフィールド酸化膜形成の第2行
程を示す断面図。
程を示す断面図。
【図3】 本発明に係るフィールド酸化膜形成の第3行
程を示す断面図。
程を示す断面図。
【図4】 本発明に係るフィールド酸化膜形成の第4行
程を示す断面図。
程を示す断面図。
【図5】 本発明に係るフィールド酸化膜形成の第5行
程を示す断面図。
程を示す断面図。
【図6】 本発明に係るフィールド酸化膜形成の第6行
程を示す断面図。
程を示す断面図。
【図7】 本発明に係るフィールド酸化膜形成の第7行
程を示す断面図。
程を示す断面図。
【図8】 従来のフィールド酸化膜形成を示す半導体素
子の断面図。
子の断面図。
1…シリコン基板、2…パッド酸化膜、3…窒化膜、7
…スペーサ窒化膜、21…シリコン基板、22…パッド
酸化膜、23…窒化膜、24…感光膜、25…酸化膜、
26…多結晶シリコン膜、27…スペーサ窒化膜、28
…スペーサ多結晶シリコン膜、29…フィールド酸化
膜、
…スペーサ窒化膜、21…シリコン基板、22…パッド
酸化膜、23…窒化膜、24…感光膜、25…酸化膜、
26…多結晶シリコン膜、27…スペーサ窒化膜、28
…スペーサ多結晶シリコン膜、29…フィールド酸化
膜、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−182956(JP,A) 特開 平2−10729(JP,A) 特開 昭58−54651(JP,A)
Claims (6)
- 【請求項1】 半導体素子のフィールド酸化膜形成方法
において、半導体基板(21)にパッド酸化膜(2
2)、窒化膜(23)を順次に形成する工程、 所定部位の前記窒化膜(23)、パッド酸化膜(2
2)、半導体基板(21)を順次に蝕刻して半導体基板
(24)に所定の大きさのトレンチを形成する工程、 全体構造の上部に多結晶シリコン膜(26)を形成し
て、トレンチ内部及び上部に形成された前記窒化膜(2
3)を覆う蒸着工程、 前記多結晶シリコン膜(26)を平坦化する工程、 窒化膜を積層した後、エッチバックして窒化膜(23)
の側壁及び平坦化された多結晶シリコン膜(26’)の
上部にスペーサ窒化膜(27)を形成する工程、 前記スペーサ窒化膜(27)及び窒化膜(23)を蝕刻
マスクとしてトレンチ内を埋めている多結晶シリコン膜
(26’)を蝕刻する工程、 酸化工程によりフィールド酸化膜(29)を形成し、前
記窒化膜(23)、スペーサ窒化膜(27)、パッド酸
化膜(22)を除去する工程、からなることを特徴とす
る半導体素子のフィールド酸化膜形成方法。 - 【請求項2】 前記トレンチの深さが1000〜300
0オングストロームであることを特徴とする請求項1に
記載の半導体素子のフィールド酸化膜形成方法。 - 【請求項3】 エッチバックする前のトレンチ部位に形
成された多結晶シリコン膜(26)の厚さが窒化膜(2
3)の上からトレンチ底部までの高さより厚く形成する
ことを特徴とする請求項1に記載の半導体素子のフィー
ルド酸化膜形成方法。 - 【請求項4】 前記多結晶シリコン膜(26)を平坦化
させる工程が、前記多結晶シリコン膜(26)がパッド
酸化膜(22)の高さより低くならないように、さらに
前記多結晶シリコン膜(26)を蝕刻する工程を含んで
いることを特徴とする請求項1に記載の半導体素子のフ
ィールド酸化膜形成方法。 - 【請求項5】 多結晶シリコン膜(26)の平坦化工程
がCMP(Chemical Mechanical Polishing)であること
を特徴とする請求項1に記載の半導体素子のフィールド
酸化膜形成方法。 - 【請求項6】 前記フィールド酸化膜(29)を形成す
るための酸化工程の温度が1000〜1200℃である
ことを特徴とする請求項1に記載の半導体素子のフィー
ルド酸化膜形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1993-5465 | 1993-03-31 | ||
KR1019930005465A KR960005552B1 (ko) | 1993-03-31 | 1993-03-31 | 반도체 소자의 분리막 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06302684A JPH06302684A (ja) | 1994-10-28 |
JP2534456B2 true JP2534456B2 (ja) | 1996-09-18 |
Family
ID=19353363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6061510A Expired - Fee Related JP2534456B2 (ja) | 1993-03-31 | 1994-03-30 | 半導体素子のフィ―ルド酸化膜形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5424240A (ja) |
JP (1) | JP2534456B2 (ja) |
KR (1) | KR960005552B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5795495A (en) * | 1994-04-25 | 1998-08-18 | Micron Technology, Inc. | Method of chemical mechanical polishing for dielectric layers |
KR0151051B1 (ko) * | 1995-05-30 | 1998-12-01 | 김광호 | 반도체장치의 절연막 형성방법 |
US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
KR0186083B1 (ko) * | 1995-08-12 | 1999-04-15 | 문정환 | 반도체 소자의 소자격리방법 |
US5834358A (en) * | 1996-11-12 | 1998-11-10 | Micron Technology, Inc. | Isolation regions and methods of forming isolation regions |
JP3453289B2 (ja) * | 1997-11-28 | 2003-10-06 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6005279A (en) * | 1997-12-18 | 1999-12-21 | Advanced Micro Devices, Inc. | Trench edge spacer formation |
US6107157A (en) | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
US6096612A (en) * | 1998-04-30 | 2000-08-01 | Texas Instruments Incorporated | Increased effective transistor width using double sidewall spacers |
US6103594A (en) * | 1999-09-09 | 2000-08-15 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolations |
US6613651B1 (en) * | 2000-09-05 | 2003-09-02 | Lsi Logic Corporation | Integrated circuit isolation system |
AU2003247461A1 (en) * | 2002-02-21 | 2003-09-09 | Koninklijke Philips Electronics N.V. | Method of forming electrical connection means of ultimate dimensions and device comprising such connection means |
KR100741876B1 (ko) * | 2005-07-21 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 |
CN104425347B (zh) * | 2013-09-09 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167933A (ja) * | 1984-09-11 | 1986-04-08 | Nec Corp | 半導体基板及びその製造方法 |
US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
JPH0199230A (ja) * | 1987-10-13 | 1989-04-18 | Matsushita Electric Ind Co Ltd | 分離領域形成方法 |
JPH02119238A (ja) * | 1988-10-28 | 1990-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH0373530A (ja) * | 1989-08-14 | 1991-03-28 | Oki Electric Ind Co Ltd | 配線構造 |
JPH03286525A (ja) * | 1990-04-03 | 1991-12-17 | Nippon Telegr & Teleph Corp <Ntt> | 複数電極装置とその製造方法 |
-
1993
- 1993-03-31 KR KR1019930005465A patent/KR960005552B1/ko not_active IP Right Cessation
-
1994
- 1994-03-30 US US08/220,097 patent/US5424240A/en not_active Expired - Lifetime
- 1994-03-30 JP JP6061510A patent/JP2534456B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960005552B1 (ko) | 1996-04-26 |
JPH06302684A (ja) | 1994-10-28 |
US5424240A (en) | 1995-06-13 |
KR940022790A (ko) | 1994-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
US6238999B1 (en) | Isolation region forming methods | |
US6121110A (en) | Trench isolation method for semiconductor device | |
JP2534456B2 (ja) | 半導体素子のフィ―ルド酸化膜形成方法 | |
EP1049154B1 (en) | Process for forming device isolation region | |
JPH08293541A (ja) | 半導体装置の素子分離方法 | |
US6143623A (en) | Method of forming a trench isolation for semiconductor device with lateral projections above substrate | |
US6682986B2 (en) | Method of forming shallow trench isolation and method of manufacturing a semiconductor device using the same | |
TWI305665B (en) | Method for fabricating semiconductor device having trench type device isolation layer | |
KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
JPH09321131A (ja) | 半導体装置およびその製造方法 | |
KR19980083840A (ko) | 선택적 에피택셜 성장에 의한 소자분리방법 | |
JPH05121656A (ja) | 半導体装置の製造方法 | |
JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
JPH06224187A (ja) | Locos酸化膜の形成方法 | |
KR100365738B1 (ko) | 반도체소자의소자분리막형성방법 | |
JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
JPH11260911A (ja) | 半導体デバイスの素子隔離層形成方法 | |
JP3270912B2 (ja) | 半導体装置の製造方法 | |
JPH09181168A (ja) | シリコン半導体基板の製造方法 | |
JPS6084832A (ja) | 半導体装置の製造方法 | |
JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 | |
JPH11233516A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |