JP2722823B2 - 多結晶Ｓｉ膜の選択堆積方法 - Google Patents
多結晶Ｓｉ膜の選択堆積方法Info
- Publication number
- JP2722823B2 JP2722823B2 JP63991A JP63991A JP2722823B2 JP 2722823 B2 JP2722823 B2 JP 2722823B2 JP 63991 A JP63991 A JP 63991A JP 63991 A JP63991 A JP 63991A JP 2722823 B2 JP2722823 B2 JP 2722823B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- silicon oxide
- oxide film
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の形成に必
要なプロセスにおける多結晶Ｓｉ膜の選択堆積方法に関
する。
要なプロセスにおける多結晶Ｓｉ膜の選択堆積方法に関
する。
【０００２】
【従来の技術】従来、半導体基板上に形成された酸化シ
リコン膜上の一部領域にのみ多結晶Ｓｉ膜を形成する方
法としては、例えばＶＬＳＩテクノロジー入門（柴田直
他著，平凡社刊）１３４ページおよび１５７ページにあ
る様に、酸化シリコン膜の全面に多結晶Ｓｉ膜を堆積
し、さらにホトリソグラフィー等の技術で多結晶Ｓｉ膜
の不要な部分を除去する方法がある。
リコン膜上の一部領域にのみ多結晶Ｓｉ膜を形成する方
法としては、例えばＶＬＳＩテクノロジー入門（柴田直
他著，平凡社刊）１３４ページおよび１５７ページにあ
る様に、酸化シリコン膜の全面に多結晶Ｓｉ膜を堆積
し、さらにホトリソグラフィー等の技術で多結晶Ｓｉ膜
の不要な部分を除去する方法がある。
【０００３】
【発明が解決しようとする課題】上述した従来の技術で
は、多結晶Ｓｉ膜を堆積する工程とその不要な部分を除
去する工程（エッチング）の２工程が必要となり、プロ
セスが複雑となる。また、酸化シリコン膜上の凹部のみ
に多結晶Ｓｉ膜を埋め込む場合には、エッチングの際の
目合せが難しく、また埋め込みの完全性にも問題があ
る。このため高性能で集積度の高いＬＳＩの製造が困難
であった。
は、多結晶Ｓｉ膜を堆積する工程とその不要な部分を除
去する工程（エッチング）の２工程が必要となり、プロ
セスが複雑となる。また、酸化シリコン膜上の凹部のみ
に多結晶Ｓｉ膜を埋め込む場合には、エッチングの際の
目合せが難しく、また埋め込みの完全性にも問題があ
る。このため高性能で集積度の高いＬＳＩの製造が困難
であった。
【０００４】
【課題を解決するための手段】本発明の多結晶Ｓｉ膜の
選択堆積方法は、半導体基板上に酸化シリコン膜を形成
したのちパターニングし、酸化シリコン膜に凹部を形成
する工程と、該凹部の下部の角にくぼみを形成する工程
と、該くぼみを含む前記凹部にのみ多結晶Ｓｉ膜を選択
的に堆積する工程とを含んで構成される。
選択堆積方法は、半導体基板上に酸化シリコン膜を形成
したのちパターニングし、酸化シリコン膜に凹部を形成
する工程と、該凹部の下部の角にくぼみを形成する工程
と、該くぼみを含む前記凹部にのみ多結晶Ｓｉ膜を選択
的に堆積する工程とを含んで構成される。
【０００５】
【作用】以下本発明によって、酸化シリコン膜の凹部に
のみ多結晶Ｓｉ膜を選択的に堆積する事が可能となる作
用について述べる。
のみ多結晶Ｓｉ膜を選択的に堆積する事が可能となる作
用について述べる。
【０００６】本発明者が酸化シリコン膜上への多結晶Ｓ
ｉ膜の堆積に関して詳しく調査したところ、通常のＳｉ
膜の選択エピタキシャル条件、即ちＳｉ露出部にはＳｉ
膜がエピタキシャル成長するが酸化シリコン膜上には堆
積が起こらない条件で、全面が酸化シリコン膜で覆われ
たＳｉ基板上に堆積を行うと、本来ならば全く堆積が生
じないはずであるが、酸化シリコン膜の形状に応じて異
なった振舞となる事が明らかになった。つまり、酸化シ
リコン膜の形状を加工してガス溜りができやすい部分を
形成すると、その部分で本来生じないはずであった多結
晶Ｓｉ膜の堆積が始まる。さらに、一度多結晶Ｓｉ膜の
堆積が始まると、その周辺領域で最初に多結晶Ｓｉ膜の
堆積が始まった領域と同一平面内にある広い領域で、同
様な多結晶Ｓｉ膜の堆積が引き続いて生じる事が明らか
になった。そこで、酸化シリコン膜上に加工された凹部
の底面と側壁が交わる領域にくぼみを作る事によって、
その部分にガス溜りが生じて多結晶Ｓｉ膜の堆積が始ま
り、続いて凹部の底面全体で多結晶Ｓｉ膜の堆積が起こ
り、結果的に酸化シリコン膜に加工された凹部全面に多
結晶Ｓｉ膜が堆積し、他の領域では堆積が起こらない選
択的な堆積が達成できる。
ｉ膜の堆積に関して詳しく調査したところ、通常のＳｉ
膜の選択エピタキシャル条件、即ちＳｉ露出部にはＳｉ
膜がエピタキシャル成長するが酸化シリコン膜上には堆
積が起こらない条件で、全面が酸化シリコン膜で覆われ
たＳｉ基板上に堆積を行うと、本来ならば全く堆積が生
じないはずであるが、酸化シリコン膜の形状に応じて異
なった振舞となる事が明らかになった。つまり、酸化シ
リコン膜の形状を加工してガス溜りができやすい部分を
形成すると、その部分で本来生じないはずであった多結
晶Ｓｉ膜の堆積が始まる。さらに、一度多結晶Ｓｉ膜の
堆積が始まると、その周辺領域で最初に多結晶Ｓｉ膜の
堆積が始まった領域と同一平面内にある広い領域で、同
様な多結晶Ｓｉ膜の堆積が引き続いて生じる事が明らか
になった。そこで、酸化シリコン膜上に加工された凹部
の底面と側壁が交わる領域にくぼみを作る事によって、
その部分にガス溜りが生じて多結晶Ｓｉ膜の堆積が始ま
り、続いて凹部の底面全体で多結晶Ｓｉ膜の堆積が起こ
り、結果的に酸化シリコン膜に加工された凹部全面に多
結晶Ｓｉ膜が堆積し、他の領域では堆積が起こらない選
択的な堆積が達成できる。
【０００７】
【実施例】以下本発明の実施例について図面を用いて詳
細に説明する。図１（ａ），（ｂ）は本発明の一実施例
を説明するための半導体チップの断面図である。
細に説明する。図１（ａ），（ｂ）は本発明の一実施例
を説明するための半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、Ｓｉ基板１
上に酸化シリコン膜２を形成し、通常のホトリソグラフ
ィーと反応性イオンエッチングで一辺１μｍ〜１００μ
ｍの正方形状の凹部３を形成した。酸化シリコン膜２の
膜厚は０．５μｍ〜３μｍ、凹部の深さは０．２μｍ〜
２μｍとした。さらに酸化シリコン膜２の凹部３の側壁
のみを窒化膜で覆い、純水で希釈したＨＦ溶液に浸して
凹部３の下部の角全体にくぼみ１４を形成した。次で窒
化膜を熱リン酸溶液で除去した。
上に酸化シリコン膜２を形成し、通常のホトリソグラフ
ィーと反応性イオンエッチングで一辺１μｍ〜１００μ
ｍの正方形状の凹部３を形成した。酸化シリコン膜２の
膜厚は０．５μｍ〜３μｍ、凹部の深さは０．２μｍ〜
２μｍとした。さらに酸化シリコン膜２の凹部３の側壁
のみを窒化膜で覆い、純水で希釈したＨＦ溶液に浸して
凹部３の下部の角全体にくぼみ１４を形成した。次で窒
化膜を熱リン酸溶液で除去した。
【０００９】次にこのＳｉ基板１を気相堆積装置に入
れ、基板温度を７００〜１０００℃に保ってＳｉＨ2 Ｃ
ｌ2 ／ＨＣｌ／Ｈ2 の混合ガスを導入した。この条件は
通常は選択成長条件と呼ばれ、Ｓｉ結晶上でのみエピタ
キシャル成長が生じ、酸化シリコン膜上には堆積が起ら
ない。しかしながら、図１（ａ）の基板構造を用いた事
で、図１（ｂ）に示す様に、酸化シリコン膜２の凹部４
にのみ多結晶Ｓｉ膜５が堆積されて、くぼみ４を含む凹
部３が埋め込まれ平坦な表面が得られた。
れ、基板温度を７００〜１０００℃に保ってＳｉＨ2 Ｃ
ｌ2 ／ＨＣｌ／Ｈ2 の混合ガスを導入した。この条件は
通常は選択成長条件と呼ばれ、Ｓｉ結晶上でのみエピタ
キシャル成長が生じ、酸化シリコン膜上には堆積が起ら
ない。しかしながら、図１（ａ）の基板構造を用いた事
で、図１（ｂ）に示す様に、酸化シリコン膜２の凹部４
にのみ多結晶Ｓｉ膜５が堆積されて、くぼみ４を含む凹
部３が埋め込まれ平坦な表面が得られた。
【００１０】さらに、Ｓｉ2 Ｈ6 を用いた選択成長条件
でも同様の結果が得られた。
でも同様の結果が得られた。
【００１１】
【発明の効果】以上説明したように本発明によれば、酸
化シリコン膜の凹部にのみ多結晶Ｓｉ膜を選択的に容易
に堆積する事が可能にできるという効果がある。従って
集積度が高く高性能なＬＳＩを製造することができる。
化シリコン膜の凹部にのみ多結晶Ｓｉ膜を選択的に容易
に堆積する事が可能にできるという効果がある。従って
集積度が高く高性能なＬＳＩを製造することができる。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
１ Ｓｉ基板 ２ 酸化シリコン膜 ３ 凹部 ４ くぼみ ５ 多結晶Ｓｉ膜
Claims (1)
- 【請求項１】 半導体基板上に酸化シリコン膜を形成し
たのちパターニングし、酸化シリコン膜に凹部を形成す
る工程と、該凹部の下部の角にくぼみを形成する工程
と、該くぼみを含む前記凹部にのみ多結晶Ｓｉ膜を選択
的に堆積する工程とを含む事を特徴とする多結晶Ｓｉ膜
の選択堆積方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63991A JP2722823B2 (ja) | 1991-01-08 | 1991-01-08 | 多結晶Ｓｉ膜の選択堆積方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63991A JP2722823B2 (ja) | 1991-01-08 | 1991-01-08 | 多結晶Ｓｉ膜の選択堆積方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112128A JPH06112128A (ja) | 1994-04-22 |
| JP2722823B2 true JP2722823B2 (ja) | 1998-03-09 |
Family
ID=11479284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63991A Expired - Fee Related JP2722823B2 (ja) | 1991-01-08 | 1991-01-08 | 多結晶Ｓｉ膜の選択堆積方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722823B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746167B2 (ja) * | 1995-01-25 | 1998-04-28 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-01-08 JP JP63991A patent/JP2722823B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112128A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPH11204633A (ja) | トレンチ隔離の形成方法 | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US6479354B2 (en) | Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device | |
| JPH0237745A (ja) | 半導体装置の製造方法 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| JPS60257541A (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPH09306865A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| JPS6234130B2 (ja) | ||
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JP3231754B2 (ja) | 半導体装置の製造方法 | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS6226182B2 (ja) | ||
| JPH04277649A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |
|
| LAPS | Cancellation because of no payment of annual fees |