JPH0626181B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0626181B2 JPH0626181B2 JP13738985A JP13738985A JPH0626181B2 JP H0626181 B2 JPH0626181 B2 JP H0626181B2 JP 13738985 A JP13738985 A JP 13738985A JP 13738985 A JP13738985 A JP 13738985A JP H0626181 B2 JPH0626181 B2 JP H0626181B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- insulating film
- sio
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は絶縁膜上にシリコン単結晶膜を形成するような
半導体基板の製造方法に関するもので、LSI製造分野等
に利用される。
半導体基板の製造方法に関するもので、LSI製造分野等
に利用される。
（従来技術とその問題点） 近来、シリコン半導体デバイスの高性能化・高密度化を
実現する方法に、絶縁膜上にシリコン単結晶を形成す
る、いわゆるSOI（silicon on insulator）技術があ
り、そのために多くの方法が検討されている。
実現する方法に、絶縁膜上にシリコン単結晶を形成す
る、いわゆるSOI（silicon on insulator）技術があ
り、そのために多くの方法が検討されている。
SOIを形成する一つの方法に、シリコン選択エピタキシ
ャル成長を利用した報告がある。例えばヤストレムスキ
ー（Ｌ．Jastrzebski）等は1983年ジャーナル オブ
エレクトロケミカルソサヤティー（Ｊ．Electrochem.So
c.）第130巻1571〜1580ページに掲載された論文におい
て、第２図に示すように｛100｝面方位のシリコン単結
晶基板21上に＜100＞パターン方向のSiO2膜22を形成
し、（(a)図）、次に気相成長法によってSiO2表面には
堆積することなくSi表面にのみSiを選択的にエピタキシ
ャル成長するような条件でSiをSiO2膜上へ横方向に引き
出す（(b)図）ことで結晶欠陥の少ないエピタキシャルS
i層23が形成されることを示した（(c)図）。
ャル成長を利用した報告がある。例えばヤストレムスキ
ー（Ｌ．Jastrzebski）等は1983年ジャーナル オブ
エレクトロケミカルソサヤティー（Ｊ．Electrochem.So
c.）第130巻1571〜1580ページに掲載された論文におい
て、第２図に示すように｛100｝面方位のシリコン単結
晶基板21上に＜100＞パターン方向のSiO2膜22を形成
し、（(a)図）、次に気相成長法によってSiO2表面には
堆積することなくSi表面にのみSiを選択的にエピタキシ
ャル成長するような条件でSiをSiO2膜上へ横方向に引き
出す（(b)図）ことで結晶欠陥の少ないエピタキシャルS
i層23が形成されることを示した（(c)図）。
また第３図に示すように横方向の成長面は（010）面で
あり、厚さ方向の（001）面と等価な｛100｝面であるこ
とから、縦方向（厚さ方向）と横方向の成長速度は殆ん
どかわらず、横／縦の成長速度化を１より大きくするこ
とは極めて困難である。
あり、厚さ方向の（001）面と等価な｛100｝面であるこ
とから、縦方向（厚さ方向）と横方向の成長速度は殆ん
どかわらず、横／縦の成長速度化を１より大きくするこ
とは極めて困難である。
更に第３図のように前記方法で20μｍ幅のSiO2膜パター
ンを両側からSiを横方向成長させると、エピタキシャル
Si層が基板面に対し45゜傾斜した（011）面があらわれ
るために、平坦な基板となるには図中に示したような成
長過程（１〜５）を経るので実際には厚さが倍近い20μ
ｍ程度必要であった。より幅の広いSiO2膜上に平坦なSO
Iを形成しようとするとさらに厚くエピタキシャル堆積
する必要があり、第２図に示すような方法は効率が悪
い。
ンを両側からSiを横方向成長させると、エピタキシャル
Si層が基板面に対し45゜傾斜した（011）面があらわれ
るために、平坦な基板となるには図中に示したような成
長過程（１〜５）を経るので実際には厚さが倍近い20μ
ｍ程度必要であった。より幅の広いSiO2膜上に平坦なSO
Iを形成しようとするとさらに厚くエピタキシャル堆積
する必要があり、第２図に示すような方法は効率が悪
い。
（発明の目的） 本発明は、このような従来方法の欠点を除去して、横方
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さら
に、縦方向より横方向の成長速度が大きくなるようなSi
エピタキシャル成長法を用いることにより、絶縁膜上に
シリコン単結晶膜を効率良く形成できる半導体基板の製
造方法を提供することにある。
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さら
に、縦方向より横方向の成長速度が大きくなるようなSi
エピタキシャル成長法を用いることにより、絶縁膜上に
シリコン単結晶膜を効率良く形成できる半導体基板の製
造方法を提供することにある。
（発明の構成） 本発明は、シリコン基板上に絶縁膜パターンを形成し、
絶縁膜上には堆積することなく表出したシリコン面にの
み選択的にシリコンをエピタキシャル長速させて前記絶
縁膜パターン上へ横方向成長させることで絶縁膜上にシ
リコン単結晶膜を形成するような半導体基板の製造方法
において、用いるシリコン基板の面方位を｛110｝と
し、絶縁膜パターンの方向を基板面に表われる＜100＞
方向と平行とすることを特徴とする半導体基板の製造方
法を与える。
絶縁膜上には堆積することなく表出したシリコン面にの
み選択的にシリコンをエピタキシャル長速させて前記絶
縁膜パターン上へ横方向成長させることで絶縁膜上にシ
リコン単結晶膜を形成するような半導体基板の製造方法
において、用いるシリコン基板の面方位を｛110｝と
し、絶縁膜パターンの方向を基板面に表われる＜100＞
方向と平行とすることを特徴とする半導体基板の製造方
法を与える。
（構成の詳細な説明） 本発明は、上述の構成をとることにより従来技術の問題
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてSiの気相成長
を行う場合用いるシリコン基板の面方位を｛110｝と
し、絶縁膜パターン方向を基板面に表われる＜100＞方
向と平行とすることにより、成長速度を｛111｝，｛10
0｝，｛110｝面の順に大きくすることができる。このた
め、横方向の成長面を基板面と垂直な｛100｝面のみに
することができ、例えば｛111｝面のような、基板面に
対して斜めのファセット面の発生を抑制できる。又、縦
方向よりも横方向にSi膜を長く伸ばすことができる。こ
のように本発明により表面が平坦なシリコン単結晶膜を
絶縁膜上に効率良く形成させることができる。
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてSiの気相成長
を行う場合用いるシリコン基板の面方位を｛110｝と
し、絶縁膜パターン方向を基板面に表われる＜100＞方
向と平行とすることにより、成長速度を｛111｝，｛10
0｝，｛110｝面の順に大きくすることができる。このた
め、横方向の成長面を基板面と垂直な｛100｝面のみに
することができ、例えば｛111｝面のような、基板面に
対して斜めのファセット面の発生を抑制できる。又、縦
方向よりも横方向にSi膜を長く伸ばすことができる。こ
のように本発明により表面が平坦なシリコン単結晶膜を
絶縁膜上に効率良く形成させることができる。
（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の実施例を説明するために、主な製造工
程と横方向エピタキシャル成長するSi層の形状の経緯を
示す模式図である。
程と横方向エピタキシャル成長するSi層の形状の経緯を
示す模式図である。
Ｐ型｛110｝面方位の単結晶シリコン基板１上に熱酸化
により厚さ約5000ÅのSiO2膜を形成し、通常の写真蝕刻
法とドライエッチング法を用いて垂直断面形状となるよ
うにSiO2を異方性エッチングすることで第１図(a)に示
すような基板面に表われる＜100＞方向に平行な辺を有
するストライブ状のSiO2パターン２を形成した。
により厚さ約5000ÅのSiO2膜を形成し、通常の写真蝕刻
法とドライエッチング法を用いて垂直断面形状となるよ
うにSiO2を異方性エッチングすることで第１図(a)に示
すような基板面に表われる＜100＞方向に平行な辺を有
するストライブ状のSiO2パターン２を形成した。
次に、露出したSi表面の汚染層を除去した後、SiH2Cl2
−HCl−Ｈ２ガス系を用い減圧化学気相堆積法により圧
力50Torr、基板温度950℃の条件で、エピタキシャル成
長を行った。HClガスを加えることでSiO2表面にはSiが
堆積することなくSi表面にのみエピタキシャル成長させ
ることができる。エピタキシャル成長層はその厚さがSi
O2膜厚より小さいときは縦方向にのみ成長するが、SiO2
膜厚を越えると縦方向とともにSiO2膜上へ横方向に成長
し、第１図(b)のような形状が得られた。このとき横方
向の成長面は基板面に対し垂直となり｛100｝面となっ
た。又、このときエピタキシャル成長は縦方向より横方
向が大きくなった。この実施例ではその比は1.1であっ
た。さらに成長を続けると、第１図(c)に示すようにSiO
2膜パターン２はエピタキシャルシリコン層３により完
全に平坦に被覆された。このようにして得られたエピタ
キシャルシリコン層３をseccoエッチ液でエッチング
し、結晶欠陥を評価したところ、殆んど欠陥が見られ
ず、結晶性は良好であった。
−HCl−Ｈ２ガス系を用い減圧化学気相堆積法により圧
力50Torr、基板温度950℃の条件で、エピタキシャル成
長を行った。HClガスを加えることでSiO2表面にはSiが
堆積することなくSi表面にのみエピタキシャル成長させ
ることができる。エピタキシャル成長層はその厚さがSi
O2膜厚より小さいときは縦方向にのみ成長するが、SiO2
膜厚を越えると縦方向とともにSiO2膜上へ横方向に成長
し、第１図(b)のような形状が得られた。このとき横方
向の成長面は基板面に対し垂直となり｛100｝面となっ
た。又、このときエピタキシャル成長は縦方向より横方
向が大きくなった。この実施例ではその比は1.1であっ
た。さらに成長を続けると、第１図(c)に示すようにSiO
2膜パターン２はエピタキシャルシリコン層３により完
全に平坦に被覆された。このようにして得られたエピタ
キシャルシリコン層３をseccoエッチ液でエッチング
し、結晶欠陥を評価したところ、殆んど欠陥が見られ
ず、結晶性は良好であった。
以上、本発明の実施例において絶縁膜として厚さ5000Å
のSiO2膜を用いたが、材質および膜厚はこれに限定され
るものでなく、基板Si層とエピタキシャルSi層を電気的
に分離できるものであればよい。
のSiO2膜を用いたが、材質および膜厚はこれに限定され
るものでなく、基板Si層とエピタキシャルSi層を電気的
に分離できるものであればよい。
また、エピタキシャル成長ガス、圧力および基板温度を
それぞれSiH2Cl2−HCl−Ｈ２ガス、50Torr，950℃とし
たが、成長条件はこれに限定されるものではなく選択的
にエピタキシャル成長させ得るような条件であれば良
い。
それぞれSiH2Cl2−HCl−Ｈ２ガス、50Torr，950℃とし
たが、成長条件はこれに限定されるものではなく選択的
にエピタキシャル成長させ得るような条件であれば良
い。
（発明の効果） 本発明の方法を用いることにより、従来の｛100｝基板
を用いた場合に比べて絶縁膜上を横方向に効率良くエピ
タキシャル成長させることができる。このようにして得
られた基板はソフトエラー低減やラッチアップ防止に極
めて有効で、本発明はLSI製造分野に多大の効果をもた
らす。
を用いた場合に比べて絶縁膜上を横方向に効率良くエピ
タキシャル成長させることができる。このようにして得
られた基板はソフトエラー低減やラッチアップ防止に極
めて有効で、本発明はLSI製造分野に多大の効果をもた
らす。
第１図(a)〜(c)は本発明の実施例における主な製造工程
と横方向エピタキシャル成長するSi層の形状の経緯を示
す斜視図である。 第２図(a)〜(c)は、従来法を用いてSiO2膜パターン上に
Si単結晶層を形成する経緯を概念的に示した模式的断面
図である。 第３図は従来法によりSiO2膜パターン上に平坦なSi層が
形成される経緯を示す断面模式図である。 図において、 １……｛110｝Si基板、２……＜100＞SiO2膜パターン、
３，23，33……エピタキシャルSi層、22，32……SiO
2膜、21，31……｛100｝Si基板。
と横方向エピタキシャル成長するSi層の形状の経緯を示
す斜視図である。 第２図(a)〜(c)は、従来法を用いてSiO2膜パターン上に
Si単結晶層を形成する経緯を概念的に示した模式的断面
図である。 第３図は従来法によりSiO2膜パターン上に平坦なSi層が
形成される経緯を示す断面模式図である。 図において、 １……｛110｝Si基板、２……＜100＞SiO2膜パターン、
３，23，33……エピタキシャルSi層、22，32……SiO
2膜、21，31……｛100｝Si基板。
Claims (1)
- 【請求項１】シリコン基板上に絶縁膜パターンを形成
し、絶縁膜上には堆積することなく表出したシリコン面
にのみ選択的にシリコンをエピタキシャル成長させて前
記絶縁膜パターン上へ横方向成長させることで絶縁膜上
にシリコン単結晶膜を形成するような半導体基板の製造
方法において、用いるシリコン基板の面方位を｛110｝
とし、絶縁膜パターンの方向を基板面に表われる＜100
＞方向と平行とすることを特徴とする半導体基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295624A JPS61295624A (ja) | 1986-12-26 |
| JPH0626181B2 true JPH0626181B2 (ja) | 1994-04-06 |
Family
ID=15197537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13738985A Expired - Lifetime JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626181B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
| JP5288707B2 (ja) * | 2003-03-12 | 2013-09-11 | エーエスエム アメリカ インコーポレイテッド | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
| EP1926130A1 (en) * | 2006-11-27 | 2008-05-28 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method of improving the surface of a semiconductor substrate |
| CN104821290A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | 基于选择性外延制作soi的方法 |
-
1985
- 1985-06-24 JP JP13738985A patent/JPH0626181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295624A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164929A5 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP3060486B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS6388821A (ja) | 気相成長方法 | |
| JPH0113210B2 (ja) | ||
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JP2964547B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JPH0654768B2 (ja) | 半導体装置の製造方法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPS60145625A (ja) | 半導体装置の製造方法 | |
| JP2508456B2 (ja) | 半導体単結晶薄膜の形成方法 | |
| JPH0419700B2 (ja) | ||
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JPH0573331B2 (ja) | ||
| JP2762097B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2964546B2 (ja) | Ｓｏｉ基板の形成方法 |