JPS61295624A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61295624A JPS61295624A JP13738985A JP13738985A JPS61295624A JP S61295624 A JPS61295624 A JP S61295624A JP 13738985 A JP13738985 A JP 13738985A JP 13738985 A JP13738985 A JP 13738985A JP S61295624 A JPS61295624 A JP S61295624A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- crystal
- silicon
- grow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は絶縁膜上にシリコン単結晶膜を形成するような
半導体基板の製造方法に関するもので、ＬＳＩ製造分野
等に利用される。
半導体基板の製造方法に関するもので、ＬＳＩ製造分野
等に利用される。
（従来技術とその問題点）
近来、シリコン半導体デバイスの高性能化−高密度化を
実現する方法に、絶縁膜上にシリコン単結晶を形成する
。いわゆる８０Ｉ （ｓｊｌｉｃｏｎ ｏｎｓｎｓｕｌ
ａｔｏｒ）技術がちり、そのために多くの方法が検討さ
れている。
実現する方法に、絶縁膜上にシリコン単結晶を形成する
。いわゆる８０Ｉ （ｓｊｌｉｃｏｎ ｏｎｓｎｓｕｌ
ａｔｏｒ）技術がちり、そのために多くの方法が検討さ
れている。
８０Ｉを形成する一つの方法に、シリコン選択エピタキ
シャル成長を利用した報告がある。例えばヤストレムス
キー（Ｌ、Ｊａｓｔｒｚｅｂｓｋｉ ）等は１９８３年
ジャーナル オブ エレクトロケミカルソサヤテ４−
（Ｊ 、 Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓａｃ、） 第
１３０巻１５７１〜１５８０ページに掲載された論文に
おいて、第２図に示すように（１００） 面方位のシ
５ｉｎｓ表面には堆積することな（Ｓｊ衣表面のみまた
第３図に示すように横方向の成長面は（０１０）面であ
り、厚さ方向の（００１）面と等価な（１００）面であ
ることから、縦方向（厚さ方向）と横方向の成長速度は
殆んどかわらず、横／Ｍ、の成長速度化を１より大きく
することは極めて困難である。
シャル成長を利用した報告がある。例えばヤストレムス
キー（Ｌ、Ｊａｓｔｒｚｅｂｓｋｉ ）等は１９８３年
ジャーナル オブ エレクトロケミカルソサヤテ４−
（Ｊ 、 Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓａｃ、） 第
１３０巻１５７１〜１５８０ページに掲載された論文に
おいて、第２図に示すように（１００） 面方位のシ
５ｉｎｓ表面には堆積することな（Ｓｊ衣表面のみまた
第３図に示すように横方向の成長面は（０１０）面であ
り、厚さ方向の（００１）面と等価な（１００）面であ
ることから、縦方向（厚さ方向）と横方向の成長速度は
殆んどかわらず、横／Ｍ、の成長速度化を１より大きく
することは極めて困難である。
更に第３図のよりに前記方法で２０μｍ幅のＳｉｎ。
膜パターンを両側からＳｘを横方向成長させると、エピ
タキシャルＳｉ層が基板面に対し４５ 頌斜した（ ０
１１） 面があられれるために、平坦な基板となるに
は図中に示したような成長Ａ程（１〜５）を経るので実
際には厚さが倍近い２０μｍ程度必要であった。より幅
の広−８ｉｎ、膜上に平坦なＳＯＩそ形成しようとする
とさらに厚くエピタキシャル堆積する必要があジ、第２
図（で示すような方法は効率が悪い。
タキシャルＳｉ層が基板面に対し４５ 頌斜した（ ０
１１） 面があられれるために、平坦な基板となるに
は図中に示したような成長Ａ程（１〜５）を経るので実
際には厚さが倍近い２０μｍ程度必要であった。より幅
の広−８ｉｎ、膜上に平坦なＳＯＩそ形成しようとする
とさらに厚くエピタキシャル堆積する必要があジ、第２
図（で示すような方法は効率が悪い。
（発明の目的）
本発明は、このような従来方法の欠点を除去し工、横方
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さらに
、ｌ１１方向よシ横方向の成長速度が大きくなるよプな
Ｓｉエピタキシャル成長法を用いることＫＪ″り、絶縁
膜上にシリコン単結晶膜を効率良く形成できる半導体基
板の製造方法を提供することにある。
向成長する際基板面に平行な面が平坦でかつ基板面に対
して垂直な面をもって成長させることが可能で、さらに
、ｌ１１方向よシ横方向の成長速度が大きくなるよプな
Ｓｉエピタキシャル成長法を用いることＫＪ″り、絶縁
膜上にシリコン単結晶膜を効率良く形成できる半導体基
板の製造方法を提供することにある。
（発明の構ａ：）
本発明をよ、シリコン基板上に？３縁膜パターンを形成
し、絶縁膜上には堆積することなく表出したシリコン面
にのみ選択的にシリコンをエピタキシャル長連させて前
記絶縁膜パターン上へ横方向成長させることで絶縁膜上
ベシリコン単結晶膜を形成するような半導体基板の製造
方法において、用いるシリコン基板の面方位を（１１０
）とし、絶縁膜パターンの方向を基板面に表われる＜
１００ ＞ 方向と平行とすることを特徴とする半導
体基板の製造方法を与える。
し、絶縁膜上には堆積することなく表出したシリコン面
にのみ選択的にシリコンをエピタキシャル長連させて前
記絶縁膜パターン上へ横方向成長させることで絶縁膜上
ベシリコン単結晶膜を形成するような半導体基板の製造
方法において、用いるシリコン基板の面方位を（１１０
）とし、絶縁膜パターンの方向を基板面に表われる＜
１００ ＞ 方向と平行とすることを特徴とする半導
体基板の製造方法を与える。
（構成の詳細な説明）
本発明は、上述の構成をとることにより従来技術の問題
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてＳｉの気相成
長を行う場合用いるシリコン基板の面方位を（１１０）
とし、 絶縁膜パターン方向を基板面に表われる＜ｌＱ
Ｑ＞方向と平行とすることにより、成長速度を（１１１
）、 （１００１，（１１０３面の屓に大きくすること
ができる。このため、横方向の成長面を基板面と垂直な
（１００）面のみにすることができ、例えば（１１１１
面のよりな、基板面に対して斜めのファセット面の発生
を抑制できる。
点を改善した。すなわち、シリコン面にのみ選択的にシ
リコンを成長させ得るような条件を用いてＳｉの気相成
長を行う場合用いるシリコン基板の面方位を（１１０）
とし、 絶縁膜パターン方向を基板面に表われる＜ｌＱ
Ｑ＞方向と平行とすることにより、成長速度を（１１１
）、 （１００１，（１１０３面の屓に大きくすること
ができる。このため、横方向の成長面を基板面と垂直な
（１００）面のみにすることができ、例えば（１１１１
面のよりな、基板面に対して斜めのファセット面の発生
を抑制できる。
又、縦方向よりも横方向にＳｉ膜を長く伸ばすことがで
きる。このように本発明によ、り表面が平坦なシリコン
単結晶膜を絶縁膜上に効率良く形成させることができる
。
きる。このように本発明によ、り表面が平坦なシリコン
単結晶膜を絶縁膜上に効率良く形成させることができる
。
（実施例）
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の詳細な説明するために、主な製造工程
と横方向エピタキシャル成長するＳｉ層の形状の経緯を
示す模式図である。
と横方向エピタキシャル成長するＳｉ層の形状の経緯を
示す模式図である。
Ｐ型（１１０）面方位の単結晶シリコン基板ｌ上に熱酸
化により厚さ約５００ＯＡの８４０． 膜を形成し、
通常の写真蝕刻法とドライエツチング法を用すて垂直断
面形状となるようにＳ ｉ Ｏ，を異方性エツチングす
ることで鶴１図（ａ）に示すような基板面に表われる＜
１００＞方向に平行な辺を有するストライプ状のＳｉｎ
、パターン２を形成した。
化により厚さ約５００ＯＡの８４０． 膜を形成し、
通常の写真蝕刻法とドライエツチング法を用すて垂直断
面形状となるようにＳ ｉ Ｏ，を異方性エツチングす
ることで鶴１図（ａ）に示すような基板面に表われる＜
１００＞方向に平行な辺を有するストライプ状のＳｉｎ
、パターン２を形成した。
次に、露出したＳｉ表面の汚染層を除去した後、ＳＩＨ
＊ Ｃ１ｍ ＨＣＩ ｆ（ｍガス系を用い減圧化学
気相堆積法により圧力５０ Ｔｏｒｒ 、 基板温度
９５０’Ｃの条件で、エピタキシャル成長を行った。
ＭＣＩガスを加えることでＳｉｎ、表面にはＳｉが堆積
することな（Ｓｉ表面にのみエピタキシャル成長させる
ことができる。エピタキシャル成長層はその厚さがｓｌ
ｏｍ膜厚よシ小さいときは縦方向にのみ成長するが％
Ｓｉｎ、膜厚を越えると縦方向とともにＳｉｎ、ｉ上へ
横方向に成長し、第１図ｆｂＪ のような形状が得られ
た。このとき横方向の成長面は基板面に対し垂直となり
（１００）面となった。又、こノドきエピタキシャル成
長は縦方向より横方向が大きくなった。この実施例では
その比は１．１であった。さらに成長を続けると、第１
図ｆｃ）に示すようにｓｉｏ、膜パターン２はエビタキ
シャルシリコン層３により児全に平坦に被覆された。こ
のようにして得られたエビタ・［シャルシリコン層３を
５ｅｃｃｏエツチ液でエツチングし、 結晶久陥研価し
たところ、殆んど欠陥が見られ丁、結晶性は良好であっ
た。
＊ Ｃ１ｍ ＨＣＩ ｆ（ｍガス系を用い減圧化学
気相堆積法により圧力５０ Ｔｏｒｒ 、 基板温度
９５０’Ｃの条件で、エピタキシャル成長を行った。
ＭＣＩガスを加えることでＳｉｎ、表面にはＳｉが堆積
することな（Ｓｉ表面にのみエピタキシャル成長させる
ことができる。エピタキシャル成長層はその厚さがｓｌ
ｏｍ膜厚よシ小さいときは縦方向にのみ成長するが％
Ｓｉｎ、膜厚を越えると縦方向とともにＳｉｎ、ｉ上へ
横方向に成長し、第１図ｆｂＪ のような形状が得られ
た。このとき横方向の成長面は基板面に対し垂直となり
（１００）面となった。又、こノドきエピタキシャル成
長は縦方向より横方向が大きくなった。この実施例では
その比は１．１であった。さらに成長を続けると、第１
図ｆｃ）に示すようにｓｉｏ、膜パターン２はエビタキ
シャルシリコン層３により児全に平坦に被覆された。こ
のようにして得られたエビタ・［シャルシリコン層３を
５ｅｃｃｏエツチ液でエツチングし、 結晶久陥研価し
たところ、殆んど欠陥が見られ丁、結晶性は良好であっ
た。
以上、本発明の実施例において絶縁膜として淳さ５００
０ＡのＳｉｎ、膜を用いたが、材質および膜厚はこれに
限定されるものでなく、基板８１層とエピタキシャルＳ
ｉ層をＴＬ気的に分離できるものであればよい。
０ＡのＳｉｎ、膜を用いたが、材質および膜厚はこれに
限定されるものでなく、基板８１層とエピタキシャルＳ
ｉ層をＴＬ気的に分離できるものであればよい。
また、エピタキシャル成長ガス、圧力および基板温度を
それぞれＳｉＨよＣ１，−Ｈ（Ｖ−Ｈ，ガス、５ＱＴｏ
ｒｒ、９５０℃としたが、 成長条件はこれに限定され
るものではなく選択的にエピタキシャル成長させ得るよ
うな条件であれば良い。
それぞれＳｉＨよＣ１，−Ｈ（Ｖ−Ｈ，ガス、５ＱＴｏ
ｒｒ、９５０℃としたが、 成長条件はこれに限定され
るものではなく選択的にエピタキシャル成長させ得るよ
うな条件であれば良い。
（発明の効果）
本発明の方法を用いることにより、従来の（ｌＯＯ）
基板を用いた場合に比べて絶縁層上を横方向ニ効率良く
エピタキシャル成長させることができる。このようにし
て得られた基板はソフトエラー低減やラッチアップ防止
に極めて有効で、本発明はＬＳＩ製造分野に多大の効果
をもたらす。
基板を用いた場合に比べて絶縁層上を横方向ニ効率良く
エピタキシャル成長させることができる。このようにし
て得られた基板はソフトエラー低減やラッチアップ防止
に極めて有効で、本発明はＬＳＩ製造分野に多大の効果
をもたらす。
第１図（ａ）〜（Ｃ）は本発明の実施例における主な製
造工程と横方向エピタキシャル成長する８４層の形状の
経緯を示す斜視図である。 兜２図（ａ）〜（Ｃ）は、従来法を用いて５ｉｎｓ膜パ
ターン上にＳｉ単結晶層を形成する経緯を概念的に示し
た模式的断面図である。 第３図は従来法によ、りｓｉｏ、膜ノくターン上に平坦
なｆ３ｉ層が形成される経緯を示す断面模式図である。 図において、 １・・・・・・ｔｌｌｏ）８ｉ基板、 ２・・・・・
・＜１００＞ＳｉＱ糞膜パターン、３．２３．３３・・
・・・・エピタキシャルＳ１層、 ２２．３２・・・・
・・８１０ｍ膜、２１．３１・・・・・・（１００）Ｓ
ｉ基板。 ；、（−− 第１図 第２図
造工程と横方向エピタキシャル成長する８４層の形状の
経緯を示す斜視図である。 兜２図（ａ）〜（Ｃ）は、従来法を用いて５ｉｎｓ膜パ
ターン上にＳｉ単結晶層を形成する経緯を概念的に示し
た模式的断面図である。 第３図は従来法によ、りｓｉｏ、膜ノくターン上に平坦
なｆ３ｉ層が形成される経緯を示す断面模式図である。 図において、 １・・・・・・ｔｌｌｏ）８ｉ基板、 ２・・・・・
・＜１００＞ＳｉＱ糞膜パターン、３．２３．３３・・
・・・・エピタキシャルＳ１層、 ２２．３２・・・・
・・８１０ｍ膜、２１．３１・・・・・・（１００）Ｓ
ｉ基板。 ；、（−− 第１図 第２図
Claims (1)
- シリコン基板上に絶縁膜パターンを形成し、絶縁膜上に
は堆積することなく表出したシリコン面にのみ選択的に
シリコンをエピタキシャル成長させて前記絶縁膜パター
ン上へ横方向成長させることで絶縁膜上にシリコン単結
晶膜を形成するような半導体基板の製造方法において、
用いるシリコン基板の面方位を｛１１０｝とし、絶縁膜
パターンの方向を基板面に表われる＜１００＞方向と平
行とすることを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13738985A JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295624A true JPS61295624A (ja) | 1986-12-26 |
| JPH0626181B2 JPH0626181B2 (ja) | 1994-04-06 |
Family
ID=15197537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13738985A Expired - Lifetime JPH0626181B2 (ja) | 1985-06-24 | 1985-06-24 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626181B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
| JP2006521015A (ja) * | 2003-03-12 | 2006-09-14 | エーエスエム アメリカ インコーポレイテッド | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
| JP2008135720A (ja) * | 2006-11-27 | 2008-06-12 | Soitec Silicon On Insulator Technologies | 表面を改善する方法 |
| CN104821290A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | 基于选择性外延制作soi的方法 |
-
1985
- 1985-06-24 JP JP13738985A patent/JPH0626181B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
| JP2006521015A (ja) * | 2003-03-12 | 2006-09-14 | エーエスエム アメリカ インコーポレイテッド | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 |
| JP2008135720A (ja) * | 2006-11-27 | 2008-06-12 | Soitec Silicon On Insulator Technologies | 表面を改善する方法 |
| JP2012114453A (ja) * | 2006-11-27 | 2012-06-14 | Soytec | 表面を改善する方法 |
| CN104821290A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | 基于选择性外延制作soi的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0626181B2 (ja) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698316A (en) | Method of depositing uniformly thick selective epitaxial silicon | |
| JP2002531945A (ja) | 横方向成長による窒化ガリウム層の製造 | |
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
| JPS61295624A (ja) | 半導体基板の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPS60145625A (ja) | 半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JP2762097B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPH0590174A (ja) | Ｓｏｉ基板の製法 |