JPH0419700B2 - - Google Patents

Info

Publication number
JPH0419700B2
JPH0419700B2 JP57147715A JP14771582A JPH0419700B2 JP H0419700 B2 JPH0419700 B2 JP H0419700B2 JP 57147715 A JP57147715 A JP 57147715A JP 14771582 A JP14771582 A JP 14771582A JP H0419700 B2 JPH0419700 B2 JP H0419700B2
Authority
JP
Japan
Prior art keywords
gaas
film
mask
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57147715A
Other languages
English (en)
Other versions
JPS5939024A (ja
Inventor
Kenya Nakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14771582A priority Critical patent/JPS5939024A/ja
Publication of JPS5939024A publication Critical patent/JPS5939024A/ja
Publication of JPH0419700B2 publication Critical patent/JPH0419700B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は−族化合物半導体を半導体基板上
に選択的に形成させる方法に関するものである。
(2) 従来技術と問題点 従来、MO−CVD(Metal Organization
Chemical Vapor Deposition(有機金属気相成
長))法によつて、−族化合物半導体、例え
ばガリウム・ヒ素(GaAs)、ガリウム・アルミ
ニウム・ヒ素(GaAlAs)等を半導体基板上にエ
ピタキシヤル成長せしめる場合、絶縁膜として二
酸化シリコン(SiO2)膜がよく用いられており、
SiO2膜上では、GaAs、GaAlAsは粒子状の多結
晶の集合体として折出することが知られている。
第1図は従来技術を説明するための概略断面図で
あり、GaAs基板1上に形成された開口を有する
SiO2膜2を選択マスクとしてGaAs層3をCVD成
長せしめた図が示されている。第1図によれば、
SiO2膜2上の開口近傍(第1図のA部)におい
ては粒子状のGaAs4の析出密度が低下し、一方
マスク近傍の選択成長部分即ち開口内のエツジ部
分(第1図のB部)においてはGaAs層3の厚さ
が異常に大きく成長していることがわかる。すな
わち10000〔Å〕程度以上の厚膜の選択成長は平坦
性が損なわれている。この上記2つの問題が、フ
オトリングラフイ工程に於いては、微細なパター
ニングを不可能とし、配線層形成に於いては、断
線を生じさせる。また、緻密な層が得られない
為、エツチングが不均一となつたりエツチング液
が残留するという問題を生じる。上述の問題は、
異常成長を起こすことなく平坦な選択成長を行う
ためにはマスク上を含めて基板上にほぼ均一に
GaAs層を成長する必要があるのに対し、SiO2
らなるマスク上ではGaAs多結晶の析出密度が低
下してしまうことに起因する。第2図はMO−
CVD法によりGaAsをSiO2膜上に成長させた場合
の多結晶粒子数と、原料であるTMG(トリメチ
ルガリウム((CH33Ga))濃度との関係を示し
たグラフである。第2図から、SiO2膜上では
TMGの濃度が1分当たり10-3〜10-4モル程度で
あつても、析出するGaAs多結晶粒子数は105
106個程度であることがわかる。GaAs多結晶を
SiO2膜表面上に均一に成長するためにはこの粒
子数よりも更に2桁程度多くの多結晶粒子数が必
要であることから、この濃度での数分のTMG供
給ではGaAs多結晶の均一膜は成長しえないこと
になる。選択成長領域ではこの濃度で1分当たり
0.2μm程度の成長速度でGaAs単結晶の均一膜が
成長することに比較すれば、SiO2膜をマスクと
した選択成長では、SiO2膜上でのGaAs多結晶の
析出速度は選択成長領域に比べて非常に遅いとい
える。特に、選択成長領域周辺のSiO2膜のマス
ク上では、選択成長領域上にて早い速度で結晶成
長が進むためにTMG濃度が更に低下してしま
い、実質的に成長がほとんど行われなくなる。
このような場合に、選択成長領域内の周辺部分
にて成長速度が増加することがよく知られてい
る。すなわち、成膜時の成長速度は気相中のガス
濃度分布に依存するが、上記条件(選択成長領域
以外ではGaAs多結晶の析出速度が極端に遅い)
では選択成長領域の周辺付近の成長ガス濃度の等
濃度線が密になるのである。このためにこの部分
への成長材料の供給速度が大きくなり、成長速度
が増加して、厚い部分(第1図のB域)が生じ
る。
従つて、SiO2膜は基板上に−族化合物半
導体を選択的に成長させる際のマスク材料として
は、成長領域に異常成長を伴うことから不適当と
いえる。
(3) 発明の目的 そこで上記欠点を鑑み本発明の目的は−族
化合物を半導体基板上に選択的に良好に形成させ
るための半導体装置の製造方法を提供することで
ある。
(4) 発明の構成 本発明の目的は−族化合物半導体基板上に
族元素窒化物よりなるマスクを選択的に形成す
る工程と、 −族化合物半導体の気相成長を行ない、該
マスクが形成されない該半導体基板上に−族
化合物半導体のエピタキシヤル層を形成すると共
に、 該マスク上には絶縁性の多結晶−族化合物
半導体層を該エピタキシヤル層とほぼ同一の平面
をもつて形成する工程を含むことを特徴とする半
導体装置の製造方法により解決される。
尚、前記−族半導体を選択的に形成させる
場合のマスク材料としてアモルフオス状又は多結
晶あるいは、単結晶状の族元素窒化物を用い
る。
(5) 発明の実施例 以下本発明の実施例を図面に基づいて詳細に説
明する。
第3図は本発明に係る実施例を示す概略断面図
である。本発明によれば、第3図に示すように、
GaAs基板11上にスパツタ法によつて厚さ2000
〔Å〕の窒化アルミニウム(AlN)層12を形成
する。そして熱燐酸(H3PO4)をエツチヤント
として用いた選択エツチング法によつて該AlN
層12をエツチングして該AlN層12に開口を
設けた後、TMG((CH33Ga)とAsH3とH2ガス
を用いてMO−CVD法によつて成長速度が0.2
〔μ/分〕で、10分間の成長条件下でGaAs膜1
3をGaAs基板11上に成長させる。第3図から
明らかなように本実施例ようにAlN層12をマ
スクとしてGaAs膜13を成長させると、GaAs
基板11上は勿論、マスク上のGaAs膜14も
ほゞ平坦性よく形成される。すなわち従来発生し
たような、選択成長部分、即ち開口内のエツジ部
分でのGaAsの異常成長は生せず、又AlN膜1
2、即ちマスク層上の開口近傍に於いても粒子形
成の低密度化を生じなかつた。AlN層12上の
GaAs膜14の絶縁性を測定したところ109〔Ω・
cm〕であつた。AlN層12上では多結晶粒子の
核生成の密度がSiO2膜上の場合より数桁以上大
きいため緻密なGaAs膜が成長したものと考えら
れる。又従来用いられていたSiO2膜はGaAsとの
親和性が小さいがAlN等の族元素窒化物と
GaAsとの親和性はある程度大きいために均一に
核生成が起こるものと考えられる。なお族元素
窒化物はアモルフオス又は多結晶又は単結晶状で
あることが必要である。なぜならAlN等窒化物
上の成長層は絶縁性であることが必要だからであ
る。又本発明ではGaAs膜の成長のみについて述
べているが−族化合物半導体例えば
GaAlAs、InGaAs、等でも同じ効果が得られる
ことは容易に理解されよう。
(6) 発明の効果 以上説明したように本発明に係る方法によれば
半導体素子形成可能な平坦な−族化合物半導
体が選択的に形成される。
【図面の簡単な説明】
第1図は従来技術を説明するための概略断面図
であり、第2図はトリメチルガリウム(TMG)
濃度とGaAs多結晶粒子数との関係を示すグラフ
であり、第3図は本発明に係る実施例を示す概略
断面図である。 1……GaAs基板、2……SiO2膜、3……選択
成長GaAs、4……多結晶GaAs、11……GaAs
基板、12……AlN層、13……選択成長
GaAs、14……多結晶GaAs。

Claims (1)

  1. 【特許請求の範囲】 1 −族化合物半導体基板上に族元素窒化
    物よりなるマスクを選択的に形成する工程と、 −族化合物半導体の気相成長を行ない、該
    マスクが形成されない該半導体基板上に−族
    化合物半導体のエピタキシヤル層を形成すると共
    に、 該マスク上には絶縁性の多結晶−族化合物
    半導体層を該エピタキシヤル層とほぼ同一の平面
    をもつて形成する工程を含むことを特徴とする半
    導体装置の製造方法。
JP14771582A 1982-08-27 1982-08-27 半導体装置の製造方法 Granted JPS5939024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14771582A JPS5939024A (ja) 1982-08-27 1982-08-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14771582A JPS5939024A (ja) 1982-08-27 1982-08-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5939024A JPS5939024A (ja) 1984-03-03
JPH0419700B2 true JPH0419700B2 (ja) 1992-03-31

Family

ID=15436555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14771582A Granted JPS5939024A (ja) 1982-08-27 1982-08-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5939024A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219616A (ja) * 1986-03-20 1987-09-26 Oki Electric Ind Co Ltd GaAsの結晶成長方法
JP2572670B2 (ja) * 1990-07-02 1997-01-16 光技術研究開発株式会社 化合物半導体の選択成長方法
JP2729866B2 (ja) * 1991-10-28 1998-03-18 光技術研究開発株式会社 化合物半導体エピタキシャル成長方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi

Also Published As

Publication number Publication date
JPS5939024A (ja) 1984-03-03

Similar Documents

Publication Publication Date Title
US7888244B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
JP2691721B2 (ja) 半導体薄膜の製造方法
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
JP2889589B2 (ja) 単結晶半導体材料層及び絶縁材料層の交互層製造方法
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JP3093904B2 (ja) 化合物半導体結晶の成長方法
US20010009167A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through offset masks
EP0049286A1 (en) METHOD FOR PRODUCING LEAVES FROM CRYSTALLINE MATERIAL AND DEVICES PRODUCED FROM THEM.
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JP2000164929A5 (ja) 半導体薄膜および半導体素子の製造方法
JP3263964B2 (ja) 半導体装置形成用結晶とその製造方法
JP2003511871A (ja) Iii族窒化物緩衝層を有するiii族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース
JPH04315419A (ja) 元素半導体基板上の絶縁膜/化合物半導体積層構造
JPH05251339A (ja) 半導体基板およびその製造方法
JPH04260321A (ja) ヘテロエピタキシャル層の成長法
JPH0419700B2 (ja)
JPH02237021A (ja) 半導体装置の製造方法
JP2004363251A (ja) 3−5族化合物半導体とその製造方法
JP2527016B2 (ja) 半導体膜の製造方法
JPH07193007A (ja) エピタキシャル成長方法
JPH0654763B2 (ja) 半導体薄膜の成長方法
JPH0263115A (ja) 薄膜の選択成長方法
JP2861600B2 (ja) シリコンエピタキシャル膜の選択成長方法及び成長装置
JPH0626181B2 (ja) 半導体基板の製造方法
JPH07273025A (ja) 半導体基板