JPH0684890A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH0684890A
JPH0684890A JP34365192A JP34365192A JPH0684890A JP H0684890 A JPH0684890 A JP H0684890A JP 34365192 A JP34365192 A JP 34365192A JP 34365192 A JP34365192 A JP 34365192A JP H0684890 A JPH0684890 A JP H0684890A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
silicon layer
field oxide
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34365192A
Other languages
English (en)
Inventor
Lee Kuo-Fa
リー クオ−フア
Chen-Hau Douglas Yu
ダグラス ユ チェン−フア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0684890A publication Critical patent/JPH0684890A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 滑らかな表面を有するフィールド酸化物層を
形成可能な、優れた半導体集積回路の製造方法を提供す
る。 【構成】 基板（１１）の上にアモルファスシリコン層
（１５）を形成する。アモルファスシリコン層（１５）
の上に、このアモルファスシリコン層の一部（１９）を
露出するようにパターン化層（１７）を形成する。アモ
ルファスシリコン層の露出部（１９）をほぼ完全に酸化
して、フィールド酸化物層（２３）を形成する。一般的
には、パターン化層（１７）は、シリコン窒化物製とさ
れる。また、アモルファスシリコン層（１５）は、５５
０℃±１０℃の温度で形成されることが望ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法に関する。
【０００２】
【従来の技術】一般的に、シリコン集積回路の製造方法
には、個々のトランジスタの間にフィールド酸化物と称
される絶縁領域を形成するステップが含まれる。一般的
に、シリコン基板の上には、酸化物と窒化物のパターン
化された二つの層が形成される。その後、この基板の酸
化処理が行われ、シリコンの露出した領域は二酸化シリ
コンに変わる。このプロセスは、ＬＯＣＯＳプロセス、
あるいは局部シリコン酸化プロセスと称される。
【０００３】このＬＯＣＯＳプロセスの改良型として、
ポリバッファープロセス、すなわちＰＢＬと称されるプ
ロセスがある。従来のＰＢＬプロセスでは、酸化物層と
窒化物層の間にポリシリコン層が形成される。ポリシリ
コン層は窒化物層と一緒にパターン化される。このポリ
シリコン層は、後続のフィールド酸化物成長時に発生す
るストレスを緩和するのに役立つ。また、ある種のＰＢ
Ｌプロセスにおいては、ポリシリコン層は、フィールド
酸化物の形成前には除去されずに、フィールド酸化物形
成プロセスの一部として酸化される。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
なＰＢＬプロセスにおいては、多数の小さな穴を含む荒
い上部表面を有するフィールド酸化物層が形成されてし
まう。このように、フィールド酸化物層に荒い表面、あ
るいは穴のある表面ができる詳細なメカニズムははっき
りしない。しかし、フィールド酸化物層のこれらの表面
の不完全性により、後続のプロセスで様々な問題が生じ
る。たとえば、フィールド酸化物の表面が不完全である
と、その後にゲート形成用として堆積形成されるフォト
レジスト層において光の疑似反射を生じる。このような
反射によって、パターン化されたフォトレジスト層の縁
部が荒くなり、ゲートノッチングを生じてしまう。さら
に、フィールド酸化物層の不完全性は、後続のステップ
で堆積形成される各種の材料層の品質に悪影響を与えて
しまう。
【０００５】本発明の目的は、滑らかな表面を有するフ
ィールド酸化物層を形成可能な、優れた半導体集積回路
の製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明による半導体集積
回路の製造方法は、特許請求の範囲（請求項１）に記載
したように、酸化物層を形成するステップを含む半導体
集積回路の製造方法において、基板（１１）の上にアモ
ルファスシリコン層（１５）を形成するステップと、前
記アモルファスシリコン層（１５）の上に、このアモル
ファスシリコン層の一部（１９）を露出するようにパタ
ーン化層（１７）を形成するステップと、前記アモルフ
ァスシリコン層の露出部（１９）をほぼ完全に酸化する
（２３）ステップとを有することを特徴としている。一
般的に、パターン化層（１７）は、シリコン窒化物製と
される。
【０００７】
【実施例】図１において、基板１１は、シリコン、ドー
プされたシリコン、エピタキシャルシリコンなどの材料
によって形成されている。この基板１１の上に、酸化物
層１３およびアモルファスシリコン層１５が順次形成さ
れる。従来のＰＢＬプロセスにおいて使用していた多結
晶シリコンの代わりに、本発明においては、アモルファ
スシリコンを用いる点で特徴がある。続いて、アモルフ
ァスシリコン層１５の上にシリコン窒化物層１７が形成
される。一般的に、酸化物層１３の厚さは１５０〜３０
０オングストローム、アモルファスシリコン層１５の厚
さは５００〜８００オングストローム、シリコン窒化物
層１７の厚さは、２１００〜２４００オングストローム
である。なお、これらの厚さは、具体的な一例であり、
実際には、各層の厚さは各種の条件に応じて適宜選択さ
れる。
【０００８】アモルファスシリコン層１５は、シランま
たはデシランの分解により形成される。この分解は好ま
しくは５７５℃以下の温度で行われる。（５７５℃以上
では多結晶シリコンが形成される。）たとえば、本発明
者の実験データにおいては、アモルファスシリコン層１
５は、５５０℃±１０℃で形成されることが好ましいこ
とが確認されている。アモルファスシリコンの堆積速度
はポリシリコンの堆積速度より幾分遅い。一般的に、ア
モルファスシリコン層１５は、毎分約２２オングストロ
ームの速度で堆積し、これに対し、ポリシリコンは、毎
分３４オングストロームの速度で堆積する。厚さの関係
上、アモルファスシリコン層１５の堆積時間は約３５分
であり、従来の２０分という堆積時間に比べて約１５分
の差がある。アモルファスシリコン層１５の露出表面１
９は多結晶シリコン層の表面よりは滑らかである。した
がって、アモルファスシリコン層１５の露出表面１９の
上に穴などの欠陥が形成される可能性は低く、後続のス
テップにおける悪影響を低減できる。
【０００９】さらに、アモルファスシリコン層１５は、
シリコン窒化物層１７がパターン化された後も除去され
ない。図２に示すように、アモルファスシリコン層１５
の露出表面１９部分には、酸素中またはストリーム中に
おける酸化あるいは高圧酸化により、フィールド酸化物
層２３が形成される。すなわち、本発明において、アモ
ルファスシリコン層１５は、フィールド酸化物層２３の
形成の前に除去されず、ほぼ完全に酸化されて、フィー
ルド酸化物層２３を形成する。シリコン窒化物層１７の
下のアモルファスシリコン層１５の領域において僅かな
酸化が生じることが確認されている。
【０００１０】このようなアモルファスシリコンの使用
は従来のポリシリコンよりも好ましい。アモルファスシ
リコン層１５の代わりに従来のようにポリシリコン層を
形成した場合には、ポリシリコン層の上部表面に小さな
穴が形成されてしまう。これに対して、本実施例による
アモルファスシリコン製のフィールド酸化物層は平滑な
表面を有する。このような平滑表面において、フォトリ
ソグラフィによりゲートが形成される間の光の反射は、
荒い表面に比べて少ない。したがって、本実施例におけ
るアモルファスシリコン製のフィールド酸化物層２３に
よれば、ポリシリコン製のフィールド酸化物の荒い表面
において問題となっていたゲート形成用のフォトレジス
トのゲートノッチングの生成を低減でき、後続のステッ
プにおいて形成される各種材料層への悪影響を低減でき
る。さらに、このようなアモルファスシリコン製のフィ
ールド酸化物層２３は、ポリシリコン製のフィールド酸
化物層に比べて、バードビーク（鳥のくちばし）を生成
する傾向が少ないという利点もある。
【００１１】
【発明の効果】以上述べたように、本発明の半導体集積
回路の製造方法においては、アモルファスシリコンを使
用することにより、滑らかな表面のフィールド酸化物層
を形成できる。なお、特許請求の範囲に記載された参照
番号は、発明の容易な理解のために付されたものであ
り、発明の範囲を制限されるように解釈されるべきでは
ない。
【図面の簡単な説明】
【図１】本発明の一実施例において、シリコン窒化物層
を形成した状態を示す部分断面図である。
【図２】本発明の一実施例において、フィールド酸化物
層を形成した状態を示す部分断面図である。
【符号の説明】
１１ 基板 １３ 酸化物層 １５ アモルファスシリコン層 １７ シリコン窒化物層 １９ 露出表面 ２３ フィールド酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クオ−フア リー アメリカ合衆国 18106 ペンシルヴェニ ア ウェスコスヴィル、カントリー クラ ブ ロード 1308 (72)発明者 チェン−フア ダグラス ユ アメリカ合衆国 18103 ペンシルヴェニ ア アレンタウン、ヒルヴュー ドライヴ 1019

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 酸化物層を形成するステップを含む半導
    体集積回路の製造方法において、 基板（１１）の上にアモルファスシリコン層（１５）を
    形成するステップと、 前記アモルファスシリコン層（１５）の上に、このアモ
    ルファスシリコン層の一部（１９）を露出するようにパ
    ターン化層（１７）を形成するステップと、 前記アモルファスシリコン層の露出部（１９）をほぼ完
    全に酸化する（２３）ステップと、 を有することを特徴とする半導体集積回路の製造方法。
  2. 【請求項２】 前記パターン化層（１７）は、シリコン
    窒化物製であることを特徴とする請求項１の方法。
  3. 【請求項３】 前記アモルファスシリコン層（１５）
    は、５５０℃±１０℃の温度で形成されることを特徴と
    する請求項１の方法。
  4. 【請求項４】 酸化物層（１３）が、前記アモルファス
    シリコン層（１５）と前記基板（１１）との間に形成さ
    れることを特徴とする請求項１の方法。
  5. 【請求項５】 前記アモルファスシリコン層（１５）の
    厚さは、５００〜８００オングストロームであることを
    特徴とする請求項１の方法。
  6. 【請求項６】 前記基板（１１）も酸化されることを特
    徴とする請求項１の方法。
JP34365192A 1991-12-03 1992-12-01 半導体集積回路の製造方法 Pending JPH0684890A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80123691A 1991-12-03 1991-12-03
US801236 1991-12-03

Publications (1)

Publication Number Publication Date
JPH0684890A true JPH0684890A (ja) 1994-03-25

Family

ID=25180550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34365192A Pending JPH0684890A (ja) 1991-12-03 1992-12-01 半導体集積回路の製造方法

Country Status (2)

Country Link
EP (1) EP0545585A3 (ja)
JP (1) JPH0684890A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008354B1 (ko) * 1994-01-12 1997-05-23 엘지반도체 주식회사 선택적 식각방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202778A (en) * 1981-06-08 1982-12-11 Nippon Telegr & Teleph Corp <Ntt> Substrate for semiconductor integrated circuit and manufacture thereof
JPH0334425A (ja) * 1989-06-30 1991-02-14 Sony Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131407B (en) * 1982-11-12 1987-02-04 Rca Corp Method of formation of silicon dioxide layer
JPS60254609A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 半導体装置の製造方法
GB8504726D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
JPH0334533A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体結晶層の製造方法
JP2552597B2 (ja) * 1990-10-24 1996-11-13 三洋電機株式会社 半導体装置の製造方法
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202778A (en) * 1981-06-08 1982-12-11 Nippon Telegr & Teleph Corp <Ntt> Substrate for semiconductor integrated circuit and manufacture thereof
JPH0334425A (ja) * 1989-06-30 1991-02-14 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0545585A2 (en) 1993-06-09
EP0545585A3 (en) 1996-11-06

Similar Documents

Publication Publication Date Title
US4277884A (en) Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US5149669A (en) Method of forming an isolation region in a semiconductor device
JPS6228578B2 (ja)
JP2675260B2 (ja) 半導体素子フィールド酸化膜の製造方法
US5118641A (en) Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
JPH0684890A (ja) 半導体集積回路の製造方法
JPS59165434A (ja) 半導体装置の製造方法
US5858860A (en) Methods of fabricating field isolated semiconductor devices including step reducing regions
JPH1070117A (ja) フィールド酸化膜形成方法
US5726091A (en) Method of reducing bird&#39;s beak of field oxide using reoxidized nitrided pad oxide layer
JP2552597B2 (ja) 半導体装置の製造方法
JPH0744214B2 (ja) 半導体装置の製造方法
JP2558289B2 (ja) 変質層の形成方法
KR930008845B1 (ko) 반도체소자의 소자 격리방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JPH0582514A (ja) 半導体装置の製造方法
JPH0992647A (ja) 半導体装置の製造方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH06275610A (ja) 素子分離構造の形成方法
JPH0982699A (ja) 半導体装置の製造方法
JPS607146A (ja) 半導体装置の製造方法
JPH04360532A (ja) 半導体装置の製造方法
JPH04739A (ja) 半導体装置の製造方法
JPS59167032A (ja) 半導体装置の製造方法
JPH06101519B2 (ja) 半導体素子分離両域の形成方法