JPH06275610A - 素子分離構造の形成方法 - Google Patents

素子分離構造の形成方法

Info

Publication number
JPH06275610A
JPH06275610A JP6427393A JP6427393A JPH06275610A JP H06275610 A JPH06275610 A JP H06275610A JP 6427393 A JP6427393 A JP 6427393A JP 6427393 A JP6427393 A JP 6427393A JP H06275610 A JPH06275610 A JP H06275610A
Authority
JP
Japan
Prior art keywords
film
oxide film
polysilicon
forming
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6427393A
Other languages
English (en)
Other versions
JP2975496B2 (ja
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5064273A priority Critical patent/JP2975496B2/ja
Publication of JPH06275610A publication Critical patent/JPH06275610A/ja
Application granted granted Critical
Publication of JP2975496B2 publication Critical patent/JP2975496B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【構成】シリコン基板11上には、第1シリコン酸化膜
12、第1ポリシリコン膜13、第2シリコン酸化膜1
4、第2ポリシリコン膜15およびシリコン窒化膜16
が積層して形成される。素子形成領域17上の領域にレ
ジスト18がパターン形成される。レジスト18をマス
クとした異方性エッチングによって、シリコン窒化膜1
6と第2ポリシリコン膜15とがパターニングされる。
このエッチングは第2シリコン酸化膜14で確実に停止
する。その後、シリコン窒化膜16をマスクとした選択
酸化により、フィールド酸化膜19が成長させられる。 【効果】フィールド酸化膜19を成長させるときに、第
1のポリシリコン膜13の膜厚はシリコン基板11の各
部で均一である。そのため、バーズビーク20の長さは
シリコン基板11の各部で均一になる。その結果、高い
寸法精度で素子形成領域17を分離できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板の表面に選
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
【0002】
【従来の技術】半導体基板上に形成される複数個の素子
を電気的に分離するために、従来から、LOCOS(Lo
cal Oxidation of Silicon)法が広く用いられている。
LOCOS法では、半導体基板上にパッド酸化膜が形成
され、このパッド酸化膜の上に、素子形成領域を被覆す
る窒化膜がパターン形成される。そして、この窒化膜を
マスクとした熱酸化処理によって、素子形成領域のまわ
りにフィールド酸化膜が成長し、このフィールド酸化膜
によって素子形成領域間の分離が達成される。
【0003】しかし、LOCOS法では、フィールド酸
化膜の縁部のバーズビークが素子形成領域内に長く延び
て形成され、そのため、実質的な素子形成領域の面積が
小さくなるという欠点があった。この問題を解決した典
型的な先行技術はLOPOS法と呼ばれ、図3および図
4に示されている。まず、図3(a) に示すようにシリコ
ン基板1の表面にパッド酸化膜2が形成される。そし
て、図3(b) に示すように、パッド酸化膜2上にポリシ
リコン膜3が形成される。このポリシリコン膜3の膜厚
は、たとえば1200Åとされる。ポリシリコン膜3上
には、図3(c) に示すように、窒化シリコン(Si3
4 )膜4が形成される。この窒化シリコン膜4上には、
素子形成領域8の上方の領域にレジスト9がパターン形
成される。
【0004】次に、図4(d) に示すように、レジスト9
をマスクとした異方性エッチングが行われる。これによ
り、素子形成領域8上にシリコン窒化膜4が残るよう
に、このシリコン窒化膜4がパターニングされる。この
とき同時に、ポリシリコン膜3は、最初の膜厚の半分程
度の膜厚(たとえば600Å)となるまでエッチングさ
れる。
【0005】次に、シリコン窒化膜4をマスクとして酸
化処理を施すと、図4(e) に示すように、シリコン窒化
膜4で被覆されていない領域にフィールド酸化膜5が成
長する。このとき、シリコン窒化膜4の直下のポリシリ
コン膜3には酸素はあまり速やかには浸透しないので、
バーズビーク7は素子形成領域8内にあまり長く延びる
ことはない。
【0006】最後に、図4(f) に示すように、シリコン
窒化膜4、ポリシリコン膜3およびパッド酸化膜2が除
去され、フィールド酸化膜5によって分離された素子形
成領域8が得られる。このようにして、バーズビーク7
の短いフィールド酸化膜5を形成できるから、広い素子
形成領域8を得ることができる。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
先行技術では、シリコン窒化膜4とともにポリシリコン
膜3をエッチングする図4(d) の工程において、エッチ
ング装置内のプラズマの不均一性などに起因して、ポリ
シリコン膜3の残膜3aの膜厚には、ウエハ面内でばら
つきが生じる。そのため、バーズビーク7の長さには、
ウエハ面内でばらつきが生じる。すなわち、残膜3aが
厚い箇所ではバーズビーク7は短くなり、残膜3aが薄
い箇所ではバーズビーク7は長くなる。その結果、素子
形成領域8の面積がウエハ面内で不均一になるという問
題があった。
【0008】この問題を解決するために、ウエハ面内に
おけるエッチングレートの均一性を向上することが考え
られる。しかし、そのためには、エッチング装置内のプ
ラズマの均一性を向上したりウエハの温度の面内均一性
を向上したりするなどの根本的な対策が必要である。そ
のため、生産コストの大幅な増加が避けられず、実用的
ではない。
【0009】そこで、本発明の目的は、上述の技術的課
題を解決し、バーズビークの長さを高精度で制御して、
高い寸法精度で素子形成領域を分離することができる素
子分離構造の形成方法を提供することである。
【0010】
【課題を解決するための手段および作用】上記の目的を
達成するための本発明の素子分離構造の形成方法は、半
導体基板上に第1ポリシリコン膜を形成する工程と、第
1ポリシリコン膜の上にエッチングストッパ層を形成す
る工程と、エッチングストッパ層の上に第2ポリシリコ
ン膜を形成する工程と、第2ポリシリコン膜の上に耐酸
化性膜を形成する工程と、所定領域に耐酸化性膜を残す
ように、この耐酸化性膜および上記第2ポリシリコン膜
を上記エッチングストッパ層が露出するまで選択的にエ
ッチングする工程と、上記耐酸化性膜をマスクとした選
択的な酸化により、耐酸化性膜が形成されている領域以
外の領域にフィールド酸化膜を成長させる工程とを含む
ことを特徴とする。
【0011】なお、上記第1ポリシリコン膜を形成する
工程の前に、上記半導体基板の表面に酸化膜を形成する
工程をさらに含むことが好ましい。この場合には、上記
第1ポリシリコン膜は上記酸化膜の表面に形成されるこ
とになる。上記の方法によれば、耐酸化性膜および第2
ポリシリコン膜を選択的にエッチングする際に、このエ
ッチングはエッチングストッパ層で停止する。そのた
め、エッチングストッパ層の下部の第1ポリシリコン膜
は、半導体基板の各部で均一な膜厚を有することができ
る。その結果、耐酸化性膜をマスクとした選択的酸化に
よってフィールド酸化膜を成長させたときに、このフィ
ールド酸化膜のバーズビークの長さは、高精度で制御さ
れる。したがって、高い寸法精度で素子形成領域を分離
することができる。
【0012】上記第1ポリシリコン膜、上記エッチング
ストッパ層および上記第2ポリシリコン膜は、請求項3
に記載されているように、同一のCVD装置を用いて連
続的に形成されてもよい。このようにすれば、素子分離
構造の形成工程を簡素化することができる。なお、上記
第1ポリシリコン膜の膜厚は、200Å乃至1000Å
の範囲であることが好ましい。第1ポリシリコン膜の膜
厚が上記の範囲よりも薄いときにはバーズビークが長く
延びて素子形成領域を狭めるおそれがある。また、第1
ポリシリコン膜の膜厚が上記の範囲よりも厚いときに
は、フィールド酸化膜の縁部の立ち上がりが急峻にな
り、半導体基板とフィールド酸化膜の表面との間に明確
な段差が生じるおそれがある。すなわち、バーズビーク
を妥当な形状とするためには、ポリシリコン膜の膜厚を
上記の範囲内の値とすることが好ましい。
【0013】同様な理由から、上記第1ポリシリコン膜
の膜厚と上記第2ポリシリコン膜の膜厚との合計は、1
500Å以下であることが好ましい。同様に、エッチン
グストッパ層がシリコン酸化膜で構成されるときには、
バーズビークを妥当な形状とするために、このエッチン
グストッパ層の膜厚を300Å以下とすることが好まし
い。
【0014】
【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図1および図2は本発明の一実
施例の素子分離構造の形成方法を工程順に示す断面図で
ある。まず、図1(a) に示されているように、シリコン
基板11の表面を950℃の酸化雰囲気中で熱酸化し、
パッド酸化膜としての第1シリコン酸化膜12を形成す
る。この第1シリコン酸化膜12の膜厚は、たとえば、
500Å程度とされる。
【0015】次に、図1(b) に示すように、シリコン酸
化膜12の上に、600Å程度の第1ポリシリコン膜1
3が形成され、その上にエッチングストッパ層としての
200Å程度の第2シリコン酸化膜14が形成され、さ
らにその上に、600Å程度の第2ポリシリコン膜15
が形成される。第1ポリシリコン膜13、第2シリコン
酸化膜14および第2ポリシリコン膜15の形成は、減
圧CVD(化学的気相成長)装置を用いて、連続的に行
われる。すなわち、膜形成室内の温度を700℃程度と
し、SiH4 ガスを熱分解して第1のポリシリコン膜1
3を形成する。続いてSiH4 ガスとN2 Oガスとを同
時に膜形成室内に供給し、この混合ガスを熱分解して第
2シリコン酸化膜14を形成する。そして、N2 Oガス
の供給を停止し、第2シリコン酸化膜14上にSiH4
ガスの熱分解によって得られる第2ポリシリコン膜15
を堆積させる。このようにして、ポリシリコン膜−シリ
コン酸化膜−ポリシリコン膜の三層構造の膜が連続的に
形成される。
【0016】次に、図1(c) に示すように、耐酸化性膜
としてのシリコン窒化膜16が、第2ポリシリコン膜1
5上に堆積させられる。シリコン窒化膜16の形成は、
たとえば、減圧CVD装置を用いて行われる。このと
き、膜形成室内の温度は780℃とされ、SiH2 Cl
2 ガスとNH3 ガスとが原料ガスとして膜形成室内に供
給される。そして、これらの原料ガスの熱分解によって
シリコン窒化膜16が形成される。シリコン窒化膜16
の膜厚は、たとえば、3000Å程度とされる。シリコ
ン窒化膜16上には、トランジスタなどの素子を形成す
べき素子形成領域17の直上の領域にレジスト18がパ
ターン形成される。
【0017】次に、図2(d) に示されているように、レ
ジスト18をマスクとした異方性エッチング(たとえば
反応性イオンエッチング法)によって、シリコン窒化膜
16のパターニングが行われる。このとき、レジスト1
8が形成されていない領域の第2ポリシリコン膜15も
同時に除去され、第2シリコン酸化膜14が露出する。
換言すれば、異方性エッチングは、第2シリコン酸化膜
14が露出するまで行われ、この第2シリコン酸化膜1
4によって停止される。
【0018】次いで、レジスト18が除去され、図2
(e) に示されているように、シリコン窒化膜16をマス
クとした選択的な熱酸化処理によって、シリコン窒化膜
16が形成されていない領域にフィールド酸化膜19が
成長させられる。この熱酸化処理は、980℃の酸化雰
囲気中において、フィールド酸化膜19の膜厚が800
0Å程度となるまで行われる。なお、フィールド酸化膜
19を成長させる前に、第2シリコン酸化膜14の露出
部分をフッ酸などを用いてエッチング除去しておいても
よい。
【0019】その後は、図2(f) に示されているよう
に、素子形成領域17上の第1シリコン酸化膜12、第
1ポリシリコン膜13、第2シリコン酸化膜14、第2
ポリシリコン膜15およびシリコン窒化膜16が除去さ
れる。このようにして、素子形成領域17がフィールド
酸化膜19によって分離される。以上のように本実施例
では、シリコン窒化膜16とパッド用のシリコン酸化膜
12との間には、シリコン酸化膜14を中間に挟持した
第1および第2ポリシリコン膜13,15が介在されて
いる。そのため、シリコン窒化膜16および第2ポリシ
リコン膜15をエッチングしたときに、このエッチング
はシリコン酸化膜14によって確実に停止する。その結
果、その下部の第1ポリシリコン膜13の膜厚はウエハ
面内で確実に均一化できる。
【0020】したがって、フィールド酸化膜19のバー
ズビーク20の長さは、ウエハ面内で均一になり、これ
により、素子形成領域17の面積をウエハ面内で均一化
できる。換言すれば、素子形成領域を高い寸法精度で形
成することができる。しかも、エッチングレートの均一
化などは不要であるから、特別なエッチング装置が必要
となることもない。したがって、生産コストが過度に増
大するおそれもない。
【0021】さらには、第1ポリシリコン膜13、第2
シリコン酸化膜14および第2ポリシリコン膜15は減
圧CVD装置を用いて連続的に形成されるから、生産工
程も簡単である。すなわち、従来のLOPOS法と同じ
工程数で素子分離構造を形成できる。なお、第2シリコ
ン酸化膜14は第1ポリシリコン膜13の表面を熱酸化
して形成してもよい。
【0022】本発明の実施例の説明は以上のとおりであ
るが、本発明は上記の実施例に限定されるものではな
く、本発明の要旨を変更しない範囲で種々の設計変更を
施すことが可能である。たとえば、上記の実施例では、
エッチングストッパ層としてシリコン酸化膜が用いられ
ているが、シリコン酸化膜以外の膜が適用されてもよ
い。
【0023】また、上記の実施例で示された各膜の膜厚
は一例に過ぎず、各膜の膜厚は必要に応じて適宜設定す
ることができる。ただし、第2シリコン酸化膜14は可
及的に薄く形成することが好ましく、300Å以下の膜
厚とすることが好ましい。第2シリコン酸化膜14を厚
く形成すると、フィールド酸化膜19の上面に形成され
る角部21(図2(f) 参照)が大きく成長するおそれが
あり、大きな段差を生じさせてしまうおそれがある。
【0024】また、第1ポリシリコン膜13の膜厚は2
00〜1000Åであることが好ましい。この範囲より
も膜厚が薄いときにはバーズビーク20が長く延びて素
子形成領域17を狭めるおそれがあり、上記の範囲より
も膜厚が厚いときには、フィールド酸化膜19の縁部の
立ち上がりが急峻になり、シリコン基板11とフィール
ド酸化膜19の表面との間に明確な段差が生じるおそれ
がある。すなわち、バーズビーク20を妥当な形状とす
るためには、第1ポリシリコン膜13の膜厚を上記の範
囲内の値とすることが好ましい。
【0025】同様な理由で、第1および第2のポリシリ
コン膜13,15の膜厚の合計は、1500Å以下であ
ることが好ましい。
【0026】
【発明の効果】以上のように本発明の素子分離構造の形
成方法によれば、耐酸化性膜および第2ポリシリコン膜
を選択的にエッチングした後に残留する第1ポリシリコ
ン膜は、半導体基板の各部で均一な膜厚を有することが
できる。その結果、フィールド酸化膜のバーズビークの
長さを高い精度で制御することができる。これにより、
高い寸法精度で素子形成領域を分離することができる。
【0027】さらに、第1ポリシリコン膜、エッチング
ストッパ層および第2ポリシリコン膜を同一のCVD装
置を用いて連続的に形成すれば、比較的簡単な工程で良
好な素子分離構造を形成できる。
【図面の簡単な説明】
【図1】本発明の一実施例の素子分離構造の形成方法を
工程順に示す断面図である。
【図2】図1(c) の工程に続く製造工程を工程順に示す
断面図である。
【図3】先行技術の方法を工程順に示す断面図である。
【図4】図3(c) の工程に続く工程を工程順に示す断面
図である。
【符号の説明】
11 シリコン基板 12 第1シリコン酸化膜 13 第1ポリシリコン膜 14 第2シリコン酸化膜 15 第2ポリシリコン膜 16 シリコン窒化膜 17 素子形成領域 18 レジスト 19 フィールド酸化膜 20 バーズビーク

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に第1ポリシリコン膜を形成
    する工程と、 第1ポリシリコン膜の上にエッチングストッパ層を形成
    する工程と、 エッチングストッパ層の上に第2ポリシリコン膜を形成
    する工程と、 第2ポリシリコン膜の上に耐酸化性膜を形成する工程
    と、 所定領域に耐酸化性膜を残すように、この耐酸化性膜お
    よび上記第2ポリシリコン膜を上記エッチングストッパ
    層が露出するまで選択的にエッチングする工程と、 上記耐酸化性膜をマスクとした選択的な酸化により、耐
    酸化性膜が形成されている領域以外の領域にフィールド
    酸化膜を成長させる工程とを含むことを特徴とする素子
    分離構造の形成方法。
  2. 【請求項2】上記第1ポリシリコン膜を形成する工程の
    前に、上記半導体基板の表面に酸化膜を形成する工程を
    さらに含み、 上記第1ポリシリコン膜は上記酸化膜の表面に形成され
    ることを特徴とする請求項1記載の素子分離構造の形成
    方法。
  3. 【請求項3】上記第1ポリシリコン膜、上記エッチング
    ストッパ層および上記第2ポリシリコン膜は、同一のC
    VD装置を用いて連続的に形成されることを特徴とする
    請求項1または2記載の素子分離構造の形成方法。
  4. 【請求項4】上記第1ポリシリコン膜の膜厚は、200
    Å乃至1000Åの範囲であることを特徴とする請求項
    1乃至3のいずれかに記載の素子分離構造の形成方法。
  5. 【請求項5】上記第1ポリシリコン膜の膜厚と上記第2
    ポリシリコン膜の膜厚との合計が、1500Å以下であ
    ることを特徴とする請求項1乃至4のいずれかに記載の
    素子分離構造の形成方法。
  6. 【請求項6】上記エッチングストッパ層はシリコン酸化
    膜からなり、その膜厚は300Å以下であることを特徴
    とする請求項1乃至5のいずれかに記載の素子分離構造
    の形成方法。
JP5064273A 1993-03-23 1993-03-23 素子分離構造の形成方法 Expired - Lifetime JP2975496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5064273A JP2975496B2 (ja) 1993-03-23 1993-03-23 素子分離構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5064273A JP2975496B2 (ja) 1993-03-23 1993-03-23 素子分離構造の形成方法

Publications (2)

Publication Number Publication Date
JPH06275610A true JPH06275610A (ja) 1994-09-30
JP2975496B2 JP2975496B2 (ja) 1999-11-10

Family

ID=13253449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5064273A Expired - Lifetime JP2975496B2 (ja) 1993-03-23 1993-03-23 素子分離構造の形成方法

Country Status (1)

Country Link
JP (1) JP2975496B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148484A (ja) * 1994-11-11 1996-06-07 Lg Semicon Co Ltd 半導体装置の隔離方法
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148484A (ja) * 1994-11-11 1996-06-07 Lg Semicon Co Ltd 半導体装置の隔離方法
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device

Also Published As

Publication number Publication date
JP2975496B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US4333965A (en) Method of making integrated circuits
CA1269593A (en) Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper
US5149669A (en) Method of forming an isolation region in a semiconductor device
US5236862A (en) Method of forming oxide isolation
US4292156A (en) Method of manufacturing semiconductor devices
US5422300A (en) Method for forming electrical isolation in an integrated circuit
JP2975496B2 (ja) 素子分離構造の形成方法
JP3194807B2 (ja) 素子分離構造の形成方法
US5977608A (en) Modified poly-buffered isolation
JPH06275605A (ja) 素子分離構造の形成方法
JP2558289B2 (ja) 変質層の形成方法
KR100479172B1 (ko) 선택적다결정실리콘산화법을이용한필드산화막형성방법
JPH1154499A (ja) 半導体装置の製造方法
KR100253268B1 (ko) 반도체 소자 절연방법
US20060014333A1 (en) Anchoring, by lateral oxidizing, of patterns of a thin film to prevent the dewetting phenomenon
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
JPH06151418A (ja) 半導体装置の製造方法
JP2685448B2 (ja) 半導体装置の製造方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH06167802A (ja) 位相シフトマスクの製造方法
JPH07161820A (ja) 半導体装置の製造方法
JPH0684890A (ja) 半導体集積回路の製造方法
JPH06101519B2 (ja) 半導体素子分離両域の形成方法
JPH01265536A (ja) 半導体集積回路における素子分離領域の形成方法