KR100329753B1 - 반도체소자의소자분리막형성방법 - Google Patents
반도체소자의소자분리막형성방법 Download PDFInfo
- Publication number
- KR100329753B1 KR100329753B1 KR1019950050887A KR19950050887A KR100329753B1 KR 100329753 B1 KR100329753 B1 KR 100329753B1 KR 1019950050887 A KR1019950050887 A KR 1019950050887A KR 19950050887 A KR19950050887 A KR 19950050887A KR 100329753 B1 KR100329753 B1 KR 100329753B1
- Authority
- KR
- South Korea
- Prior art keywords
- containing gas
- film
- silicon
- nitrogen
- gas
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 삼중 구조의 소자 분리막 형성 방법에 관한 것으로, LPCVD 장비에 웨이퍼를 넣은 후 공정 튜브내의 기압을 저압의 상태로 만들고 소정의 온도를 유지하는 제 1 단계, 상기 공정 튜브내에 제 1 질소함유 가스 및 실리콘함유 가스를 주입하여 상기 웨이퍼 상에 산화막을 증착하는 제 2 단계; 상기 실리콘함유 가스의 공급을 중단하고 상기 제 1 질소 함유 가스만 계속 공급하면서 상기 공정튜브의 온도를 서서히 내려 상기 산화막을 산화질화막으로 변하게 하는 제 3 단계, 상기 제 1 질소함유 가스의 공급을 중단하고 상기 실리콘함유 가스만을 다시 공급하고 상기 실리콘함유 가스를 열분해시켜 상기 산화막 상에 폴리실리콘막을 증착하는 제 4 단계; 및 상기 실리콘함유 가스의 공급을 중단하고 제 2 질소함유 가스를 주입하면서 상기 공정튜브의 온도를 소정 온도로 상승시켜 상기 폴리실리콘막 상에 질화막을 증착하는 제 5 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조 공정 중 소자분리공정에 사용되는 베리어(barrier)층 형성 방법에 관한 것으로, 특히 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 동일한 장비에서 연속으로 산화막, 폴리실리콘막, 질화막의 3중 구조를 갖는 베리어층 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조를 위하여는 디바이스가 형성되는 동작영역과 각 디바이스를 분리하는 필드영역을 형성하기 위하여 소자 분리 절연막을 형성한다.
따라서, 소자가 고집적화 되면서 동작영역의 면적이 점차 감소하게 되고 디바이스를 형성하는 각 층이 적층되면서 보다 넓은 동작영역을 확보할 수 있도록 가능한 한 소자 분리 절연막의 면적을 줄이기 위한 기술이 개발되어 오고 있다.
반도체 소자의 제조 공정에서 소자와 소자간의 전기적 절연을 위해 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에서 필드지역에만 선택적으로 산화막을 형성하기 위해서 소자가 위치하는 활성 영역에 산화 방지용 베리어층을 형성하는 종래의 방법은 다음과 같다.
먼저 900℃이상의 고온의 확산로에서 O2와 H2가스로 열산화 공정을 진행하여 실리콘 기판을 열산화시켜 표면때 얇은 산화막을 150Å∼250Å 정도 형성한다.
이어서, 실리콘 기판의 표면에 상기 얇은 산화막을 형성한 후에 웨이퍼를 LPCVD 장비로 옮겨 SiH4가스를 열분해하여 폴리실리콘막을 상기 얇은 산화막 상에 약 500Å 정도 증착한다.
이때, 상기 얇은 산화막과 상기 폴리실리콘막은 후속의 고온의 필드 산화 공정에서 실리콘 질화막의 스트레스(stress)가 실리콘 기판에 미치어 결정 결함이 형성되는 것을 방지하는 응력완화용 막으로 적용된다.
또한, 필드 산화과정에서 산화재가 기판위에 위치하는 얇은 산화막을 통하여 측면 확산하면서 활성 영역의 실리콘 기판과 산화반응을 하여 원하지 않은 산화막(bird's beak)을 형성함으로서 소자의 활성영역을 감소시키기 때문에 얇은 산화막 위에 폴리실리콘막을 적용하여 필드 산화과정에서 얇은 산화막을 통한 산화제의 측면확산을 감소시켜 소자의 활성영역 감소를 최소화한다.
계속하여, 산화막 상에 폴리실리콘막을 증착한 후 웨이퍼를 또다른 LPCVD장비로 옮겨 NH3가스와 DCS(dichlorosilane)를 이용하여 실리콘 질화막을 1000Å∼2000Å 정도 형성한다.
그리고, 소자의 활성 영역과 필드 영역을 포토마스크 공정과 식각공정을 통해 구분한 후 필드 산화 공정을 진행한다. 이때 활성 영역에 남아있는 실리콘 질화막이 산화 방지용 베리어층으로 사용되어 필드 지역에만 선택적으로 산화가 이루어져 소자분리 절연막을 형성하였다.
그러나, 상기와 같이 이루어지는 종래의 소자 분리 절연막 형성은 반도체 기판을 선택적으로 산화하여 형성됨으로서 새부리 모양(bird's beak)이 형성되고, 이는 소자의 동작영역을 가능한 한 넓게 확보하여야 하는 고집적 소자의 커다란 문제점으로 대두되어 오고 있다.
또한, 실리콘 질화막의 스트레스가 실리콘 기판에 미치는 손상을 방지하기 위하여 실리콘 기판 위에 산화막을 설장시킬 때 900℃이상의 고온의 열산화 방식을 적용함으로써 기판의 실리콘 소모와 기판 내부의 불순물 분포 특성을 변화시키면서 제품의 특성이 나빠진다는 문제점이 있었다.
더욱이, 산화막 성장 후에 장비를 옮겨 폴리실리콘막과 질화막을 별도로 증착 함으로써 외부 공기에 의한 오염이 발생하여 제품의 특성 열화와 수율 감소의 원인이 된다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 소자와 소자간의전기적 절연을 위해 필드지역에 두꺼운 산화막을 형성하여야 하는 소자 분리 절연막 형성 공정에서 산화질화막/폴리실리콘막/질화막 삼중구조의 선택적 산화용 베리어층을 형성함으로써 반도체 소자의 특성을 향상시킬 수 있는 선택적 산화를 위한 베리어층 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, LPCVD 장비에 웨이퍼를 넣은 후 공정 튜브내의 기압을 저압의 상태로 만들고 소정의 온도를 유지하는 제 1 단계; 상기 공정 튜브내에 제 1 질소함유 가스 및 실리콘함유 가스를 주입하여 상기 웨이퍼상에 산화막을 증착하는 제 2 단계 ; 상기 실리콘함유 가스의 공급을 중단하고 상기 제 1 질소함유 가스만 계속 공급하면서 상기 공정튜브의 온도를 서서히 내려 상기 산화막을 산화질화막으로 변하게 하는 제 3 단계; 상기 제 1 질소함유 가스의 공급을 중단하고 상기 실리콘함유 가스만을 다시 공급하고 상기 실리콘함유 가스를 열분해시켜 상기 산화막 상에 폴리실리콘막을 증착하는 제 4 단계; 및 상기 실리콘함유 가스의 공급을 중단하고 제 2 질소함유 가스를 주입하면서 상기 공정튜브의 온도를 소정 온도로 상승시켜 상기 폴리실리콘막 상에 질화막을 증착하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하고, 본 발명의 다른 실시예는 제 1 질소 함유 가스와 실리콘함유 가스를 공급하면서 800∼850℃온도에서 반도체 기판 상에 산화막을 형성하는 제 1 단계; 상기 제 1 질소함유 가스만을 공급하면서 600∼650℃온도에서 상기 산화막을 산화질화막으로 변환시키는 제 2 단계; 상기 실리콘함유 가스만을 공급하고 상기 실리콘함유 가스를 열분해시켜 상기 산화질화막 상에 폴리실리콘막을 형성하는 제 3 단계; 상기 실리콘함유 가스의 공급을 중단하고 제 2 질소함유가스를 주입하여 750∼800℃온도로 상승시키는 제 4 단계; 상기 제 4 단계 후 제 3 질소함유 가스와 디클로로실레인 가스를 공급하면서 상기 폴리실리콘막 상에 질화막을 형성하는 제 5 단계; 상기 질화막, 폴리실리콘막 및 산화질화막을 선택적으로 식각하여 삼중 구조의 산화용 마스크를 형성하는 제 6 단계; 및 상기 산화용 마스크를 이용하여 상기 반포체 기판을 선택적으로 산화시켜 소자분리막을 형성하는 제 7 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면 제1 도 내지 제 3 도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.
먼저, LPCVD 장비에 실리콘기판(1)을 넣은 후 튜브 내를 200∼1000mTorr정도의 저압의 상태로 만들고 온도를 800℃∼850℃정도로 유지한다.
그리고, N2O 가스와 SiH4가스를 이용하여 실리콘 기판(1)에 산화막(도시 생략)을 얇게 150Å∼200Å정도 증착한다. 이때 실리콘 기판(1)은 전혀 반응하지 않음으로써 기판의 소모가 없으며, 공정 온도가 낮아 소자 제조 과정에 기판에 주입된 불순물의 분포 특성이 영향을 받지 않는다.
이어서, 해당 두께의 산화막 증착이 완료되면 SiH4가스의 공급을 중단하고 N2O 가스만 계속 공급하면서 반응로의 온도를 800∼850℃에시 600∼650℃로 서서히 내린다. 이때 N2O 가스가 계속 주입되는 동안에 기 형성된 상기 산화막(2)의 고밀도화가 일어나면서 동시에 질소가 산화막 내부로 들어가 Si-O 구조의 산화막이 Si-O-N 구조로 산화질화막(2)으로 변하게 된다.
계속하여 N2O 가스의 공급은 중단하고 SiH4가스만을 다시 공급하여 SiH4가 스를 열분해 시켜 폴리실리콘막(3)을 약 400∼600Å정도 얇게 산화질화막(2) 상에 증착한다.
해당 두께의 폴리실리콘막(3) 증착이 완료되면 SiH4가스의 공급을 중단하고 N2 가스를 주입하면서 반응로의 온도를 750∼850℃로 유지시킨 후, NH3가스와 DCS가스를 사용하여 질화막(4)을 1000∼2000Å정도 폴리실리콘막(3) 상에 증착한다(제 1 도).
위와 같은 동일한 LPCVD 장비에서 산화질화막(2), 폴리실리콘막(3), 질화막(4)의 증착이 차례로 완료되면 반응로의 내부를 대기압 상태로 하여 실리콘기판(1)을 꺼낸다.
이렇게 하여 형성된 베리어층을 사용하여 활성영역과 필드영역을 디파인(define)하는 포트마스크 공정과 식각공정을 통해 구분한 후(제 2 도) 펄드 산화 공정을 진행한다. 이때 활성 영역에 남아있는 산화질화막(2)이 산화 방지용 베리어 층으로 사용되어 필드 지역에만 선택적으로 산화가 이루어진다(제 3 도).
상기와 같이 이루어지는 본 발명은 기판의 산화 과정에서 산소가 실리콘 기판 위에 위치한 산화막을 통하여 측면 확산하면서 형성되는 새부리 모양의 형태를 산화막의 질화로 감소시키고, 낮은 온도에서 얇은 산화막이 형성됨으로써 기판에 주입된 불순물의 특성이 변하지 않고, 동일한 장비에서 연속으로 산화막, 폴리실리콘막 질화막을 형성함으로써 설비의 감소와 생산성의 향상 및 웨이퍼의 오염을 방지함으로써 제품의 수율을 향상시킬 수 있는 효과가 있다.
제 1 도 내지 제 3도는 본 발명의 일실시예에 따른 소자분리막 형성 방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘기판 2 : 산화질화막
3 : 폴리실리콘막 4 : 질화막
Claims (17)
- 반도체 소자의 소자분리막 형성 방법에 있어서,LPCVD 장비에 웨이퍼를 넣은 후 공정 튜브내의 기압을 저압의 상태로 만들고 소정의 온도를 유지하는 제 1 단계;상기 공정 튜브내에 제 1 질소 함유 가스 및 실리콘함유 가스를 주입하여 상기 웨이퍼 상에 산화막을 증착하는 제 2 단계;상기 실리콘함유 가스의 공급을 중단하고 상기 제 1 질소함유 가스만 게속 공급하면서 상기 공정튜브의 온도를 서서히 내려 상기 산화막을 산화질화막으로 변하게 하는 제 3 단계;상기 제 1 질소함유 가스의 공급을 중단하고 상기 실리콘함유 가스만을 다시 공급하고 상기 실리콘함유 가스를 열분해시켜 상기 산화막 상에 폴리실리콘막을 증착하는 제 4 단계; 및상기 실리콘함유 가스의 공급을 중단하고 제 2 질소함유 가스를 주입하면서 상기 공정튜브의 온도를 소정 온도로 상승시켜 상기 폴리실리콘막 상에 질화막을 증착하는 제 5 단계를 포함하여 이루어짐을 특징으로 하는 선택적 산화를 위한 베리어층 형성방법.
- 제1항에 있어서,상기 제 1 단계의 공정 튜브내의 온도는 800∼850℃인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 1 단계의 공정 튜브내의 기압은 200∼1000mTorr인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 1 질소함유 가스는 N2O 가스인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 실리콘함유 가스는 SiH4가스인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계에서, 상기 산화막은 150Å∼200Å두께로 형성되는 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 3 단계에서, 상기 공정 튜브내의 온도는 600∼650℃인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 4 단계에서, 상기 폴리실리콘막은 400∼600Å두께로 형성되는 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 5 단계에서, 상기 질화막 NH3가스 및 DCS 가스에 의해 형성되는 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 5 단계에서, 상기 공정 튜브내의 온도는 750∼850℃인 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 제 1 항에 있어서,상기 제 5 단계에서, 상기 질화막은 1000∼2000Å두께로 형성되는 것을 특징으로 하는 선택적 산화를 위한 베리어층 형성 방법.
- 반도체 소자의 소자분리막 형성 방법에 있어서,제 1 질소함유 가스와 실리콘함유 가스를 공급하면서 800∼850℃온도에서 반도체 기판 상에 산화막을 형성하는 제 1 단계;상기 제 1 질소함유 가스만을 공급하면서 600∼650℃온도에서 상기 산화막을 산화질화막으로 변환시키는 제 2 단계,상기 실리콘함유 가스만을 공급하고 상기 실리콘함유 가스를 열분해시켜 상기 산화질화막 상에 폴리실리콘막을 형성하는 제 3 단계;상기 실리콘함유 가스의 공급을 중단하고 제 2 질소함유가스를 주입하여 750∼800℃온도로 상승시키는 제 4 단계;상기 제 4 단계 후 제 3 질소함유 가스와 디클로로실레인 가스를 공급하면서 상기 폴리실리콘막상에 질화막을 형성하는 제 5 단계;상기 질화막, 폴리실리콘막 및 산화질화막을 선택적으로 식각하여 삼중 구조의 산화용 마스크를 형성하는 제 6단계; 및상기 산화용 마스크를 이용하여 상기 반도체 기판을 선택적으로 산화시켜 소자분리막을 형성하는 제 7 단계;를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 12 항에 있어서,상기 제 1 단게 내지 제 5 단계는 저압화학기상증착장치에서 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 12 항에 있어서,상기 제 1 단계에서, 상기 제 1 질소함유 가스로는 N2O 가스를 이용하고 상기 실리콘함유 가스로는 SiH4가스를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 12 항에 있어서,상기 제 1 단계에서,상기 산화막은 150∼200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 12 항에 있어서,상기 제 5 단계에서, 상기 제 2 질소함유가스로는 NH3가스를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 12 항에 있어서,상기 질화막은 1000∼2000Å의 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050887A KR100329753B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050887A KR100329753B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052805A KR970052805A (ko) | 1997-07-29 |
| KR100329753B1 true KR100329753B1 (ko) | 2002-11-07 |
Family
ID=37479177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050887A KR100329753B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체소자의소자분리막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329753B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910020809A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 누설전류가 낮은 단일층 질화막의 제조방법 |
| KR910020810A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 2층 질화막 구조를 이용한 고유전박막 제조방법 |
| KR910020811A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 수직 lpcvd법을 이용한 질산화막 실리콘 제조장치 |
| KR920005244A (ko) * | 1990-08-31 | 1992-03-28 | 김광호 | Lpcvd법을 이용한 산화-질화-산화막 연속형성방법 |
-
1995
- 1995-12-16 KR KR1019950050887A patent/KR100329753B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910020809A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 누설전류가 낮은 단일층 질화막의 제조방법 |
| KR910020810A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 2층 질화막 구조를 이용한 고유전박막 제조방법 |
| KR910020811A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 수직 lpcvd법을 이용한 질산화막 실리콘 제조장치 |
| KR920005244A (ko) * | 1990-08-31 | 1992-03-28 | 김광호 | Lpcvd법을 이용한 산화-질화-산화막 연속형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052805A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772643B2 (en) | Methods of fabricating semiconductor device having a metal gate pattern | |
| US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| US20070093013A1 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| KR100274601B1 (ko) | 반도체장치의식각마스크형성방법 | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| KR100329753B1 (ko) | 반도체소자의소자분리막형성방법 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR100245081B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
| KR0132381B1 (ko) | 화학기상증착법에 의한 산화막 형성방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100399972B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR100297103B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| KR100257860B1 (ko) | 반도체 소자의 유전체막 형성 방법 | |
| JPH10256183A (ja) | 半導体装置の製造方法 | |
| KR970006263B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR0171982B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100445058B1 (ko) | 반도체장치의게이트산화막형성방법 | |
| KR100226214B1 (ko) | 반도체소자의게이트 절연막 형성방법 | |
| KR100203297B1 (ko) | 반도체 소자의 마스크막 형성방법 | |
| KR100246471B1 (ko) | 반도체 장치의 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |