KR100203297B1 - 반도체 소자의 마스크막 형성방법 - Google Patents

반도체 소자의 마스크막 형성방법 Download PDF

Info

Publication number
KR100203297B1
KR100203297B1 KR1019950017215A KR19950017215A KR100203297B1 KR 100203297 B1 KR100203297 B1 KR 100203297B1 KR 1019950017215 A KR1019950017215 A KR 1019950017215A KR 19950017215 A KR19950017215 A KR 19950017215A KR 100203297 B1 KR100203297 B1 KR 100203297B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
gas
low pressure
Prior art date
Application number
KR1019950017215A
Other languages
English (en)
Other versions
KR970003797A (ko
Inventor
박인옥
박태윤
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017215A priority Critical patent/KR100203297B1/ko
Publication of KR970003797A publication Critical patent/KR970003797A/ko
Application granted granted Critical
Publication of KR100203297B1 publication Critical patent/KR100203297B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에 있어서 선택적 산화를 위한 마스크 막을 형성할 때, 저압 화학 기상 증착 방식으로 도일한 장비에서 연속으로 산화막과 질화막을 형성하여 제품의 특성을 향상시키기 위한 반도체 소자의 마스크 막 형성 방법에 관한 것이다.
이와같은 본 발명의 반도체 소자의 마스크 막 형성방법은 저압 화학 기상 증착 장비에서 반도체 기판을 장착한 튜브 내를 저압과 소정온도를 유지시킨 상태에서 N2O와 디클로로실렌 개스를 튜브내로 공급하여 산화막을 형성하는 과정과, 두 개스중 N2O 개스의 공급을 중단하고 대신 NH3의 개스를 반응튜브 내로 공급하여 산화막 상에 질화막을 형성하는 과정으로 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 마스크 막 형성방법
첨부한 도면은 종래 및 본 발명의 마스크 막 형성방법을 설명하기 위한 필드 산화막 제조공정도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 산화물층
3 : 질화물층 4 : 필드 산화막
본 발명은 반도체 이중 절연막 형성방법에 관한 것으로, 특히 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에서 선택적 산화를 위한 마스크 막을 형성함에 있어서, 저압 화학 기상 증착 방식을 동일한 장비에서 연속으로 산화막과 질화막을 형성하여 제품의 특성을 향상시키기 위한 반도체 소자의 마스크 막 형성 방법에 관한 것이다.
반도체 소자의 제조공정에서 소자의 소자간의 전기적 절연을 위해 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에서 필드 지역에만 선택적으로 산화막을 형성하기 위해서 소자가 위치하는 활성 영역에 산화 방지용 마스크 막을 형성하는 종래의 방법은 다음과 같다.
먼저, 900℃ 이상의 고온의 확산로에서 O2와 H2개스로 열산화 공정을 진행하여 실리콘 기판을 열산화시켜 표면에 얇은 산화막을 150Å∼200Å 정도 형성한다. 이 얇은 산화막은 후 속의 고온의 필드 산화공정에서 실리콘 질화막의 응력(STRESS)이 실리콘 기판에 미치어 결정 결함이 형성되는 것을 방지하기 위해 적용되는 응력완화용 막으로 필드 산화 공정 후에 제거된다.
상기 공정으로 실리콘 기판의 표면에 얇은 산화막을 형성 한 후에 웨이퍼를 저압 화학 기상 증착(LPCVD : Low Pressure Chemical Vapour Deposition) 장비로 옮겨 NH3개스와 디클로로실렌(DICHLOROSILANE : 이하 DCS로 표기) 개스를 이용하여 실리콘 질화막을 1000Å∼2000Å 정도 형성한다.
상기 공정의 후소공정으로 소자의 활성 영역과 필드 영역을 포토 마스크 공정과 식각 공정을 통해 구분한 후 필드 산화 공정을 진행한다.
이때, 활성 영역에 남아 있는 실리콘 질화막이 산화 방지용 마스크로 적용되어 필드 지역에만 선택적으로 산화가 이루어진다.
이러한 종래의 마스크 막 형성방법에서는 실리콘 질화막의 응력이 실리콘 기판에 미치는 손상을 방지하기 위하여 질화막 아래에 산화막을 성장 시킬 때 900℃ 이상의 고온의 열산화 방식을 적용하므로서 기판의 실리콘 소모가 기판 내부의 불순물 분포 특성을 변화시키면서 제품의 특성을 나쁘게 하는 문제점을 존재한다.
또한, 산화막 성장 후에 장비를 옮겨 질화막을 별도로 증착하므로서 외부 공기에 의한 오염을 수반하게 되는 문제점도 존재한다.
따라서, 본 발명의 목적은 반도체 소자의 제조 공정에서 소자와 소자간의 전기적 절연을 위해 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에서 선택적 산화를 위한 마스크 막을 형성함에 있어서, 저압 화학 기상 증착 방식으로 동일한 장비에서 연속으로 산화막과 질화막을 형성하여 제품의 특성을 향상시킬 수 있는 필드 산화막 마스크 제조방법을 제공하기 위한 것이다. 이와같은 본 발명의 반도체 소자의 마스크 막 형성방법은 저압 화학기상 증측 장비에서 반도체 기판을 장착한 튜브 내를 저압과 소정온도를 유지시킨 상태에서 N2O와 디클로로실렌 개스를 튜브내로 공급하여 산화막을 형성하는 과정과, 두 개스중 N2O 개스의 공급을 중단하고 대신 NH3의 개스를 반응튜브 내로 공급하여 산화막 상에 질화막을 형성하는 과정으로 이루어지는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발면의 실시예를 설명한다.
[실시예 1]
반도체 소자의 제조 공정에서 소자와 소자간의 전기적 절연을 위해 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에서 필드 지역에만 선택적으로 산화막을 형성하기 위해서 소자가 위치하는 활성 영역에 산화 방지용 마스크막을 형성하는 방법을 첨부한 도면을 참조하여 설명하면 다음과 같다.
먼저, 저압 화학 기상 증착 장비에 반도체 기판(1)을 넣은 후 튜브내를 200 mTorr ∼ 700 mTorr 정도의 저압의 상태로 만들고 온도를 800 ∼ 850℃종도로 유지하여 N2O 개스와 DCS개스를 이용하여 산화막(2)을 형성시킨다. 상기 과정후 N2O 개스의 공급을 중단하고 연속으로 NH3개스와 DCS 개스를 이용하여 실리콘 질화막(3)을 상기 산화막(2) 위에 증착시킨다. 상기 과정후, 해당 두께의 질화막(3) 증착이 완료되면 NH3개스와 DCS개스의 공급을 중단하고 튜브 내부를 대기압 상태로 만들어 웨이퍼를 꺼낸다. 상기 과정후, 후속으로 소자의 활성 영역과 필드 영역을 포토 마스크 공정과 식각 공정을 통하여 구분한 후 필드 산화 공정을 진행한다. 이때, 활성 영역에 남아 있는 실리콘 질화막이 산화 방지용 마스크로 적용되어 필드 지역에만 선택적으로 산화가 이루어진다.
[실시예 2]
본 발명의 다른 실시예로서 선택적 산화를 위한 마스크 막의 형성 방법은 위에 언급한 소자와 소자간의 전기적 절연을 위하여 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정 이외에 CMOS 형성을 위한 트윈 웰 형성에 있어서 웰 산화막 형성에도 적용이 가능하며 그 구체적인 방법은 다음과 같다.
먼저, 저압 화학 기상 증착 장비에서 N2O 와 DCS 개스를 이용하여 산화막을 얇게 증학한 후 연속으로 동일한 장비에서 NH3와 DCS 개스를 이용하여 실리콘 질화막을 산화막 위에 증착한다.
상기 공정후, 포토 마스크와 식각 공정을 통하여 소자의 N-웰(WELL)과 P-웰(WELL) 지역을 구분하여 P-웰 지역에만 질화막을 남긴 후 N-웰 지역에 인(Phosphorous)을 이온 주입한다. 웰 산화를 진행하여 N-웰 지역에만 두꺼운 산화막을 형성하는데, 이 때, P-웰 지역은 질화막이 산화를 방지하게 된다. P-웰 지역의 질화막을 제거한 후 붕소를 이욘 주입한다.
이 때, N-웰 지역에 형성된 두꺼운 웰 산화막은 붕소 이온이 N-웰 지역에 주입되는 것을 막아준다.
상기 공정후 고온의 확산 공정을 진행하여 주입된 인과 붕소 이온을 기판 내부로 깊이 침투시키므로서 N-웰과 P-웰 지역을 분리하여 형성시킨다.
이상에서 설명한 바와 같이 반도체 소자의 제조공정에서 소자와 소자간의 절연을 위해 필드 지역에 두꺼운 산화막을 형성하는 필드 산화공정에서 활성 영역에 산화 방지용 마스크를 형성함에 있어서, 저압 화학 기상 증착 방식으로 N2O와 DCS 개스를 이용하여 산화막을 증착한 후 연속으로 동일한 장비에서 NH3와 DCS 개스를 이용하여 실리콘 질화막을 증착하는 방법의 효과는 다음과 같다.
첫째, 약 800 ∼ 850℃ 정도의 비교적 저온에서 N2O 와 DCS 개스를 이용하여 산화막을 증착하므로써 기판의 실리콘 소모가 전혀 없으며, 기판 내부의 불순물 분포 특성이 변하지 않으므로서 제품의 특성이 향상된다.
둘째, 산화막 증착과 동일한 장비에서 연속으로 NH3와 DCS 개스를 이용하여 실리콘 질화막을 증착하므로서 웨이퍼의 오염을 방지할 수 있고, 이에 따라 제품의 수율 향상이 가능하다.
세째, 동일한 장비에서 연속으로 산화막과 질화막을 증착하므로서 설비의 감소와 생산성 향상이 가능하다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 저압 화학 기상 증착 장비에서 반도체 기판을 장착한 튜브 내를 저압과 소정온도를 유지시킨 상태에서 N2O와 디클로로실렌 개스를 상기 튜브내로 공급하여 산화막을 형성하는 과정과, 상기 두 개스중 N2O 개스의 공급을 중단하고 대신 NH3의 개스를 반응 튜브 내로 공급하여 상기 산화막 상에 질화막을 형성하는 과정으로 이루어 지는 것을 특징으로 하는 반도체 소자의 마스크 막 형성방법
  2. 제1항에 있어서, 상기 저압 화학 기상 증착 장비의 내부기압은 200 ∼ 700 mTorr 범위인 것을 특징으로 하는 반도체 소자의 마스크 막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 저압 화학 기상 장비의 온도는 800 ∼ 850℃ 범위인 것을 특징으로 하는 반도체 소자의 마스크 막 형성방법
KR1019950017215A 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법 KR100203297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Publications (2)

Publication Number Publication Date
KR970003797A KR970003797A (ko) 1997-01-29
KR100203297B1 true KR100203297B1 (ko) 1999-06-15

Family

ID=19418124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Country Status (1)

Country Link
KR (1) KR100203297B1 (ko)

Also Published As

Publication number Publication date
KR970003797A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
KR20020013197A (ko) 반도체소자의 선택적 에피택시얼 성장 방법
US5879970A (en) Process of growing polycrystalline silicon-germanium alloy having large silicon content
US5527718A (en) Process for removing impurities from polycide electrode and insulating film using heat
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
US6417058B1 (en) SiGe/poly for low resistance extrinsic base npn transistor
KR100203297B1 (ko) 반도체 소자의 마스크막 형성방법
JPH03173420A (ja) 半導体内壁に対する不純物の注入方法
EP0193298A2 (en) Method for the formation of epitaxial layers for integrated circuits
JPH0766139A (ja) 化学気相成長装置
JP4154471B2 (ja) 半導体装置の製造方法
KR0171982B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPS617622A (ja) 半導体装置の製造方法
KR100705189B1 (ko) 반도체 소자의 박막 형성 방법
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JPH04123424A (ja) シリコン系薄膜の成膜方法
KR0167239B1 (ko) 반도체 소자의 격리막 제조방법
JP3319450B2 (ja) 半導体薄膜の作成方法
KR970006263B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH07116609B2 (ja) 化学気相成長装置
KR100444611B1 (ko) 반도체 소자의 제조 방법
KR100372650B1 (ko) 반도체소자의폴리실리콘형성방법
KR100326258B1 (ko) 반도체소자의불순물도핑방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee