KR970003797A - 반도체 소자의 마스크 막 형성방법 - Google Patents

반도체 소자의 마스크 막 형성방법 Download PDF

Info

Publication number
KR970003797A
KR970003797A KR1019950017215A KR19950017215A KR970003797A KR 970003797 A KR970003797 A KR 970003797A KR 1019950017215 A KR1019950017215 A KR 1019950017215A KR 19950017215 A KR19950017215 A KR 19950017215A KR 970003797 A KR970003797 A KR 970003797A
Authority
KR
South Korea
Prior art keywords
gas
forming
oxide film
low pressure
film
Prior art date
Application number
KR1019950017215A
Other languages
English (en)
Other versions
KR100203297B1 (ko
Inventor
박인옥
박태윤
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017215A priority Critical patent/KR100203297B1/ko
Publication of KR970003797A publication Critical patent/KR970003797A/ko
Application granted granted Critical
Publication of KR100203297B1 publication Critical patent/KR100203297B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 필드 지역에 두꺼운 산화막을 형성하는 필드 산화 공정에 있어서 선택적 산화를 위한 마스크 막을 형성할 때, 저압 화학 기상 증착 방식으로 도일한 장비에서 연속으로 산화막과 질화막을 형성하여 제품의 특성을 향상시키기위한 반도체 소자의 마스크 막 형성 방법에 관한 것이다.
이와같은 본 발명의 반도체 소자의 마스크 막 형성방법은 저압 화학 기상 증착 장비에서 반도체 기판을 장착한 튜브 내를저압과 소정온도를 유지시킨 상태에서 N2O와 디클로로실렌 개스를 튜브내로 공급하여 산화막을 형성하는 과정과, 두 개스중 N2O 개스의 공급을 중단하고 대신 NH3의 개스를 반응튜브 내로 공급하여 산화막 상에 질화막을 형성하는 과정으로 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 마스크 막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부한 도면은 종래 및 본 발명의 마스크 막 형성방법을 설명하기 위한 필드 산화막 제조공정도.

Claims (3)

  1. 저압 화학 기상 증착 장비에서 반도체 기판을 장착한 튜브 내를 저압과 소정온도를 유지시킨 상태에서 N2O와 디클로로실렌 개스를 상기 튜브내로 공급하여 산화막을 형성하는 과정과, 상기 두 개스중 N2O 개스의 공급을 중단하고대신 NH3의 개스를 반응 튜브 내로 공급하여 상기 산화막 상에 질화막을 형성하는 과정으로 이루어 지는 것을 특징으로하는 반도체 소자의 마스크 막 형성방법.
  2. 제1항에 있어서, 상기 저압 화학 기상 증착 장비의 내부기압은 200~700 mTorr 범위인 것을 특징으로 하는 반도체 소자의 마스크 막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 저압 화학 기상 장비의 온도는 800~850℃ 범위인 것을 특징으로 하는반도체 소자의 마스크 막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017215A 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법 KR100203297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Publications (2)

Publication Number Publication Date
KR970003797A true KR970003797A (ko) 1997-01-29
KR100203297B1 KR100203297B1 (ko) 1999-06-15

Family

ID=19418124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017215A KR100203297B1 (ko) 1995-06-23 1995-06-23 반도체 소자의 마스크막 형성방법

Country Status (1)

Country Link
KR (1) KR100203297B1 (ko)

Also Published As

Publication number Publication date
KR100203297B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970703443A (ko) 집적 회로의 저온 플라즈마-증착 방법(Low temperature plasma-enhanced formation of integrated circuits)
KR930005134A (ko) 증착된 반도체상에 형성된 개선된 유전체
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR960034487A (ko) 질화티탄박막의 제작방법
KR920008876A (ko) Cvd실리콘 산화질화막의 제조방법
KR970003797A (ko) 반도체 소자의 마스크 막 형성방법
KR980005385A (ko) 반도체 제조용 화학기상증착장치
KR940016690A (ko) 반도체장치의 콘택플러그 형성방법
KR970052805A (ko) 선택적 산화를 위한 베리어층 형성 방법
KR970048923A (ko) 반도체 소자의 선택적 산화 마스크 제조 방법
KR970053365A (ko) 반도체 소자의 필드 산화막 형성방법
KR970052791A (ko) 반도체 소자의 필드 산화막 형성 방법
KR940021758A (ko) 텅스텐 박막의 증착 방법
KR930003242A (ko) Mos 트랜지스터 및 그 제조방법
KR970052915A (ko) 반도체 소자의 질화 산화막 형성방법
KR970077162A (ko) 웨이퍼상의 폴리실리콘층 형성방법
KR970052218A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970077323A (ko) 강유전체 메모리 장치의 절연막 형성 방법
KR950027911A (ko) 반도체 소자의 게이트 산화막 형성방법
KR970052220A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR940007989A (ko) 반도체장치의 콘택플러그 형성방법
KR970052107A (ko) 반도체 장치의 제조 방법
KR970054153A (ko) 캐패시터의 유전체 형성방법
KR970052904A (ko) 비피에스지막 형성방법
KR970018703A (ko) 반도체장치의 다결정실리콘막의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee