JPS6136380B2 - - Google Patents

Info

Publication number
JPS6136380B2
JPS6136380B2 JP12362778A JP12362778A JPS6136380B2 JP S6136380 B2 JPS6136380 B2 JP S6136380B2 JP 12362778 A JP12362778 A JP 12362778A JP 12362778 A JP12362778 A JP 12362778A JP S6136380 B2 JPS6136380 B2 JP S6136380B2
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor substrate
sio
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12362778A
Other languages
English (en)
Other versions
JPS5550635A (en
Inventor
Hisao Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12362778A priority Critical patent/JPS5550635A/ja
Publication of JPS5550635A publication Critical patent/JPS5550635A/ja
Publication of JPS6136380B2 publication Critical patent/JPS6136380B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 シリコン集積回路の絶縁分離領域を形成するの
に、Si3N4膜をマスクとして、シリコン結晶を部
分的に酸化する方法が一般に行なわれている。こ
の方法を実施するに際して、Si3N4膜を直接シリ
コン結晶に被着し、高温で酸化すると、シリコン
結晶に転位等の欠陥が導入される。そのため、
Si3N4膜の下に薄い酸化膜をしいて、酸化を行な
い欠陥を防止することが行なわれる。この時、こ
の酸化膜を通つて膜方向にも酸化が進み(通常バ
ード・ビークと呼ばれる)絶縁分離領域が広が
る。このことは、集積回路装置を高密度化する上
で大きな障害となることはいうまでもない。
本発明の目的は、上記の従来の半導体装置製造
方法の欠点をなくし、集積度の高い集積回路装置
を作ることにある。
以下、本発明を図面にしたがつて詳細に説明す
る。第1図は、本発明を説明するための工程図で
ある。n+埋込層、エピタキシヤル成長層などを
もつシリコン結晶1の表面を水蒸気を含む酸素中
で1000℃で3分加熱し、500Å厚さの酸化膜2を
形成する。次にホトエツチング技術を用いて、酸
化膜に第1図aに示される様に窓を形成する。こ
の試料をアルゴン0.5/min、メタン5c.c./
min、の混合ガス中で1210℃.10分間炭化する。
SiO2膜2がある部分は炭化されず、第1図bの
様にない部分のみSiC膜3が500Å厚さ形成され
る。
SiC膜は常温では通常の酸、アルカリではエツ
チされないので、このSiC膜をマスクとしてSiO2
膜およびシリコンをエツチする。SiO2膜はフツ
酸を用い、シリコンは40%の水酸化カリウム水溶
液でエツチングし、深さ約0.8μmの穴5を第1
図cの様に形成する。次に、この試料を水蒸気を
含む酸素中で1000℃、16時間酸化する。このと
き、SiC膜3はほとんど酸化されず、穴5による
結晶1の露出部分のみ酸化されてSiO24が生成
し、第1図dに示される構造となる。
以上の工程で素子間の絶縁分離が完成し、この
後、ベース、エミツタ等の拡散を行ない、配線す
れば集積回路ができる。
Si3N4膜の代りにSiC膜を酸化のマスクとして使
用することの利点は以下のとおりである。
(1) SiO2膜をマスクとして、SiC膜を部分的に形
成できるので、エツチする必要がない。
(2) Si3N4膜と比較してSiC膜は酸化速度が遅く、
厚い膜を形成する必要がなく、シリコン結晶に
ストレスがかからず、欠陥が発生しない。
(3) 500Å位の薄い膜の場合、単結晶のSiC膜が
形成され、ほとんどストレスはシリコン結晶に
かからず、Si3N4膜の場合の様に下にSiO2膜を
しく必要がなく、直接シリコン上に被着でき
る。したがつて、バード・ビークがなく、絶縁
分離領域を狭くすることができ、集積度を高く
することができる。
なお、SiC膜はベース、エミツタ拡散の時の
マスクとしても使用できる。
【図面の簡単な説明】
第1図は本発明を説明するための工程図であ
る。 2……酸化シリコン膜、3……炭化シリコン
膜、4……酸化シリコン。

Claims (1)

  1. 【特許請求の範囲】 1 下記工程を含む半導体装置の製造方法。 (1) 半導体基板表面の所望部分上に酸化シリコン
    膜を被着する工程。 (2) 上記半導体基板の露出された部分上に炭化シ
    リコン膜を被着する工程。 (3) 上記炭化シリコン膜をマスクにして上記酸化
    シリコン膜を除去し、露出された上記半導体基
    板をエツチして穴を形成する工程。 (4) 上記穴によつて露出された部分の上記半導体
    基板を酸化する工程。
JP12362778A 1978-10-09 1978-10-09 Preparation of semiconductor device Granted JPS5550635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12362778A JPS5550635A (en) 1978-10-09 1978-10-09 Preparation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12362778A JPS5550635A (en) 1978-10-09 1978-10-09 Preparation of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5550635A JPS5550635A (en) 1980-04-12
JPS6136380B2 true JPS6136380B2 (ja) 1986-08-18

Family

ID=14865260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12362778A Granted JPS5550635A (en) 1978-10-09 1978-10-09 Preparation of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5550635A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162351A (ja) * 1987-12-19 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
KR100388458B1 (ko) * 1999-12-24 2003-06-25 주식회사 하이닉스반도체 트렌치 소자분리 공정을 사용하는 반도체 소자 제조방법

Also Published As

Publication number Publication date
JPS5550635A (en) 1980-04-12

Similar Documents

Publication Publication Date Title
US4810668A (en) Semiconductor device element-isolation by oxidation of polysilicon in trench
US4631219A (en) Growth of bird's beak free semi-rox
JPS6136380B2 (ja)
JPH06232247A (ja) 絶縁層上に隔離された半導体層を製造する方法
JPS6136381B2 (ja)
JPS618944A (ja) 半導体装置およびその製造方法
JP2596605B2 (ja) Soi基板の製造方法
GB2200794A (en) Semiconductor device manufacture
JPH0684938A (ja) 半導体装置の製造方法
JPS59107534A (ja) 半導体装置の製造方法
JPH079930B2 (ja) 半導体装置の製造方法
JPS6231492B2 (ja)
JP2533141B2 (ja) 半導体装置の製造方法
JPS6141136B2 (ja)
JPH0831469B2 (ja) バイポーラ半導体装置の製造方法
KR890004878B1 (ko) 산화물 분리방법
JPH049371B2 (ja)
JPS6339103B2 (ja)
JPS598349A (ja) 半導体装置の製造方法
JPS6118348B2 (ja)
JPH0399421A (ja) Soi構造の形成方法
JPS63182820A (ja) 半導体基板のエツチング方法
JPH065586A (ja) 薄膜半導体基板の製法
JPH05343395A (ja) 半導体装置の製造方法
JPS62299045A (ja) 半導体装置の製造方法