JPS62299045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62299045A JPS62299045A JP14207686A JP14207686A JPS62299045A JP S62299045 A JPS62299045 A JP S62299045A JP 14207686 A JP14207686 A JP 14207686A JP 14207686 A JP14207686 A JP 14207686A JP S62299045 A JPS62299045 A JP S62299045A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- film
- oxide film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、半導体の製造方法、詳しくは、能動素子間分
離領域の形成方法に関するものである。
離領域の形成方法に関するものである。
従来の技術
半導体集積回路装置の高密度高集積化に伴い、能動素子
量分ｉｉＩ！領域の形成技術が重要になる。従来、能動
素子間の分離技術のひとつとして第６図に示すような構
成がある。１はシリコン基板、２は能動素子領域、３は
能動素子領域を分離する熱酸化膜、４は耐酸化薄膜であ
る。
量分ｉｉＩ！領域の形成技術が重要になる。従来、能動
素子間の分離技術のひとつとして第６図に示すような構
成がある。１はシリコン基板、２は能動素子領域、３は
能動素子領域を分離する熱酸化膜、４は耐酸化薄膜であ
る。
以上のように構成された能動素子間の分離領域の形成方
法は、シリコン基板１の上の能動素子領域２に耐酸化薄
膜、たとえば、窒化シリコン膜４を形成し、次に、酸化
性雰囲気中で熱処理（以下熱酸化と言う）を行うことに
より、能動素子領域２以外の領域に選択的に酸化シリコ
ン膜３を形成し、能動素子領域を分離するものであった
。
法は、シリコン基板１の上の能動素子領域２に耐酸化薄
膜、たとえば、窒化シリコン膜４を形成し、次に、酸化
性雰囲気中で熱処理（以下熱酸化と言う）を行うことに
より、能動素子領域２以外の領域に選択的に酸化シリコ
ン膜３を形成し、能動素子領域を分離するものであった
。
発明が解決しようとする問題点
しかしながら、上記の従来の構成では、能動素子領域の
下の部分はシリコン基板と継がっており、電気的に絶縁
されていないため、シリコン基板との間に寄生容量が存
在し、リーク電流ら流れるため能動素子高周波特性が悪
化する。また、能動素子領域がシリコン基板と継がって
いるため、シリコン基板から伸びる空乏層が能動素子の
耐圧低下になるという問題点を有していた。
下の部分はシリコン基板と継がっており、電気的に絶縁
されていないため、シリコン基板との間に寄生容量が存
在し、リーク電流ら流れるため能動素子高周波特性が悪
化する。また、能動素子領域がシリコン基板と継がって
いるため、シリコン基板から伸びる空乏層が能動素子の
耐圧低下になるという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、能動素
子領域を絶縁膜によってシリコン基板から電気的に完全
に分離することを目的とする。
子領域を絶縁膜によってシリコン基板から電気的に完全
に分離することを目的とする。
問題点を解決するための手段
本発明は、半導体基板上に多結晶層または非晶質層を形
成し、その上に単結晶を成長させ、次に、前記多結晶層
または非晶質層を酸化することにより、前記単結晶を前
記半導体基板から電気的に分離する工程をそなえた半導
体装置の製造方法である。
成し、その上に単結晶を成長させ、次に、前記多結晶層
または非晶質層を酸化することにより、前記単結晶を前
記半導体基板から電気的に分離する工程をそなえた半導
体装置の製造方法である。
作用
この構成によって、多結晶の急速な酸化性を利用し、能
動素子を形成するための単結晶領域が半導体基板から電
気的に分離され、半導体基板との間の寄生容量がなくな
り、半導体基板から伸びる空乏層もなくなるので、高周
波特性の優れた、しかも耐圧の高い能動素子を製造する
ことができる。
動素子を形成するための単結晶領域が半導体基板から電
気的に分離され、半導体基板との間の寄生容量がなくな
り、半導体基板から伸びる空乏層もなくなるので、高周
波特性の優れた、しかも耐圧の高い能動素子を製造する
ことができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。第１図は本発明の一実施例によって実現された半
導体集積回路用基体の断面図であり、第１図において、
１１はシリコン基板、２１は能動素子領域、３１はシリ
コン基板の熱酸化により形成された熱酸化膜、５１は多
結晶シリコンの熱酸化により形成された酸化膜、６１は
多結晶シリコン部のみから選択的に成長させた単結晶シ
リコンである。
する。第１図は本発明の一実施例によって実現された半
導体集積回路用基体の断面図であり、第１図において、
１１はシリコン基板、２１は能動素子領域、３１はシリ
コン基板の熱酸化により形成された熱酸化膜、５１は多
結晶シリコンの熱酸化により形成された酸化膜、６１は
多結晶シリコン部のみから選択的に成長させた単結晶シ
リコンである。
以下、第２図〜第５図の工程順断面図を用いてその製造
方法を詳細に説明する。
方法を詳細に説明する。
まず、第２図のように、シリコン基板に周知の方法で厚
い熱酸化膜３１を形成し、次に能動素子領域２１のパタ
ーニングを行う。次に、第３図のように、多結晶シリコ
ン膜７１を化学的気相成長法（ＣＶＤ法）または真空蒸
着法によって全面に形成し、後に酸化するときに酸化し
やすいように周知の方法で多結晶シリコン膜にボロンを
拡散させる。次に、図示しないが、フォトレジストを厚
く塗り平坦化してから、全面のドライエツチングにより
熱酸化膜３１が露出するまで、レジスト及び多結晶シリ
コンを基板全面にわたり均一にしてエツチングし、フォ
トレジストを取り除く。次に、低ｔＨ（９５０°付近）
で、選択的にエピタキシャル成長させると、第４図のよ
うに、多結晶シリコン７１上にのみ単結晶シリコン６１
が成長する。
い熱酸化膜３１を形成し、次に能動素子領域２１のパタ
ーニングを行う。次に、第３図のように、多結晶シリコ
ン膜７１を化学的気相成長法（ＣＶＤ法）または真空蒸
着法によって全面に形成し、後に酸化するときに酸化し
やすいように周知の方法で多結晶シリコン膜にボロンを
拡散させる。次に、図示しないが、フォトレジストを厚
く塗り平坦化してから、全面のドライエツチングにより
熱酸化膜３１が露出するまで、レジスト及び多結晶シリ
コンを基板全面にわたり均一にしてエツチングし、フォ
トレジストを取り除く。次に、低ｔＨ（９５０°付近）
で、選択的にエピタキシャル成長させると、第４図のよ
うに、多結晶シリコン７１上にのみ単結晶シリコン６１
が成長する。
次に熱酸化してやると、多結晶シリコン７１が単結晶シ
リコン６１に比べて、約１００倍も酸化速度が早いため
、第５図のように、多結晶シリコンが全て酸化膜５１と
なる。
リコン６１に比べて、約１００倍も酸化速度が早いため
、第５図のように、多結晶シリコンが全て酸化膜５１と
なる。
次に、単結晶シリコン６１上の酸化膜８１の厚みの分だ
けエツチングすると、第１図のような単結晶が酸１ヒ膜
で完全に分離された構造となる。この単結晶部分は能動
素子を形成するのに有用である。
けエツチングすると、第１図のような単結晶が酸１ヒ膜
で完全に分離された構造となる。この単結晶部分は能動
素子を形成するのに有用である。
なお、本実施例での多結晶シリコンは非晶質シリコンで
も良い。また本実施例で多結晶シリコンを熱酸化する前
に能動素子領域にのみ窒化シリコン膜を形成し、しかる
後に熱酸化してやっても良い。
も良い。また本実施例で多結晶シリコンを熱酸化する前
に能動素子領域にのみ窒化シリコン膜を形成し、しかる
後に熱酸化してやっても良い。
発明の効果
以上のように本発明によれば能動素子領域を完全に酸化
膜で半導体基板から電気的に分離した構造となり、半導
体基板からの影響を全く受けない。そのため高周波特性
も良く、耐圧も高（できる。また、多結晶シリコン上に
単結晶シリコンを成長させるため、通常の半導体製造設
備で容易に形成でき、量産性に優れている。
膜で半導体基板から電気的に分離した構造となり、半導
体基板からの影響を全く受けない。そのため高周波特性
も良く、耐圧も高（できる。また、多結晶シリコン上に
単結晶シリコンを成長させるため、通常の半導体製造設
備で容易に形成でき、量産性に優れている。
第１図は本発明の一実施例によって実現された半導体集
積回路装置の素子間分離の断面図、第２図ないし第５図
は本発明の一実施例の工程順断面図、第６図は従来例で
用いられる半導体装置用基体の断面図である。 １・・・・・・シリコン基板、２・・・・・・能動素子
領域、３・・・・・・熱酸化膜、４・・・・・・耐酸化
薄膜、１１・・・・・・シリコン基板、２１・・・・・
・能動素子領域、３１・・・・・・熱酸化膜、５１・・
・多結晶シリコンを酸化して形成した酸化膜、６１・・
・・・・単結晶シリコン、７１・・・・・・多結晶シリ
コン、８１・・・・・・単結晶上にできた熱酸化膜。
積回路装置の素子間分離の断面図、第２図ないし第５図
は本発明の一実施例の工程順断面図、第６図は従来例で
用いられる半導体装置用基体の断面図である。 １・・・・・・シリコン基板、２・・・・・・能動素子
領域、３・・・・・・熱酸化膜、４・・・・・・耐酸化
薄膜、１１・・・・・・シリコン基板、２１・・・・・
・能動素子領域、３１・・・・・・熱酸化膜、５１・・
・多結晶シリコンを酸化して形成した酸化膜、６１・・
・・・・単結晶シリコン、７１・・・・・・多結晶シリ
コン、８１・・・・・・単結晶上にできた熱酸化膜。
Claims (2)
- （１）半導体基板上に多結晶層または非晶質層を形成し
、その上に単結晶を成長させ、次に、前記多結晶層また
は非晶質層を酸化することにより、前記単結晶を前記半
導体基板から電気的に分離する工程をそなえた半導体装
置の製造方法。 - （２）多結晶層または非晶質層に、不純物を導入する工
程を含むことを特徴とする特許請求の範囲第（１）項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207686A JPS62299045A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207686A JPS62299045A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62299045A true JPS62299045A (ja) | 1987-12-26 |
Family
ID=15306873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14207686A Pending JPS62299045A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62299045A (ja) |
-
1986
- 1986-06-18 JP JP14207686A patent/JPS62299045A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199384A (en) | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands | |
| JPH0590397A (ja) | シリコン・オン・インシユレータ構造体の製造方法 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| JPS62570B2 (ja) | ||
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| KR890003146B1 (ko) | 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| JPS62299045A (ja) | 半導体装置の製造方法 | |
| JPH01187941A (ja) | 半導体装置の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| KR890004878B1 (ko) | 산화물 분리방법 | |
| JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| KR100226483B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100268901B1 (ko) | 반도체소자의격리영역형성방법 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPS6154256B2 (ja) | ||
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS6136380B2 (ja) | ||
| JPH06196635A (ja) | 半導体装置およびその製造方法 | |
| JPH08139181A (ja) | Ｓｏｉ構造とその製造方法 | |
| JPH0328070B2 (ja) |