JPS58130555A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58130555A
JPS58130555A JP1438483A JP1438483A JPS58130555A JP S58130555 A JPS58130555 A JP S58130555A JP 1438483 A JP1438483 A JP 1438483A JP 1438483 A JP1438483 A JP 1438483A JP S58130555 A JPS58130555 A JP S58130555A
Authority
JP
Japan
Prior art keywords
film
layer
sio2
poly
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1438483A
Other languages
English (en)
Other versions
JPS6346579B2 (ja
Inventor
Hiroshi Shiba
宏 柴
Kunio Aomura
青村 国男
Toru Kobayashi
徹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP1438483A priority Critical patent/JPS58130555A/ja
Publication of JPS58130555A publication Critical patent/JPS58130555A/ja
Publication of JPS6346579B2 publication Critical patent/JPS6346579B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置にかかり、とくに信頼度が高くかつ
高集程度の半導体集積回路装置に関する。
従来より単結晶シリコン層に能動素子領域を設は多結晶
シリコンからなる抵抗素子を設けた半導体装置は提案さ
れている。しかしながら従来波°術のこの装置は能動素
子領域の一部のPN接合が多結晶シリプン層内に形成さ
れているためにリケージ電流郷の不安定要素が多い、又
、抵抗素子も多結晶シリコン層内に形成されたPN接合
によって区画されているのでやはり不安定要素が多い。
一方抵抗素子のみを考えれば1選択酸化によるシリコン
酸化物によって囲まれた多結晶シリコンからなる該素子
は提案されている。しかしながらこの素子は配線層の一
部として用いたものであるから所定の抵抗値を得ること
はむづかしい。さらに能動素子を形成した後に形成する
ものであるから所定の抵抗値を得るための製造が複雑の
ものとなる。
本発明はかかる従来技術の欠点を除去した実用性の高い
半導体装置を提供することである。
本発明の特徴は、半導体基板上に設けられた一導電型の
単結晶シリコン層と該単結晶シリコン層に隣′Ial>
かつ皺半導体基板上に設けられた抵抗領域とを有し、該
単結晶シリコン層内に位置する耐接合によって区画され
た逆導電屋の能動素子領域が該単結晶シリコン層に設け
られ、骸抵抗領域には多結晶シリコンからなる抵抗素子
を有し、該抵抗素子は教生導体基板の一生面を覆う絶縁
物被膜上に設けられた多結晶シリコン薄膜を選択的に酸
化するととKより形成されたシリコン酸化物によって囲
まれかつ、該シリコン酸化物中に埋設されている半導体
装置にある。
次に本発明の実施例を第1図により説明する。
P型シリコン基板1の主面にN型埋込層2を設け、エピ
タキシャル成長法により厚さ15声mのN型エピタキシ
ャル層3を形成し、その表面に厚さ約1000λの二酸
化ケイ素膜4を形成し、抵抗領域40 の二酸化ケイ素
膜を残し、他の領域の二酸化ケイ素膜を除去する(第1
図A)e 次に、エピタキシャル層30籐出面および二酸化ケイ素
膜4の表面にエピタキシャル成長法で厚さ2pmのN型
シリコンを成長させ、エピタキシャル層3の、上に単結
晶シリコン層5を、二酸化ケイ素膜4の上に多結晶シリ
;ン層6を形成した後。
単結晶シリコン層5および多結晶シリコン層6の上に厚
さ約4000人の二酸化ケイ素族7を形成する(第1図
B)。
次に、抵抗およびトランジスタの能動素子領域の一つで
あるベースを形成すべき領域の酸化膜7を選択除去し、
Pli不純物例えばホウ素を拡散してP型多結晶シリプ
ン層8およびP型ベース領域9を形成する(第1図C)
次に、気相成長法により全表面に厚さ約1000Ant
化シリコン膜10 を設け、多結晶シリコン層6の抵抗
を形成する領域の周囲をエツチングにより開口した後、
スチーム酸化により多結晶シリ;ン層の開口領域を二酸
化ケイ素膜4に達するまで酸化する。この酸化時にベー
ス領域9の再拡散も同時に行なわれる。なお窒化ケイ素
膜は所望領域以外の酸化が進行するのを防ぐために行な
うものである。この酸化により抵抗領域40 内の抵抗
素子31はたがいに二酸化ケイ素により完全に絶縁分離
されろ(第1図D)。
次に、窒化ケイ素膜10を除去し、二酸化ケイ素膜で嘗
出部を榎い9通常の選択拡散によりNilのエイνり領
域32を形成した後、再び二酸化ケイ素膜で露出部を覆
う。電極取出し領域を開口し。
アルミニウムを蒸着1選択除去して電極33を形成する
。以上の製造方法により抵抗とトランジスタが二酸化ケ
イ素により完全に絶縁分離された半導体!!に&回路を
得る(第1図E)。
第1図に示した実施例ではP型ベース領域形成のための
不純物拡散と抵抗領域の拡散とを同時に行なったが、抵
抗素子は必ずしもpHである必要はないので、拡散は必
ずしも必要ではない。また絶縁分離のために二酸化ケイ
素膜4を形成したが。
二酸化ケイ素以外に窒化ケイ素その他の絶縁物を使用し
てもよい。
【図面の簡単な説明】
第1図は本発明の実施例を示す工程断面図である。 尚、し1において、1はシリコン基板、2は埋込層、3
はエピタキシャル層、41’lは二酸化ケイ素膜、5は
単結晶シリコン層、6は多結晶シリーン層、9はベース
領域、1Gは窒化シリ;ン膜。 31は抵抗素子、32は工建νり領域、33は電極、4
0は抵抗領域である。 \           IQ           
  (J−269−

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けられた一導電型の単結晶シリコン層
    と、#単結晶シリコン層に隣接しかつ該半導体基板上に
    設けられた抵抗領域とを有し、該単結晶シリコン層内に
    位置するPN接合によって区画された逆導電型の能動素
    子領域が該単結晶シリコン層に設けられ、該抵抗領域に
    は多結晶シリコンからなる抵抗素子を有し、誼抵抗素子
    は該半導体基板の一主面を覆う絶縁物被膜上に設けられ
    た多結晶クリコン薄膜を選択的に酸化することにより形
    成されたシリコン酸化物によって囲まれかつ、該シリコ
    ン酸化物中に埋設されていることを特徴とする半導体装
    置。
JP1438483A 1983-01-31 1983-01-31 半導体装置 Granted JPS58130555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1438483A JPS58130555A (ja) 1983-01-31 1983-01-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1438483A JPS58130555A (ja) 1983-01-31 1983-01-31 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11583075A Division JPS5240082A (en) 1975-09-25 1975-09-25 Resistor element and process for production of same

Publications (2)

Publication Number Publication Date
JPS58130555A true JPS58130555A (ja) 1983-08-04
JPS6346579B2 JPS6346579B2 (ja) 1988-09-16

Family

ID=11859553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1438483A Granted JPS58130555A (ja) 1983-01-31 1983-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS58130555A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198765A (ja) * 1984-03-22 1985-10-08 Toshiba Corp 複合半導体装置
JPH03106675U (ja) * 1990-02-19 1991-11-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198765A (ja) * 1984-03-22 1985-10-08 Toshiba Corp 複合半導体装置
JPH03106675U (ja) * 1990-02-19 1991-11-05

Also Published As

Publication number Publication date
JPS6346579B2 (ja) 1988-09-16

Similar Documents

Publication Publication Date Title
JP2679639B2 (ja) 半導体装置及びその製造方法
JPS6159853A (ja) シリコン結晶体構造
JPH04266047A (ja) 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置
JPS6159852A (ja) 半導体装置の製造方法
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
US5192706A (en) Method for semiconductor isolation
JPS59130465A (ja) Mis半導体装置の製造方法
JPS58130555A (ja) 半導体装置
JPS6359538B2 (ja)
JPS60136327A (ja) 半導体装置の製造方法
JPH04112532A (ja) 半導体集積回路の製造方法
JPS58159348A (ja) 半導体装置の分離方法
JPH0234179B2 (ja)
JPS6196748A (ja) 誘電体分離基板及びその製造方法
JPS584813B2 (ja) メサガタハンドウタイソウチノセイホウ
JPH05211230A (ja) 半導体装置の製造方法
JPH05160138A (ja) 半導体装置の製造方法
JPS639150A (ja) 半導体装置の製造方法
JPS6239538B2 (ja)
JPH02338A (ja) 半導体集積回路装置の製造法
JPS6030150A (ja) 半導体装置の製造方法
JPS61208844A (ja) 半導体装置の製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPH0235465B2 (ja)
JPH038105B2 (ja)