JPS6346579B2 - - Google Patents
Info
- Publication number
- JPS6346579B2 JPS6346579B2 JP1438483A JP1438483A JPS6346579B2 JP S6346579 B2 JPS6346579 B2 JP S6346579B2 JP 1438483 A JP1438483 A JP 1438483A JP 1438483 A JP1438483 A JP 1438483A JP S6346579 B2 JPS6346579 B2 JP S6346579B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- single crystal
- layer
- crystal silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、とくに信頼度が
高くかつ高集程度の半導体集積回路装置に関す
る。従来より単結晶シリコン層に能動素子領域を
設け多結晶シリコンからなる抵抗素子を設けた半
導体装置は提案されている。しかしながら従来技
術のこの装置は能動素子領域の一部のPN接合が
多結晶シリコン層内に形成されているためにリケ
ージ電流等の不安定要素が多い。又、抵抗素子も
多結晶シリコン層内に形成されたPN接合によつ
て区画されているのでやはり不安定要素が多い。
一方抵抗素子のみを考えれば、選択酸化によるシ
リコン酸化物によつて囲まれた多結晶シリコンか
らなる該素子は提案されている。しかしながらこ
の素子は配線層の一部として用いたものであるか
ら所定の抵抗値を得ることはむづかしい。さらに
能動素子を形成した後に形成するものであるから
所定の抵抗値を得るための製造が複雑なものとな
る。本発明はかかる従来技術の欠点を除去した実
用性の高い半導体装置を提供することである。
高くかつ高集程度の半導体集積回路装置に関す
る。従来より単結晶シリコン層に能動素子領域を
設け多結晶シリコンからなる抵抗素子を設けた半
導体装置は提案されている。しかしながら従来技
術のこの装置は能動素子領域の一部のPN接合が
多結晶シリコン層内に形成されているためにリケ
ージ電流等の不安定要素が多い。又、抵抗素子も
多結晶シリコン層内に形成されたPN接合によつ
て区画されているのでやはり不安定要素が多い。
一方抵抗素子のみを考えれば、選択酸化によるシ
リコン酸化物によつて囲まれた多結晶シリコンか
らなる該素子は提案されている。しかしながらこ
の素子は配線層の一部として用いたものであるか
ら所定の抵抗値を得ることはむづかしい。さらに
能動素子を形成した後に形成するものであるから
所定の抵抗値を得るための製造が複雑なものとな
る。本発明はかかる従来技術の欠点を除去した実
用性の高い半導体装置を提供することである。
本発明の特徴は、半導体基板上に設けられた一
導電型の単結晶シリコン層と該単結晶シリコン層
に隣接しかつ該半導体基板上に設けられた抵抗領
域とを有し、該単結晶シリコン層内に位置する
PN接合によつて区画された逆導電型の能動素子
領域が該単結晶シリコン層に設けられ、該抵抗素
子には多結晶シリコンからなる抵抗素子を有し、
該抵抗素子は該半導体基板の一主面を覆う絶縁物
被膜上に設けられた多結晶シリコン薄膜を選択的
に酸化することにより形成されたシリコン酸化物
によつて囲まれかつ、該シリコン酸化物中に埋設
されている半導体装置にある。
導電型の単結晶シリコン層と該単結晶シリコン層
に隣接しかつ該半導体基板上に設けられた抵抗領
域とを有し、該単結晶シリコン層内に位置する
PN接合によつて区画された逆導電型の能動素子
領域が該単結晶シリコン層に設けられ、該抵抗素
子には多結晶シリコンからなる抵抗素子を有し、
該抵抗素子は該半導体基板の一主面を覆う絶縁物
被膜上に設けられた多結晶シリコン薄膜を選択的
に酸化することにより形成されたシリコン酸化物
によつて囲まれかつ、該シリコン酸化物中に埋設
されている半導体装置にある。
次に本発明の実施例を第１図により説明する。
Ｐ型シリコン基板１の主面にＮ型埋込層２を設
け、エピタキシヤル成長法により厚さ15μmのＮ
型エピタキシヤル層３を形成し、その表面に厚さ
約1000Åの二酸化ケイ素膜４を形成し、抵抗領域
４０の二酸化ケイ素膜を残し、他の領域の二酸化
ケイ素膜を除去する（第１図Ａ）。
け、エピタキシヤル成長法により厚さ15μmのＮ
型エピタキシヤル層３を形成し、その表面に厚さ
約1000Åの二酸化ケイ素膜４を形成し、抵抗領域
４０の二酸化ケイ素膜を残し、他の領域の二酸化
ケイ素膜を除去する（第１図Ａ）。
次に、エピタキシヤル層３の露出面および二酸
化ケイ素膜４の表面にエピタキシヤル成長法で厚
さ2μmのＮ型シリコンを成長させ、エピタキシヤ
ル層３の上に単結晶シリコン層５を、二酸化ケイ
素膜４の上に多結晶シリコン層６を形成した後、
単結晶シリコン層５および多結晶シリコン層６の
上に厚さ約4000Åの二酸化ケイ素膜７を形成する
（第１図Ｂ）。
化ケイ素膜４の表面にエピタキシヤル成長法で厚
さ2μmのＮ型シリコンを成長させ、エピタキシヤ
ル層３の上に単結晶シリコン層５を、二酸化ケイ
素膜４の上に多結晶シリコン層６を形成した後、
単結晶シリコン層５および多結晶シリコン層６の
上に厚さ約4000Åの二酸化ケイ素膜７を形成する
（第１図Ｂ）。
次に、抵抗およびトランジスタの能動素子領域
の一つであるベースを形成すべき領域の酸化膜７
を選択除去し、Ｐ型不純物例えばホウ素を拡散し
てＰ型多結晶シリコン層８およびＰ型ベース領域
９を形成する（第１図Ｃ）。
の一つであるベースを形成すべき領域の酸化膜７
を選択除去し、Ｐ型不純物例えばホウ素を拡散し
てＰ型多結晶シリコン層８およびＰ型ベース領域
９を形成する（第１図Ｃ）。
次に、気相成長法により全表面に厚さ約1000Å
窒化シリコン膜１０を設け、多結晶シリコン層６
の抵抗を形成する領域の周囲をエツチングにより
開口した後、スチーム酸化により多結晶シリコン
層の開口領域を二酸化ケイ素膜４に達するまで酸
化する。この酸化時にベース領域９の再拡散も同
時に行なわれる。なお窒化ケイ素膜は所望領域以
外の酸化が進行するのを防ぐために行なうもので
ある。この酸化により抵抗領域４０内の抵抗素子
３１はたがいに二酸化ケイ素により完全に絶縁分
離される（第１図Ｄ）。
窒化シリコン膜１０を設け、多結晶シリコン層６
の抵抗を形成する領域の周囲をエツチングにより
開口した後、スチーム酸化により多結晶シリコン
層の開口領域を二酸化ケイ素膜４に達するまで酸
化する。この酸化時にベース領域９の再拡散も同
時に行なわれる。なお窒化ケイ素膜は所望領域以
外の酸化が進行するのを防ぐために行なうもので
ある。この酸化により抵抗領域４０内の抵抗素子
３１はたがいに二酸化ケイ素により完全に絶縁分
離される（第１図Ｄ）。
次に、窒化ケイ素膜１０を除去し、二酸化ケイ
素膜で露出部を覆い、通常の選択拡散によりＮ型
のエミツタ領域３２を形成した後、再び二酸化ケ
イ素膜で露出部を覆う。電極取出し領域を開口
し、アルミニウムを蒸着、選択除去して電極３３
を形成する。以上の製造方法により抵抗とトラン
ジスタが二酸化ケイ素により完全に絶縁分離され
た半導体集積回路を得る（第１図Ｅ）。
素膜で露出部を覆い、通常の選択拡散によりＮ型
のエミツタ領域３２を形成した後、再び二酸化ケ
イ素膜で露出部を覆う。電極取出し領域を開口
し、アルミニウムを蒸着、選択除去して電極３３
を形成する。以上の製造方法により抵抗とトラン
ジスタが二酸化ケイ素により完全に絶縁分離され
た半導体集積回路を得る（第１図Ｅ）。
第１図に示した実施例ではＰ型ベース領域形成
のための不純物拡散と抵抗領域の拡散とを同時に
行なつたが、抵抗素子は必ずしもＰ型である必要
はないので、拡散は必ずしも必要ではない。また
絶縁分離のために二酸化ケイ素膜４を形成した
が、二酸化ケイ素以外に窒化ケイ素その他の絶縁
物を使用してもよい。
のための不純物拡散と抵抗領域の拡散とを同時に
行なつたが、抵抗素子は必ずしもＰ型である必要
はないので、拡散は必ずしも必要ではない。また
絶縁分離のために二酸化ケイ素膜４を形成した
が、二酸化ケイ素以外に窒化ケイ素その他の絶縁
物を使用してもよい。
第１図は本発明の実施例を示す工程断面図であ
る。 尚、図において、１はシリコン基板、２は埋込
層、３はエピタキシヤル層、４，７は二酸化ケイ
素膜、５は単結晶シリコン層、６は多結晶シリコ
ン層、９はベース領域、１０は窒化シリコン膜、
３１は抵抗素子、３２はエミツタ領域、３３は電
極、４０は抵抗領域である。
る。 尚、図において、１はシリコン基板、２は埋込
層、３はエピタキシヤル層、４，７は二酸化ケイ
素膜、５は単結晶シリコン層、６は多結晶シリコ
ン層、９はベース領域、１０は窒化シリコン膜、
３１は抵抗素子、３２はエミツタ領域、３３は電
極、４０は抵抗領域である。
Claims (1)
- １ 半導体基板上に設けられた一導電型の単結晶
シリコン層と、該単結晶シリコン層に隣接しかつ
該半導体基板上に設けられた抵抗領域とを有し、
該単結晶シリコン層内に位置するPN接合によつ
て区画された逆導電型の能動素子領域が該単結晶
シリコン層に設けられ、該抵抗領域には多結晶シ
リコンからなる抵抗素子を有し、該抵抗素子は該
半導体基板の一主面を覆う絶縁物被膜上に設けら
れた多結晶シリコン薄膜を選択的に酸化すること
により形成されたシリコン酸化物によつて囲まれ
かつ、該シリコン酸化物中に埋設されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438483A JPS58130555A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438483A JPS58130555A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11583075A Division JPS5240082A (en) | 1975-09-25 | 1975-09-25 | Resistor element and process for production of same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130555A JPS58130555A (ja) | 1983-08-04 |
| JPS6346579B2 true JPS6346579B2 (ja) | 1988-09-16 |
Family
ID=11859553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1438483A Granted JPS58130555A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130555A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198765A (ja) * | 1984-03-22 | 1985-10-08 | Toshiba Corp | 複合半導体装置 |
| JP2523457Y2 (ja) * | 1990-02-19 | 1997-01-22 | 日産自動車株式会社 | 防水型電気コネクタ |
-
1983
- 1983-01-31 JP JP1438483A patent/JPS58130555A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130555A (ja) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS6256670B2 (ja) | ||
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPS6346579B2 (ja) | ||
| JPS6359538B2 (ja) | ||
| JPS60136327A (ja) | 半導体装置の製造方法 | |
| JPH0234179B2 (ja) | ||
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPS6252949B2 (ja) | ||
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPS6331938B2 (ja) | ||
| JPS6239538B2 (ja) | ||
| JPH0157506B2 (ja) | ||
| JPH04280423A (ja) | 半導体装置の製造方法 |