JPS63308377A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS63308377A JPS63308377A JP14425787A JP14425787A JPS63308377A JP S63308377 A JPS63308377 A JP S63308377A JP 14425787 A JP14425787 A JP 14425787A JP 14425787 A JP14425787 A JP 14425787A JP S63308377 A JPS63308377 A JP S63308377A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductivity type
- semiconductor layer
- opposite conductivity
- oxidizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000013078 crystal Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 9
- 239000005360 phosphosilicate glass Substances 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段
作用
実施例
本発明の方法の一実施例の
工程断面図（第１図）
本発明の方法の他の実施例の
工程断面図（第２図）
発明の効果
〔概 要〕
絶縁膜の第１の開孔内に表出する単結晶半導体基体上に
反対導電型単結晶半導体層よりなるベース層を形成し、
サイドエツチング手段により前記第１の開孔にセルファ
ラインして第１の開孔内のベース層上に形成された非酸
化性膜パターンをマスクにしてベース層上に選択酸化膜
を形成し、上記非酸化性膜パターンを除去した選択酸化
膜の第２の開孔から不純物を導入しベース領域の中央部
に周縁部から離間した一導電型エミッタ領域を形成する
方法で、ベース領域周辺部にベース領域と一体に形成さ
れる反対導電型多結晶半導体ベース引出し電極と−４電
型エミッタ領域間の電流リークを防止する。
反対導電型単結晶半導体層よりなるベース層を形成し、
サイドエツチング手段により前記第１の開孔にセルファ
ラインして第１の開孔内のベース層上に形成された非酸
化性膜パターンをマスクにしてベース層上に選択酸化膜
を形成し、上記非酸化性膜パターンを除去した選択酸化
膜の第２の開孔から不純物を導入しベース領域の中央部
に周縁部から離間した一導電型エミッタ領域を形成する
方法で、ベース領域周辺部にベース領域と一体に形成さ
れる反対導電型多結晶半導体ベース引出し電極と−４電
型エミッタ領域間の電流リークを防止する。
本発明はバイポーラトランジスタ及びその製造方法に係
り、特に各能動領域を絶縁膜の開孔内にセルファライン
形成することにより素子面積が縮小されるバイポーラト
ランジスタの製造方法の改良に関するものである。
り、特に各能動領域を絶縁膜の開孔内にセルファライン
形成することにより素子面積が縮小されるバイポーラト
ランジスタの製造方法の改良に関するものである。
近時バイポーラＩＣの高集積化を図るために、選択エピ
タキシャル成長技術を用い、コレクタ層上の絶縁膜の開
孔内に該開孔を基準にしてセルファライン的にベース領
域及びエミッタ領域を形成して素子面積を縮小した縦型
のバイポーラトランジスタが提供されている。
タキシャル成長技術を用い、コレクタ層上の絶縁膜の開
孔内に該開孔を基準にしてセルファライン的にベース領
域及びエミッタ領域を形成して素子面積を縮小した縦型
のバイポーラトランジスタが提供されている。
そして更に上記ＩＣの高速化を図るために、該バイポー
ラトランジスタの高周波特性の向上が要望されている。
ラトランジスタの高周波特性の向上が要望されている。
上記セルファライン構造の縦型バイポーラトランジスタ
は、従来第３図（ａ）〜（Ｃ）に示す製造工程によって
形成されていた。
は、従来第３図（ａ）〜（Ｃ）に示す製造工程によって
形成されていた。
第３図（ａｌ参照
即ち、例えばＮＰＮ ｌ−ランジスタの製造方法により
ｐ型シリコン（Ｓｉ）基板１、ｎ°型埋設置ｉ２、ｎ型
エピタキシャル５ｉＪｉｉ３、ｐ゛型素子間分離領域４
を有する被処理基板を形成した後、該基板上に熱酸化に
よりフィールド酸化膜５を形成し、該フィールド酸化膜
５にｎ型エピタキシャルＳｉ層３の上面を選択的に表出
する第１の開孔６を形成する。
ｐ型シリコン（Ｓｉ）基板１、ｎ°型埋設置ｉ２、ｎ型
エピタキシャル５ｉＪｉｉ３、ｐ゛型素子間分離領域４
を有する被処理基板を形成した後、該基板上に熱酸化に
よりフィールド酸化膜５を形成し、該フィールド酸化膜
５にｎ型エピタキシャルＳｉ層３の上面を選択的に表出
する第１の開孔６を形成する。
次いで選択エピタキシャル成長法により該基板上に厚さ
３０００人程度０ｐ型のシリコン（Ｓｉ）層７を形成す
る。このｐ型５ｉｌｉ７は、ｎ型エピタキシャルＳｉ層
３表出面上でベース領域として用いられるｐ型車結晶Ｓ
ｉ層７Ａとなり、フィールド酸化膜５上でｐ型多結晶Ｓ
ｔ層７Ｂとなる。
３０００人程度０ｐ型のシリコン（Ｓｉ）層７を形成す
る。このｐ型５ｉｌｉ７は、ｎ型エピタキシャルＳｉ層
３表出面上でベース領域として用いられるｐ型車結晶Ｓ
ｉ層７Ａとなり、フィールド酸化膜５上でｐ型多結晶Ｓ
ｔ層７Ｂとなる。
第３図（ｂｌ参照
次いで上記ｐ型Ｓｉ層７上に熱酸化で薄い二酸化シリコ
ン（Ｓｉｎｇ）膜５１を形成し、次いでその上に窒化シ
リコン（ＳｉＪ＊）膜５２を形成し、通常の平面エツチ
ング手段により第１の開孔６の側面及び底面上のｐ型Ｓ
ｉ層７の表面上のみにＳｉｎｇ膜５１及びＳｉ３Ｎ４膜
５２を残留せしめる。
ン（Ｓｉｎｇ）膜５１を形成し、次いでその上に窒化シ
リコン（ＳｉＪ＊）膜５２を形成し、通常の平面エツチ
ング手段により第１の開孔６の側面及び底面上のｐ型Ｓ
ｉ層７の表面上のみにＳｉｎｇ膜５１及びＳｉ３Ｎ４膜
５２を残留せしめる。
そして該Ｓｉｎ、膜５１及び５ｉＪｎ膜５２をマスクに
しｐ型名結晶Ｓｉ層７Ｂに選択的に硼素（Ｂ゛）を高濃
度にイオン注入し、該ｐ型多結晶Ｓｔ層７Ｂを低抵抗を
有しベース引出し領域として用いられるｐ゛型多結晶Ｓ
り層１０７Ｂとする。
しｐ型名結晶Ｓｉ層７Ｂに選択的に硼素（Ｂ゛）を高濃
度にイオン注入し、該ｐ型多結晶Ｓｔ層７Ｂを低抵抗を
有しベース引出し領域として用いられるｐ゛型多結晶Ｓ
り層１０７Ｂとする。
第３図（Ｃ）参照
次いで、Ｓｉ３Ｎ、膜５２をマスクにして選択酸化を行
ってｐ１型多結晶Ｓｉ層１０７Ｂの表面に厚さ１０００
〜２０００人程度の層間絶縁用ＳｉＯ□膜１１を形成し
、次いで５ｉ３Ｎ４Ｊ１５！５２及びそのＦ部のＳ ｉ
Ｏ２ＩＩり５１を除去し、これによって形成された層
間絶縁用５ｉｎ２膜１１の開孔（第２の開孔）１２上に
ｎ゛型多結晶Ｓｉパターン１３を形成し、該ｎ０型多結
晶Ｓｉパターン１３から固相拡散によりｎ型不純物を導
入して該ｐ型車結晶Ｓｔ層７Ａよりなるベース層内にｒ
ｉ“型のエミッタ領域１４を形成する。この際、同時に
ｐ゛型多結晶Ｓり層１０７Ｂからのｐ型不純物の固相拡
散により、ｐ゛梨型外ベース領域２０が形成される。
ってｐ１型多結晶Ｓｉ層１０７Ｂの表面に厚さ１０００
〜２０００人程度の層間絶縁用ＳｉＯ□膜１１を形成し
、次いで５ｉ３Ｎ４Ｊ１５！５２及びそのＦ部のＳ ｉ
Ｏ２ＩＩり５１を除去し、これによって形成された層
間絶縁用５ｉｎ２膜１１の開孔（第２の開孔）１２上に
ｎ゛型多結晶Ｓｉパターン１３を形成し、該ｎ０型多結
晶Ｓｉパターン１３から固相拡散によりｎ型不純物を導
入して該ｐ型車結晶Ｓｔ層７Ａよりなるベース層内にｒ
ｉ“型のエミッタ領域１４を形成する。この際、同時に
ｐ゛型多結晶Ｓり層１０７Ｂからのｐ型不純物の固相拡
散により、ｐ゛梨型外ベース領域２０が形成される。
このようにセルファライン構造の縦型バイポーラトラン
ジスタにおいては、例えばｐ型のベース層を構成するｐ
型車結晶Ｓｉ層７Ａと一体にフィールド酸化膜５上に成
長せしめられたｐ型名結晶Ｓｉ層７Ｂをｐ゛型多結晶Ｓ
ｉ層１０７Ｂに変えて低抵抗化し、この該ｐ゛型多結晶
Ｓｔ層１０７Ｂをｐ゛型のベース引出し電極として用い
ることによって動作抵抗の減少が図られるが、上記従来
方法においては、エミッタ形成用の不純物が導入される
第２の開孔１２の側面とｐ゛型多結晶Ｓり層１０７Ｂか
らなるｐ゛型ベース引出し電極との距離（ｄｌ）が、ｐ
゛型多結晶Ｓｉ層１０７１’（の表面を酸化して形成さ
れた層間絶縁膜１１の厚さく２０００人程度人程ほぼ相
当した非常に近い距離になる。
ジスタにおいては、例えばｐ型のベース層を構成するｐ
型車結晶Ｓｉ層７Ａと一体にフィールド酸化膜５上に成
長せしめられたｐ型名結晶Ｓｉ層７Ｂをｐ゛型多結晶Ｓ
ｉ層１０７Ｂに変えて低抵抗化し、この該ｐ゛型多結晶
Ｓｔ層１０７Ｂをｐ゛型のベース引出し電極として用い
ることによって動作抵抗の減少が図られるが、上記従来
方法においては、エミッタ形成用の不純物が導入される
第２の開孔１２の側面とｐ゛型多結晶Ｓり層１０７Ｂか
らなるｐ゛型ベース引出し電極との距離（ｄｌ）が、ｐ
゛型多結晶Ｓｉ層１０７１’（の表面を酸化して形成さ
れた層間絶縁膜１１の厚さく２０００人程度人程ほぼ相
当した非常に近い距離になる。
そのため、第２の開孔１２上のｎ０型多結晶Ｓｔパター
ン１３から該開孔１２に整合してｎ型不純物を固相拡散
して形成されるｎ°型エミッタ領域１４の端部２１が、
ベース領域周辺部のベース引出し電極を構成するｐ°型
多結晶Ｓり層（１０７Ｂ）或いは該ｐ゛型多結晶Ｓｉ層
（１０７Ｂ）からの固相拡散によって形成されたｐ０型
外部ベース領域２０に直に接することがあり、これによ
ってエミッターベース間のリーク電流を生じてトランジ
スタの性能が損なわれるという問題があった。
ン１３から該開孔１２に整合してｎ型不純物を固相拡散
して形成されるｎ°型エミッタ領域１４の端部２１が、
ベース領域周辺部のベース引出し電極を構成するｐ°型
多結晶Ｓり層（１０７Ｂ）或いは該ｐ゛型多結晶Ｓｉ層
（１０７Ｂ）からの固相拡散によって形成されたｐ０型
外部ベース領域２０に直に接することがあり、これによ
ってエミッターベース間のリーク電流を生じてトランジ
スタの性能が損なわれるという問題があった。
本発明が解決しようとする問題点は、上記のように従来
の製造方法によるセルファライン構造の縦型バイポーラ
トランジスタにおいて生じていたエミッターベース間リ
ークによる性能劣化の問題である。。
の製造方法によるセルファライン構造の縦型バイポーラ
トランジスタにおいて生じていたエミッターベース間リ
ークによる性能劣化の問題である。。
上記問題点は、一導電型半導体基体上に形成した絶縁膜
に第１の開孔を形成する工程と、該第１の開孔内に表出
する該半導体基体上に反対導電型単結晶半導体層を形成
し、且つ同時に該第１の開孔の側面を含む該絶縁膜上に
該反対導電型単結晶半導体層と一体の反対導電型多結晶
半導体層を形成する工程と、該第１の開孔内に表出する
反対導電型単結晶半導体層及び多結晶半導体層上に選択
的に、第１の非酸化性膜と該第１の非酸化性膜とエツチ
ングの選択性を有する第２の非酸化性膜が順次積層され
てなるマスク膜を形成する工程と、該第２、第１の非酸
化性膜をマスクにして表出する該反対導電型多結晶半導
体層に選択的に反対導電型不純物導入する工程と、該第
２の非酸化性膜をマスクにして該第１の非酸化性膜をサ
イドエツチングする工程と、該サイドエツチングされた
第１の非酸化性膜をマスクにして該反対導電型単結晶半
導体層及び反対導電型多結晶半導体層の表面を選択酸化
する工程と、該第１の非酸化性膜を除去して該選択酸化
膜に第２の開孔を形成する工程と、該第２の開孔から選
択的に不純物を導入して該反対導電型単結晶半導体層の
一部に選択的に一導電型領域を形成する工程とを有する
本発明によるバイポーラトランジスタの製造方法、及び
一導電型半導体基体上に形成した絶縁膜に第１の開花を
形成する工程と、該第１の開孔内に表出する該半導体基
体上に反対導電型単結晶半導体層を形成し、且つ同時に
該第１の開孔の側面を含む該絶縁膜上に該反対導電型単
結晶半導体層と一体の反対導電型多結晶半導体層を形成
する工程と、該第１の開孔内に表出する反対導電型単結
晶半導体層及び多結晶半導体層上に選択的に、該単結晶
半導体層とヘテロ接合を有する一導電型領域シリコン膜
と酸化シリコン系膜が順次積層されてなるマスク膜を形
成する工程と、該酸化シリコン系膜をマスクにして表出
する該反対導電型多結晶半導体層に選択的に反対導電型
不純物導入する工程と、該酸化シリコン系膜をマスクに
して該一導電型炭化シリコン膜をサイドエツチングする
工程と、該サイドエツチングされた一導電型領域シリコ
ン膜をマスクにして該反対導電型単結晶半導体層及び反
対導電型多結晶半導体層の表面を選択酸化する工程と、
該酸化シリコン系膜を除去した後該一導電型炭化シリコ
ン膜上にエミッタ電極を形成する工程とを有する本発明
によるバイポーラトランジスタの製造方法によって解決
される。
に第１の開孔を形成する工程と、該第１の開孔内に表出
する該半導体基体上に反対導電型単結晶半導体層を形成
し、且つ同時に該第１の開孔の側面を含む該絶縁膜上に
該反対導電型単結晶半導体層と一体の反対導電型多結晶
半導体層を形成する工程と、該第１の開孔内に表出する
反対導電型単結晶半導体層及び多結晶半導体層上に選択
的に、第１の非酸化性膜と該第１の非酸化性膜とエツチ
ングの選択性を有する第２の非酸化性膜が順次積層され
てなるマスク膜を形成する工程と、該第２、第１の非酸
化性膜をマスクにして表出する該反対導電型多結晶半導
体層に選択的に反対導電型不純物導入する工程と、該第
２の非酸化性膜をマスクにして該第１の非酸化性膜をサ
イドエツチングする工程と、該サイドエツチングされた
第１の非酸化性膜をマスクにして該反対導電型単結晶半
導体層及び反対導電型多結晶半導体層の表面を選択酸化
する工程と、該第１の非酸化性膜を除去して該選択酸化
膜に第２の開孔を形成する工程と、該第２の開孔から選
択的に不純物を導入して該反対導電型単結晶半導体層の
一部に選択的に一導電型領域を形成する工程とを有する
本発明によるバイポーラトランジスタの製造方法、及び
一導電型半導体基体上に形成した絶縁膜に第１の開花を
形成する工程と、該第１の開孔内に表出する該半導体基
体上に反対導電型単結晶半導体層を形成し、且つ同時に
該第１の開孔の側面を含む該絶縁膜上に該反対導電型単
結晶半導体層と一体の反対導電型多結晶半導体層を形成
する工程と、該第１の開孔内に表出する反対導電型単結
晶半導体層及び多結晶半導体層上に選択的に、該単結晶
半導体層とヘテロ接合を有する一導電型領域シリコン膜
と酸化シリコン系膜が順次積層されてなるマスク膜を形
成する工程と、該酸化シリコン系膜をマスクにして表出
する該反対導電型多結晶半導体層に選択的に反対導電型
不純物導入する工程と、該酸化シリコン系膜をマスクに
して該一導電型炭化シリコン膜をサイドエツチングする
工程と、該サイドエツチングされた一導電型領域シリコ
ン膜をマスクにして該反対導電型単結晶半導体層及び反
対導電型多結晶半導体層の表面を選択酸化する工程と、
該酸化シリコン系膜を除去した後該一導電型炭化シリコ
ン膜上にエミッタ電極を形成する工程とを有する本発明
によるバイポーラトランジスタの製造方法によって解決
される。
即ち本発明の方法においては選択エピタキシャル成長手
段等により、絶縁膜に形成された第１の開孔内に表出す
る一導電型Ｓｉ基体上に反対導電型単結晶Ｓｉ層を第１
の開孔の側面を含む絶縁膜上に反対導電型多結晶Ｓｉ層
をそれぞれセルファライン的に形成する。
段等により、絶縁膜に形成された第１の開孔内に表出す
る一導電型Ｓｉ基体上に反対導電型単結晶Ｓｉ層を第１
の開孔の側面を含む絶縁膜上に反対導電型多結晶Ｓｉ層
をそれぞれセルファライン的に形成する。
次いで上記第１の開孔内に該開孔の側面にセルファライ
ンで互にエツチングの選択性を有する２層の非酸化性膜
パターンを形成し、次いで上層の非酸化性膜パターンを
マスクにして下層の非酸化性ＤＪ膜パターンサイドエツ
チングすることにより、第１の開孔内に該開孔の側面に
所要の距離を隔ててセルファラインする下層の非酸化性
膜パターンを形成する。
ンで互にエツチングの選択性を有する２層の非酸化性膜
パターンを形成し、次いで上層の非酸化性膜パターンを
マスクにして下層の非酸化性ＤＪ膜パターンサイドエツ
チングすることにより、第１の開孔内に該開孔の側面に
所要の距離を隔ててセルファラインする下層の非酸化性
膜パターンを形成する。
次いで上記下層の非酸化性膜パターンをマスクにして選
択酸化を行うことによって該下層の非酸化性膜パターン
と前記開孔側面との間を所要の幅を有する選択酸化膜に
よって隔離した後、上記下層の非酸化性膜パターンを除
去して形成した第１の開孔の側面に上記選択酸化膜を介
してセルファラインする第２の開孔から不純物を導入し
て一導電型エミッタ領域を形成する。
択酸化を行うことによって該下層の非酸化性膜パターン
と前記開孔側面との間を所要の幅を有する選択酸化膜に
よって隔離した後、上記下層の非酸化性膜パターンを除
去して形成した第１の開孔の側面に上記選択酸化膜を介
してセルファラインする第２の開孔から不純物を導入し
て一導電型エミッタ領域を形成する。
この方法によると第１の開孔の側面とエミッタ領域の端
部とは、上記選択酸化膜によって所要の間隔に保たれる
ので、セルファライン的に第１の開孔の側面部に形成さ
れる多結晶Ｓｉよりなるペース引出し電極と上記エミッ
タ領域とが直に接することがなくなり、エミッターベー
ス間リークによる素子性能の劣化は防止される。
部とは、上記選択酸化膜によって所要の間隔に保たれる
ので、セルファライン的に第１の開孔の側面部に形成さ
れる多結晶Ｓｉよりなるペース引出し電極と上記エミッ
タ領域とが直に接することがなくなり、エミッターベー
ス間リークによる素子性能の劣化は防止される。
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜（８）は本発明の方法の一実施例の工程
断面図、第２図は（ａ）〜（Ｃ）は本発明の方法の他の
実施例の工程断面図である。
断面図、第２図は（ａ）〜（Ｃ）は本発明の方法の他の
実施例の工程断面図である。
全図を通じ同一対象物は同一符合で示す。
第１図（ａ）参照
本発明に係る第１の方法によりセルファライン構造の縦
型バイポーラトランジスタを形成するに際しては、従来
同様にｐ型Ｓｔ基板１、ｎ゛゛埋設層２、コレクタ領域
となるｎ型エピタキシャルＳｔ層３、ｐ゛型型素子骨分
離領域４有する被処理基板上に熱酸化によりフィールド
酸化膜５を形成し、該フィールド酸化膜５にｎ型エピタ
キシャルＳｉ層３の上面を表出する第１の開孔６を形成
した後、例えば選択エピタキシャル成長法により上記基
板上にＩＱ１７ｃｍ−”程度の不純物濃度を有する厚さ
３０００人程度０ｐ型Ｓｔ層７を形成する。このｐ型Ｓ
ｉ層７は第１の開孔６内に表出するｎ型エピタキシャル
Ｓｔ層３上でｐ型車結晶Ｓｔ層７Ａになりフィールド酸
化膜５上でｐ型多結晶Ｓｉ層７Ｂとなる。
型バイポーラトランジスタを形成するに際しては、従来
同様にｐ型Ｓｔ基板１、ｎ゛゛埋設層２、コレクタ領域
となるｎ型エピタキシャルＳｔ層３、ｐ゛型型素子骨分
離領域４有する被処理基板上に熱酸化によりフィールド
酸化膜５を形成し、該フィールド酸化膜５にｎ型エピタ
キシャルＳｉ層３の上面を表出する第１の開孔６を形成
した後、例えば選択エピタキシャル成長法により上記基
板上にＩＱ１７ｃｍ−”程度の不純物濃度を有する厚さ
３０００人程度０ｐ型Ｓｔ層７を形成する。このｐ型Ｓ
ｉ層７は第１の開孔６内に表出するｎ型エピタキシャル
Ｓｔ層３上でｐ型車結晶Ｓｔ層７Ａになりフィールド酸
化膜５上でｐ型多結晶Ｓｉ層７Ｂとなる。
第１図（ｂｌ参照
次いで上記ｐ型Ｓｉ層７上にＣＶＤ法により厚さ５００
人程０の第１の非酸化性膜である５ｊＪｔ Ｈ８を形成
し、次いでＣＶＤ法により該Ｓｉ、Ｎ、膜８上に厚さ２
０００〜３０００人程度の第２の非酸化性膜である燐珪
酸ガラス（ＰＳＧ）膜９を形成し、次いで通常の平面エ
ツチング手段により第１の開孔６の内面番 （底面及び側面）のＳｉ層７の表面部みにＳＩＪ＜膜８
及びＰＳＧ膜９を残留せしめる。
人程０の第１の非酸化性膜である５ｊＪｔ Ｈ８を形成
し、次いでＣＶＤ法により該Ｓｉ、Ｎ、膜８上に厚さ２
０００〜３０００人程度の第２の非酸化性膜である燐珪
酸ガラス（ＰＳＧ）膜９を形成し、次いで通常の平面エ
ツチング手段により第１の開孔６の内面番 （底面及び側面）のＳｉ層７の表面部みにＳＩＪ＜膜８
及びＰＳＧ膜９を残留せしめる。
次いで上記Ｓｉ３Ｎ＋膜８及びＰＳＧ膜９をマスクにし
表出するｐ型多結晶Ｓｉ層７Ｂに硼素（Ｂ゛）を高濃度
にイオン注入しこれらをＩＱ”ｃｍ−”程度の高不純物
濃度を有するｐ゛型多結晶Ｓｉ層１０７Ｂとする。
表出するｐ型多結晶Ｓｉ層７Ｂに硼素（Ｂ゛）を高濃度
にイオン注入しこれらをＩＱ”ｃｍ−”程度の高不純物
濃度を有するｐ゛型多結晶Ｓｉ層１０７Ｂとする。
第１図（Ｃ）参照
次いで熱燐酸処理等により上記５ｉｓＮ＜膜８を選択的
にサイドエツチングする。このサイドエツチングは、第
１の開孔６の大きさが例えば２μｍ口程度の場合、Ｓｉ
Ｊ＊膜８の端部が該開孔６の側面に被着されているｐ゛
型多結晶Ｓｉ層１０７Ｂの上面から０．５μｍ程度中央
側に後退する程度の貴行われる。１０はサイドエツチン
グ部を示す。
にサイドエツチングする。このサイドエツチングは、第
１の開孔６の大きさが例えば２μｍ口程度の場合、Ｓｉ
Ｊ＊膜８の端部が該開孔６の側面に被着されているｐ゛
型多結晶Ｓｉ層１０７Ｂの上面から０．５μｍ程度中央
側に後退する程度の貴行われる。１０はサイドエツチン
グ部を示す。
第１図（ｄ）参照
次いで図示しないが、ｐ＋型多結晶Ｓｔ層１０７Ｂをベ
ース電極となる所定の形状にパターニングしたのち、５
ｔ３Ｎ４膜８をマスクにして選択酸化を行ってｐ型車結
晶Ｓｉ層７Ａ及びｐ゛型多結晶Ｓり層１０７Ｂの表面に
厚さ１０００〜２０００人程度の眉間絶縁用５ｉ（ｈ膜
１１を形成する。
ース電極となる所定の形状にパターニングしたのち、５
ｔ３Ｎ４膜８をマスクにして選択酸化を行ってｐ型車結
晶Ｓｉ層７Ａ及びｐ゛型多結晶Ｓり層１０７Ｂの表面に
厚さ１０００〜２０００人程度の眉間絶縁用５ｉ（ｈ膜
１１を形成する。
次いでＰＳＧ膜９及び５ｉ３Ｎｉ膜８を除去し、これに
よって形成された層間絶縁用ＳｉＯ□膜１１の開孔（第
２の開孔）１２上にｎ゛型多結晶Ｓｔパターン１３を形
成し、ｆ、５ ｎ＋＋多結晶Ｓｉパターン１３から固相
拡散によりｎ型不純物を導入して、該ｐ型車結晶Ｓｉ層
７Ａよりなるベース層内に、ＩＱ”ａｍ−”程度の不純
物濃度を有する深さ例えば５００〜１０００人程度のｎ
゛型のエミッタ領域１４を形成する。この際、ｐ゛型多
結晶Ｓｉ層１０７Ｂからのｐ型不純物の固相拡散により
深さ２０００人程度０ｐ゛型郊外部ベース領域２０形成
される。
よって形成された層間絶縁用ＳｉＯ□膜１１の開孔（第
２の開孔）１２上にｎ゛型多結晶Ｓｔパターン１３を形
成し、ｆ、５ ｎ＋＋多結晶Ｓｉパターン１３から固相
拡散によりｎ型不純物を導入して、該ｐ型車結晶Ｓｉ層
７Ａよりなるベース層内に、ＩＱ”ａｍ−”程度の不純
物濃度を有する深さ例えば５００〜１０００人程度のｎ
゛型のエミッタ領域１４を形成する。この際、ｐ゛型多
結晶Ｓｉ層１０７Ｂからのｐ型不純物の固相拡散により
深さ２０００人程度０ｐ゛型郊外部ベース領域２０形成
される。
なおここで、前記のように第２の開孔１２の側面は第１
の開孔６の側面に被着されているｐ゛型多結晶Ｓり層１
０７Ｂの上面から０．５μｍ程度中央側に後退せしめら
れたＳｉ３Ｎ４膜８の端部に整合して形成されるので、
該第２の開孔１２の縁部と第１の開孔６の側面に被着さ
れているｐ゛型多結晶Ｓｉ層１０７Ｂとの間の距離（ｄ
２）も第２のＳｉＯ□膜１１膜上１てほぼ０．５μｍ程
度隔てられ、また前記ｐ＋型郊外部ベース領域０との距
離（ｄ３）も０．３μｍ程度隔てられる。
の開孔６の側面に被着されているｐ゛型多結晶Ｓり層１
０７Ｂの上面から０．５μｍ程度中央側に後退せしめら
れたＳｉ３Ｎ４膜８の端部に整合して形成されるので、
該第２の開孔１２の縁部と第１の開孔６の側面に被着さ
れているｐ゛型多結晶Ｓｉ層１０７Ｂとの間の距離（ｄ
２）も第２のＳｉＯ□膜１１膜上１てほぼ０．５μｍ程
度隔てられ、また前記ｐ＋型郊外部ベース領域０との距
離（ｄ３）も０．３μｍ程度隔てられる。
従って上記ｎ゛型のエミッタ領域１４の端部が上記ｐ゛
型多結晶Ｓｉ層１０７Ｂよりなるベース引出し電極及び
ｐ゛型郊外部ベース領域２０直に接触することはなく、
エミッターベース間の電流リークは防止される。
型多結晶Ｓｉ層１０７Ｂよりなるベース引出し電極及び
ｐ゛型郊外部ベース領域２０直に接触することはなく、
エミッターベース間の電流リークは防止される。
第１図（ｅ）参照
次いで通常の方法によりＰＳＧ等よりなる層間絶縁膜１
５を形成し、該層間絶縁膜１５に上記ｎ°型多結晶Ｓｔ
パターン１３及びｐ゛型多結晶Ｓｉ層１０７Ｂ等の一部
を個々に表出するコンタクト窓を形成し、該コンタクト
窓上にエミッタ配線１６、ベース配線１７等を形成し本
発明の第１の方法によるセルファライン構造の縦型バイ
ポーラトランジスタが完成する。
５を形成し、該層間絶縁膜１５に上記ｎ°型多結晶Ｓｔ
パターン１３及びｐ゛型多結晶Ｓｉ層１０７Ｂ等の一部
を個々に表出するコンタクト窓を形成し、該コンタクト
窓上にエミッタ配線１６、ベース配線１７等を形成し本
発明の第１の方法によるセルファライン構造の縦型バイ
ポーラトランジスタが完成する。
なお上記実施例においては、ベース層になる単結晶Ｓｔ
層７Ａ及びベース引出し電極となる多結晶Ｓｉ層７Ｂを
選択エピタキシャル成長法で形成したが、これらは化学
気相成長法で形成したアモーファスＳｔ層を通常のレー
ザアニール法等のエネルギー線照射によって再結晶化す
ることによって形成しても差支えない。
層７Ａ及びベース引出し電極となる多結晶Ｓｉ層７Ｂを
選択エピタキシャル成長法で形成したが、これらは化学
気相成長法で形成したアモーファスＳｔ層を通常のレー
ザアニール法等のエネルギー線照射によって再結晶化す
ることによって形成しても差支えない。
また上記実施例に示したＳｉＪ、膜８のＳｉ面に対する
密着性を高めるため、該Ｓｉ、Ｎ、膜８の下部に薄いＳ
ｉ０ｇ膜を介在せしめることもある。
密着性を高めるため、該Ｓｉ、Ｎ、膜８の下部に薄いＳ
ｉ０ｇ膜を介在せしめることもある。
更にまた、上記実施例の工程は、第１の非酸化性膜にＳ
ｉｎ、等の酸化Ｓｉ系の膜を用い、第２の非酸化性膜に
Ｓｔ 、Ｎ、膜を用いても同様に実施することができる
。
ｉｎ、等の酸化Ｓｉ系の膜を用い、第２の非酸化性膜に
Ｓｔ 、Ｎ、膜を用いても同様に実施することができる
。
また本発明の第２の方法は下記実施例に示すような工程
により実施される。
により実施される。
第２図（ａ）参照
即ち上記第１の実施例と同様な上程を経て一？−ｐ型Ｓ
ｉ層７ （単結晶Ｓｉ層７Ａ及び多結晶Ｓｉ層７Ｂより
なる）が形成された基板上に通常行われるＳｉとカーボ
ンを含んだガスによる気相成長手段により第１の非酸化
性膜として、単結晶５１ｍＴａ上でヘテロ接合を有する
厚さ２０００人程度０ｎ°型型化化シリコンＳｉＣ）膜
１８を形成し、次いで該ＳｉＣ膜１膜上８上２の非酸化
性膜としてＣＶＤ法により厚さ２０００人程度０ｎＳＧ
膜１９を形成し、通常の平面エツチング手段により第１
の開孔６の内面（底面及び側面）のＳｔ層７の表面部み
に上記ＰＳＧ膜１９及びＳｉＣ層膜１８を残留せしめる
。
ｉ層７ （単結晶Ｓｉ層７Ａ及び多結晶Ｓｉ層７Ｂより
なる）が形成された基板上に通常行われるＳｉとカーボ
ンを含んだガスによる気相成長手段により第１の非酸化
性膜として、単結晶５１ｍＴａ上でヘテロ接合を有する
厚さ２０００人程度０ｎ°型型化化シリコンＳｉＣ）膜
１８を形成し、次いで該ＳｉＣ膜１膜上８上２の非酸化
性膜としてＣＶＤ法により厚さ２０００人程度０ｎＳＧ
膜１９を形成し、通常の平面エツチング手段により第１
の開孔６の内面（底面及び側面）のＳｔ層７の表面部み
に上記ＰＳＧ膜１９及びＳｉＣ層膜１８を残留せしめる
。
次いで例えば６弗化硫黄（ＳＦ、）系のガスによるドラ
イエツチング手段により、ＳｉＣ膜１８を所要の深さに
サイドエツチングする。２０はサイドエツチング部を示
す。
イエツチング手段により、ＳｉＣ膜１８を所要の深さに
サイドエツチングする。２０はサイドエツチング部を示
す。
第２図中）参照
次いで、前記実施例同様硼素（Ｂ゛）を導入して多結晶
Ｓｉ層７Ｂをｐ゛型多結晶Ｓｉ層１０７Ｂとし、該ｐ“
型多結晶Ｓｉ層１０７Ｂをベース引出し電極となる所定
の形状にパターニング（図示せず）した後、上記ＳｉＣ
膜１８をマスクにして選択酸化を行って、前記実施例と
同様に層間絶縁用ＳｉＯ□膜１１を形成する。
Ｓｉ層７Ｂをｐ゛型多結晶Ｓｉ層１０７Ｂとし、該ｐ“
型多結晶Ｓｉ層１０７Ｂをベース引出し電極となる所定
の形状にパターニング（図示せず）した後、上記ＳｉＣ
膜１８をマスクにして選択酸化を行って、前記実施例と
同様に層間絶縁用ＳｉＯ□膜１１を形成する。
第２図（Ｃ）参照
次いでＰＳＧ膜１９を除去した後、該基板上に眉間絶縁
膜１５を形成し、該層間絶縁膜１５に上記ｎ゛型ＳｉＣ
膜１８及びｐ４型多結晶Ｓｔ層１０７Ｂ等の一部を個々
に表出するコンタクト窓を形成し、該コンタクト窓上に
エミッタ配線１６、ベース配線１７等を形成し本発明桁
の方法によるセルファライン構造の縦型バイポーラトラ
ンジスタが完成する。なおこの構造においては、ｐ型車
結晶Ｓｔ層７会よりなるｐ型ベース層にヘテロ接合を介
して接しているｎ中型ＳｉＣ膜１８のパターンがｎ０型
エミツタ領域として機能する。そしてこのｎ＋型ＳｉＣ
膜１８のパターンは前記ＳｉＣ膜１８のサイドエツチン
グ量に対応するして形成された層間絶縁用ＳｉＯ□膜１
１によってｐ＋型多結晶Ｓｉ層１０７Ｂよりなるベース
引出し電極と所要の距離隔てられているので、ｎ＋型Ｓ
ｉＣ膜１８パターンとｐ“型多結晶Ｓｉ層１０７Ｂの接
触によるエミッターベース間リークは防止される。
膜１５を形成し、該層間絶縁膜１５に上記ｎ゛型ＳｉＣ
膜１８及びｐ４型多結晶Ｓｔ層１０７Ｂ等の一部を個々
に表出するコンタクト窓を形成し、該コンタクト窓上に
エミッタ配線１６、ベース配線１７等を形成し本発明桁
の方法によるセルファライン構造の縦型バイポーラトラ
ンジスタが完成する。なおこの構造においては、ｐ型車
結晶Ｓｔ層７会よりなるｐ型ベース層にヘテロ接合を介
して接しているｎ中型ＳｉＣ膜１８のパターンがｎ０型
エミツタ領域として機能する。そしてこのｎ＋型ＳｉＣ
膜１８のパターンは前記ＳｉＣ膜１８のサイドエツチン
グ量に対応するして形成された層間絶縁用ＳｉＯ□膜１
１によってｐ＋型多結晶Ｓｉ層１０７Ｂよりなるベース
引出し電極と所要の距離隔てられているので、ｎ＋型Ｓ
ｉＣ膜１８パターンとｐ“型多結晶Ｓｉ層１０７Ｂの接
触によるエミッターベース間リークは防止される。
以上説明のように本発明の方法によれば、セルファライ
ン構造の縦型バイポーラトランジスタにおけるエミッタ
ーベース間リークによる性能劣化が防止される。
ン構造の縦型バイポーラトランジスタにおけるエミッタ
ーベース間リークによる性能劣化が防止される。
従って本発明は、高集積化されるバイポーラＩＣの性能
及び歩留り向上に有効である。
及び歩留り向上に有効である。
第１図は本発明の方法の一実施例の工程断面図、第２図
は本発明の方法の他の実施例の工程断面図、 第３図は従来の製造方法の工程断面図 である。 図において、 ｌはｐ型Ｓｉ基板、 ５はフィールド酸化膜、 ７はｐ型Ｓｉ層、 ７Ａはｐ型車結晶Ｓｉ層、 ７Ｂはｐ多結結晶Ｓｉ層、 ８は５ｔＪ４膜、 ９．１９はＰＳＧ膜、 １０はサイドエツチング部、 １１は層間絶縁用Ｓｉ０ｇ膜、 １２は第２の開孔、 １３はｎゝ型多結晶Ｓｉパターン、 １４はｎ゛型エミッタ領域、 １８はｎ＋型ＳｉＣ膜 を示す。
は本発明の方法の他の実施例の工程断面図、 第３図は従来の製造方法の工程断面図 である。 図において、 ｌはｐ型Ｓｉ基板、 ５はフィールド酸化膜、 ７はｐ型Ｓｉ層、 ７Ａはｐ型車結晶Ｓｉ層、 ７Ｂはｐ多結結晶Ｓｉ層、 ８は５ｔＪ４膜、 ９．１９はＰＳＧ膜、 １０はサイドエツチング部、 １１は層間絶縁用Ｓｉ０ｇ膜、 １２は第２の開孔、 １３はｎゝ型多結晶Ｓｉパターン、 １４はｎ゛型エミッタ領域、 １８はｎ＋型ＳｉＣ膜 を示す。
Claims (6)
- （１）一導電型半導体基体上に形成した絶縁膜に第１の
開孔を形成する工程と、 該第１の開孔内に表出する該半導体基体上に反対導電型
単結晶半導体層を形成し、且つ同時に該第１の開孔の側
面を含む該絶縁膜上に該反対導電型単結晶半導体層と一
体の反対導電型多結晶半導体層を形成する工程と、 該第１の開孔内に表出する反対導電型単結晶半導体層及
び多結晶半導体層上に選択的に、第１の非酸化性膜と該
第１の非酸化性膜とエッチングの選択性を有する第２の
非酸化性膜が順次積層されてなるマスク膜を形成する工
程と、 該第２、第１の非酸化性膜をマスクにして表出する該反
対導電型多結晶半導体層に選択的に反対導電型不純物導
入する工程と、 該第２の非酸化性膜をマスクにして該第１の非酸化性膜
をサイドエッチングする工程と、該サイドエッチングさ
れた第１の非酸化性膜をマスクにして該反対導電型単結
晶半導体層及び反対導電型多結晶半導体層の表面を選択
酸化する工程と、 該第１の非酸化性膜を除去して該選択酸化膜に第２の開
孔を形成する工程と、 該第２の開孔から選択的に不純物を導入して該反対導電
型単結晶半導体層の一部に選択的に一導電型領域を形成
する工程とを有することを特徴とするバイポーラトラン
ジスタの製造方法。 - （２）前記反対導電型単結晶半導体層と反対導電型多結
晶半導体層が、選択エピタキシャル成長法により形成さ
れることを特徴とする特許請求の範囲第１項記載のバイ
ポーラトランジスタの製造方法。 - （３）前記反対導電型単結晶半導体層及び反対導電型多
結晶半導体層が、アモーファス半導体層のエネルギー線
照射アニールによって形成されることを特徴とする特許
請求の範囲第１項記載のバイポーラトランジスタの製造
方法。 - （４）前記第１の非酸化性膜が窒化シリコン膜を含み、
前記第２の非酸化性膜が酸化シリコン系膜よりなること
を特徴とする特許請求の範囲第１項記載のバイポーラト
ランジスタの製造方法。 - （５）前記第１の非酸化性膜が酸化シリコン系膜よりな
り、前記第２の非酸化性膜が窒化シリコン膜よりなるこ
とを特徴とする特許請求の範囲第１項記載のバイポーラ
トランジスタの製造方法。 - （６）一導電型半導体基体上に形成した絶縁膜に第１の
開孔を形成する工程と、 該第１の開孔内に表出する該半導体基体上に反対導電型
単結晶半導体層を形成し、且つ同時に該第１の開孔の側
面を含む該絶縁膜上に該反対導電型単結晶半導体層と一
体の反対導電型多結晶半導体層を形成する工程と、 該第１の開孔内に表出する反対導電型単結晶半導体層及
び多結晶半導体層上に選択的に、該単結晶半導体層とヘ
テロ接合を有する一導電型炭化シリコン膜と酸化シリコ
ン系膜が順次積層されてなるマスク膜を形成する工程と
、 該酸化シリコン系膜をマスクにして表出する該反対導電
型多結晶半導体層に選択的に反対導電型不純物導入する
工程と、 該酸化シリコン系膜をマスクにして該一導電型炭化シリ
コン膜をサイドエッチングする工程と、該サイドエッチ
ングされた一導電型炭化シリコン膜をマスクにして該反
対導電型単結晶半導体層及び反対導電型多結晶半導体層
の表面を選択酸化する工程と、 該酸化シリコン系膜を除去した後該一導電型炭化シリコ
ン膜上にエミッタ電極を形成する工程とを有することを
特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14425787A JPS63308377A (ja) | 1987-06-10 | 1987-06-10 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14425787A JPS63308377A (ja) | 1987-06-10 | 1987-06-10 | バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308377A true JPS63308377A (ja) | 1988-12-15 |
Family
ID=15357891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14425787A Pending JPS63308377A (ja) | 1987-06-10 | 1987-06-10 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308377A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243248A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0883805A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置及びその製造方法 |
| KR100314347B1 (ko) * | 1995-12-15 | 2001-12-28 | 니시무로 타이죠 | 반도체장치및그제조방법 |
-
1987
- 1987-06-10 JP JP14425787A patent/JPS63308377A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243248A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0883805A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置及びその製造方法 |
| KR100314347B1 (ko) * | 1995-12-15 | 2001-12-28 | 니시무로 타이죠 | 반도체장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH0241170B2 (ja) | ||
| JPH07176536A (ja) | バイポーラトランジスタ | |
| JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS61296767A (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPS58142573A (ja) | 半導体集積回路およびその製造方法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS627704B2 (ja) | ||
| JPS63275174A (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPS5833702B2 (ja) | 半導体基体の製法 | |
| JPH02294039A (ja) | 半導体装置およびその製造方法 | |
| JPS6384156A (ja) | バイポ−ラトランジスタの形成方法 | |
| JPH02119258A (ja) | 半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS629226B2 (ja) | ||
| JPS61240680A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS5871654A (ja) | 半導体装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 | |
| JPS62172757A (ja) | バイポ−ラトランジスタ | |
| JPH0478009B2 (ja) |