JPH07176536A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH07176536A JPH07176536A JP4200231A JP20023192A JPH07176536A JP H07176536 A JPH07176536 A JP H07176536A JP 4200231 A JP4200231 A JP 4200231A JP 20023192 A JP20023192 A JP 20023192A JP H07176536 A JPH07176536 A JP H07176536A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- semiconductor region
- region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000003870 refractory metal Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims 2
- 239000002245 particle Substances 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 229920005591 polysilicon Polymers 0.000 description 27
- 239000002131 composite material Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 19
- 239000012212 insulator Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は通常動作モード及び逆動作モードで動
作し得るバイポーラトランジスタ２０を提供することで
ある。 【構成】このバイポーラトランジスタ２０は絶縁層２１
上に配置された多結晶半導体材料、ケイ化物材料及び多
結晶半導体材料のサンドウイツチからなる薄いサブコレ
クタ２２を有する。このサブコレクタ２２は薄いので、
当該バイポーラトランジスタ２０はアルフア粒子の現象
に対する影響が低い。逆エミツタにコンタクトする多結
晶層が存在するのでこのバイポーラトランジスタ２０は
逆方向の電流利得が増大する。
作し得るバイポーラトランジスタ２０を提供することで
ある。 【構成】このバイポーラトランジスタ２０は絶縁層２１
上に配置された多結晶半導体材料、ケイ化物材料及び多
結晶半導体材料のサンドウイツチからなる薄いサブコレ
クタ２２を有する。このサブコレクタ２２は薄いので、
当該バイポーラトランジスタ２０はアルフア粒子の現象
に対する影響が低い。逆エミツタにコンタクトする多結
晶層が存在するのでこのバイポーラトランジスタ２０は
逆方向の電流利得が増大する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タに関し、特に絶縁体によつて完全に囲まれ、絶縁体上
に形成され、高濃度にドープされたポリシリコンサブコ
レクタを含むポリシリコン−エミツタバイポーラトラン
ジスタについて、通常動作モード及び逆動作モードで動
作し得る。さらに当該トランジスタは隣接したポリシリ
コンサブコレクタの面積抵抗を最小限にする耐火性金属
ケイ化物を含む。最後にサブコレクタポリシリコン層を
もつ第３のポリシリコンは当該耐火性金属ケイ化物層を
サンドウイツチし、当該第３のポリシリコンは酸化物領
域を形成するために用いられ、この酸化物領域は製造中
にハンドリングするためのシリコン基板に接着する。ポ
リシリコン−ケイ化物−ポリシリコン合成層内の少数キ
ヤリアの寿命が低減され、ポリシリコンサブコレクタ及
び隣接する単結晶コレクタ領域間の遷移が中断するため
にその結果の構造はアルフア粒子現象に対する影響が低
くなる。また逆動作モードにおいてポリシリコンサブコ
レクタがエミツタとして作用することにより、逆動作モ
ードの電流利得が増大する。
タに関し、特に絶縁体によつて完全に囲まれ、絶縁体上
に形成され、高濃度にドープされたポリシリコンサブコ
レクタを含むポリシリコン−エミツタバイポーラトラン
ジスタについて、通常動作モード及び逆動作モードで動
作し得る。さらに当該トランジスタは隣接したポリシリ
コンサブコレクタの面積抵抗を最小限にする耐火性金属
ケイ化物を含む。最後にサブコレクタポリシリコン層を
もつ第３のポリシリコンは当該耐火性金属ケイ化物層を
サンドウイツチし、当該第３のポリシリコンは酸化物領
域を形成するために用いられ、この酸化物領域は製造中
にハンドリングするためのシリコン基板に接着する。ポ
リシリコン−ケイ化物−ポリシリコン合成層内の少数キ
ヤリアの寿命が低減され、ポリシリコンサブコレクタ及
び隣接する単結晶コレクタ領域間の遷移が中断するため
にその結果の構造はアルフア粒子現象に対する影響が低
くなる。また逆動作モードにおいてポリシリコンサブコ
レクタがエミツタとして作用することにより、逆動作モ
ードの電流利得が増大する。
【０００２】
【従来の技術】ポリシリコンのエミツタはすべてではな
いが進歩したほとんどのバイポーラトランジスタに用い
られている。同時に単結晶のコレクタ及びサブコレクタ
がこれらのトランジスタにおいて用いられている。図６
に示すこの種のトランジスタは単結晶サブコレクタ５を
含み、図１のトランジスタと比較して相対的に厚いので
アルフア粒子放射線の効果の影響を大きく受ける。さら
に単結晶サブコレクタは高濃度にドープされたポリシリ
コン領域及び隣接する耐火性金属ケイ化物層の双方を含
むサブコレクタより相対的に一段と高い面積抵抗を有す
る。
いが進歩したほとんどのバイポーラトランジスタに用い
られている。同時に単結晶のコレクタ及びサブコレクタ
がこれらのトランジスタにおいて用いられている。図６
に示すこの種のトランジスタは単結晶サブコレクタ５を
含み、図１のトランジスタと比較して相対的に厚いので
アルフア粒子放射線の効果の影響を大きく受ける。さら
に単結晶サブコレクタは高濃度にドープされたポリシリ
コン領域及び隣接する耐火性金属ケイ化物層の双方を含
むサブコレクタより相対的に一段と高い面積抵抗を有す
る。
【０００３】米国特許出願第 4,393,573号に示されてい
る他の従来の技術においては、絶縁されたウエル内にバ
イポーラトランジスタが配置されている。このトランジ
スタは高濃度にドープされた単結晶領域を介して電気的
コンタクトがなされるコレクタを含み、この高濃度にド
ープされた単結晶領域はウエルの境界をなす絶縁体の内
部及びコレクタ領域の外部と等角である単結晶層並びに
コレクタと同一の伝導形式を有する。図のデバイスは電
気的にアイソレーシヨンされているが、アルフア粒子の
影響、低い面積抵抗又はトランジスタの逆モード動作が
予期されることを示していない。従つてこれらの要因を
考慮する構造は現在はない。
る他の従来の技術においては、絶縁されたウエル内にバ
イポーラトランジスタが配置されている。このトランジ
スタは高濃度にドープされた単結晶領域を介して電気的
コンタクトがなされるコレクタを含み、この高濃度にド
ープされた単結晶領域はウエルの境界をなす絶縁体の内
部及びコレクタ領域の外部と等角である単結晶層並びに
コレクタと同一の伝導形式を有する。図のデバイスは電
気的にアイソレーシヨンされているが、アルフア粒子の
影響、低い面積抵抗又はトランジスタの逆モード動作が
予期されることを示していない。従つてこれらの要因を
考慮する構造は現在はない。
【０００４】1982年４月発行、第24巻、第11Ａ号「ＩＢ
Ｍテクニカル・デイスクロージヤ・ブリテイン」は絶縁
体によつて完全に囲まれているが、レーザによる多結晶
層の再結晶によつて形成された単結晶サブコレクタを含
むバイポーラトランジスタを示している。最終的な構造
は本発明のサブコレクタと同様の複合サブコレクタを含
まず、優れた逆モード動作にも適応できない。
Ｍテクニカル・デイスクロージヤ・ブリテイン」は絶縁
体によつて完全に囲まれているが、レーザによる多結晶
層の再結晶によつて形成された単結晶サブコレクタを含
むバイポーラトランジスタを示している。最終的な構造
は本発明のサブコレクタと同様の複合サブコレクタを含
まず、優れた逆モード動作にも適応できない。
【０００５】米国特許出願第 3,579,058号は絶縁体によ
つて完全に囲まれたデバイスエリア内にバイポーラトラ
ンジスタを形成するフリツプチツプ技術を示している。
米国特許出願第 3,579,058号における図１（ｇ）のｐ−
ｎ接合１２の真下の領域は単結晶材料である。また図１
（ｃ）の４ａにおける半導体層５の一部は単結晶であ
り、図１（ｇ）のままである。従つて米国特許出願第
3,579,058号はコレクタの外側の領域４ａの一部が多結
晶であるという点に意味がある。しかしながらその結果
得られたデバイスは複合層を統合せず、この場合サブコ
レクタは多結晶−単結晶インタフエースにおいてコレク
タとインタフエースする。米国特許出願第 3,579,058号
においてはこのサブコレクタ及びコレクタのインタフエ
ースは単結晶と単結晶のインタフエースである。さらに
面積抵抗を低減する耐火性金属層はこの米国特許出願第
3,579,058号には含まれもせず示唆もされていない。
つて完全に囲まれたデバイスエリア内にバイポーラトラ
ンジスタを形成するフリツプチツプ技術を示している。
米国特許出願第 3,579,058号における図１（ｇ）のｐ−
ｎ接合１２の真下の領域は単結晶材料である。また図１
（ｃ）の４ａにおける半導体層５の一部は単結晶であ
り、図１（ｇ）のままである。従つて米国特許出願第
3,579,058号はコレクタの外側の領域４ａの一部が多結
晶であるという点に意味がある。しかしながらその結果
得られたデバイスは複合層を統合せず、この場合サブコ
レクタは多結晶−単結晶インタフエースにおいてコレク
タとインタフエースする。米国特許出願第 3,579,058号
においてはこのサブコレクタ及びコレクタのインタフエ
ースは単結晶と単結晶のインタフエースである。さらに
面積抵抗を低減する耐火性金属層はこの米国特許出願第
3,579,058号には含まれもせず示唆もされていない。
【０００６】米国特許出願第 4,581,814号はフリツプチ
ツプ製造技術を示し、この場合能動素子領域はタブのよ
うな形状の一対の絶縁層によつてポリシリコンハンドル
から間隔を置かれている。
ツプ製造技術を示し、この場合能動素子領域はタブのよ
うな形状の一対の絶縁層によつてポリシリコンハンドル
から間隔を置かれている。
【０００７】
【発明が解決しようとする課題】従つて本発明の目的は
通常の単結晶サブコレクタのの代わりに多結晶シリコ
ン、耐火性金属及び多結晶シリコンのサンドウイツチを
含むバイポーラトランジスタを提供する。
通常の単結晶サブコレクタのの代わりに多結晶シリコ
ン、耐火性金属及び多結晶シリコンのサンドウイツチを
含むバイポーラトランジスタを提供する。
【０００８】本発明の他の目的は従来のデバイスよりも
アルフア粒子放射線に対する影響が低いポリシリコンサ
ブコレクタを有するバイポーラトランジスタを提供す
る。
アルフア粒子放射線に対する影響が低いポリシリコンサ
ブコレクタを有するバイポーラトランジスタを提供す
る。
【０００９】本発明のさらに他の目的はケイ化物層が隣
接して存在するので面積抵抗の低い多結晶サブコレクタ
を有するバイポーラトランジスタを提供する。
接して存在するので面積抵抗の低い多結晶サブコレクタ
を有するバイポーラトランジスタを提供する。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、通常動作モード又は逆動作モード
で動作し得るバイポーラトランジスタにおいて、第１の
伝導形式である第１の単結晶半導体領域４と、第１の単
結晶半導体領域４とｐｎ接合する第１の単結晶半導体領
域４に配置された第２の伝導形式の第２の単結晶半導体
領域３と、所与のドーパント濃度を有し、第２の単結晶
半導体領域３とｐｎ接合する第１の伝導形式をもつ第３
の単結晶半導体領域２と、第３の単結晶半導体領域２と
階段接合する所与の濃度よりかなり濃度の高いドーパン
ト濃度を有する第１の伝導形式の多結晶半導体材料層２
２ａとを設けるようにする。
め本発明においては、通常動作モード又は逆動作モード
で動作し得るバイポーラトランジスタにおいて、第１の
伝導形式である第１の単結晶半導体領域４と、第１の単
結晶半導体領域４とｐｎ接合する第１の単結晶半導体領
域４に配置された第２の伝導形式の第２の単結晶半導体
領域３と、所与のドーパント濃度を有し、第２の単結晶
半導体領域３とｐｎ接合する第１の伝導形式をもつ第３
の単結晶半導体領域２と、第３の単結晶半導体領域２と
階段接合する所与の濃度よりかなり濃度の高いドーパン
ト濃度を有する第１の伝導形式の多結晶半導体材料層２
２ａとを設けるようにする。
【００１１】
【作用】本発明は通常動作モード又は逆動作モードで動
作し得るバイポーラトランジスタに関するものである。
これは高濃度にドープされた薄い多結晶シリコンのサブ
コレクタに隣接して薄い金属ケイ化物層を提供すること
によりサブコレクタの面積抵抗を改善することによつて
容易になされる。絶縁層に接着した他の多結晶層は当該
ケイ化物層の他の表面上に配置される。凹所をなした酸
化物領域に沿つたこの絶縁層は当該トランジスタを完全
に電気的にアイソレーシヨンする。その結果得られたト
ランジスタは従来のデバイスよりもアルフア粒子放射線
に対する影響が低くなる。この構造の製造に必要なのは
複合層を配置し、当該複合層の多結晶部分上に酸化物層
を形成し、「ハンドル（handle）」を当該酸化物層に接
着してその結果の構造を天地反転するだけであるので簡
単である。その後最初にこの基板（ハンドル）が除去さ
れて凹所をなした酸化物領域が形成され、この酸化物領
域は複合層を介して酸化物層の下方に酸化物を形成し、
その上に複合層が配置することによつて能動素子を囲
む。当該複合層の表面の下方に酸化物を形成する他のス
テツプは単結晶デバイス及びリーチスルー（reach-thro
ugh)領域を同時に形成する。この後能動トランジスタ素
子の領域が周知の処理ステツプを用いて形成され、アル
フア粒子放射線に対する影響が低く、通常動作モード及
び逆動作モードで動作し得るトランジスタを提供する。
作し得るバイポーラトランジスタに関するものである。
これは高濃度にドープされた薄い多結晶シリコンのサブ
コレクタに隣接して薄い金属ケイ化物層を提供すること
によりサブコレクタの面積抵抗を改善することによつて
容易になされる。絶縁層に接着した他の多結晶層は当該
ケイ化物層の他の表面上に配置される。凹所をなした酸
化物領域に沿つたこの絶縁層は当該トランジスタを完全
に電気的にアイソレーシヨンする。その結果得られたト
ランジスタは従来のデバイスよりもアルフア粒子放射線
に対する影響が低くなる。この構造の製造に必要なのは
複合層を配置し、当該複合層の多結晶部分上に酸化物層
を形成し、「ハンドル（handle）」を当該酸化物層に接
着してその結果の構造を天地反転するだけであるので簡
単である。その後最初にこの基板（ハンドル）が除去さ
れて凹所をなした酸化物領域が形成され、この酸化物領
域は複合層を介して酸化物層の下方に酸化物を形成し、
その上に複合層が配置することによつて能動素子を囲
む。当該複合層の表面の下方に酸化物を形成する他のス
テツプは単結晶デバイス及びリーチスルー（reach-thro
ugh)領域を同時に形成する。この後能動トランジスタ素
子の領域が周知の処理ステツプを用いて形成され、アル
フア粒子放射線に対する影響が低く、通常動作モード及
び逆動作モードで動作し得るトランジスタを提供する。
【００１２】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１３】図６は高濃度にドープされた（ｎ+ 形）サ
ブコレクタを組み入れた従来のバイポーラトランジスタ
の断面図を示す。図６においてバイポーラトランジスタ
１はコレクタ２、ベース３、エミツタ４及び高濃度にド
ープされた（ｎ+ 形）サブコレクタ５を含む。外因性ベ
ース領域６は例えばホウ素により高濃度にドープされた
ポリシリコン被覆層７からホウ素ドーパントが拡散され
ることによつて形成され、これによりポリシリコン被覆
層７はｐ+ 形の伝導形式になる。ポリシリコン層７の頂
部表面及び垂直エツジはＳｉＯ2 絶縁層８によつて覆わ
れ、またこの絶縁層８により例えばポリシリコンエミツ
タコンタクト９とベースコンタクト７は間隔を置かれ
る。コレクタコンタクト１０はサブコレクタ５上に配置
されたコレクタリーチスルー領域１１とコンタクトす
る。リーチスルー領域１１は酸化物アイソレーシヨン領
域１２によつてトランジスタ１の残りの領域と間隔を置
かれている。深いトレンチアイソレーシヨン領域１３及
び薄い被覆凹所酸化物（ＲＯＸ）領域１４は通常の方法
により形成される。バイポーラトランジスタ１の電気的
アイソレーシヨンは低濃度にドープされた（ｐ- 形）基
板１６及び高濃度にドープされた（ｎ+ 形）サブコレク
タ５間に延びるｐ−ｎ接合１５によつて完成される。
ブコレクタを組み入れた従来のバイポーラトランジスタ
の断面図を示す。図６においてバイポーラトランジスタ
１はコレクタ２、ベース３、エミツタ４及び高濃度にド
ープされた（ｎ+ 形）サブコレクタ５を含む。外因性ベ
ース領域６は例えばホウ素により高濃度にドープされた
ポリシリコン被覆層７からホウ素ドーパントが拡散され
ることによつて形成され、これによりポリシリコン被覆
層７はｐ+ 形の伝導形式になる。ポリシリコン層７の頂
部表面及び垂直エツジはＳｉＯ2 絶縁層８によつて覆わ
れ、またこの絶縁層８により例えばポリシリコンエミツ
タコンタクト９とベースコンタクト７は間隔を置かれ
る。コレクタコンタクト１０はサブコレクタ５上に配置
されたコレクタリーチスルー領域１１とコンタクトす
る。リーチスルー領域１１は酸化物アイソレーシヨン領
域１２によつてトランジスタ１の残りの領域と間隔を置
かれている。深いトレンチアイソレーシヨン領域１３及
び薄い被覆凹所酸化物（ＲＯＸ）領域１４は通常の方法
により形成される。バイポーラトランジスタ１の電気的
アイソレーシヨンは低濃度にドープされた（ｐ- 形）基
板１６及び高濃度にドープされた（ｎ+ 形）サブコレク
タ５間に延びるｐ−ｎ接合１５によつて完成される。
【００１４】図６の従来のバイポーラトランジスタの１
つの欠点は厚い層から形成されるサブコレクタ５（サブ
コレクタ５及びコレクタ２間のｎ+ ／ｎ- 遷移領域を含
む）並びに基板１６及びサブコレクタ５間のｐ−ｎ接合
１５はトランジスタ１のうちアルフア粒子現象に対して
最も影響が高い領域である。図１のバイポーラデバイス
はとりわけアルフア粒子現象に対する影響が最小限であ
る構造を有する。
つの欠点は厚い層から形成されるサブコレクタ５（サブ
コレクタ５及びコレクタ２間のｎ+ ／ｎ- 遷移領域を含
む）並びに基板１６及びサブコレクタ５間のｐ−ｎ接合
１５はトランジスタ１のうちアルフア粒子現象に対して
最も影響が高い領域である。図１のバイポーラデバイス
はとりわけアルフア粒子現象に対する影響が最小限であ
る構造を有する。
【００１５】図１は本発明の教示によるバイポーラトラ
ンジスタの構造の断面図である。このトランジスタは絶
縁体によつて完全に囲まれており、通常の単結晶半導体
サブコレクタの代わりにポリシリコン−ケイ化物−ポリ
シリコンのサンドウイツチを含む。図１及び図６におい
て同一の符号は同様の素子を示す。かくして図１のバイ
ポーラトランジスタ２０は例えば二酸化ケイ素の絶縁層
２１が基板１６上に配置され、導電性金属の複合層２２
は絶縁層２１上に配置されてトランジスタ２０のコレク
タリーチスルー領域１１及びコレクタ２を相互接続する
という点を除いて図６のトランジスタ１と同一である。
複合層２２は高濃度にドープされた（ｎ+ 形）多結晶シ
リコンの層と層との間にケイ化タングステンのような耐
火性ケイ化金属をサンドウイツチした層からなる。モリ
ブデンのような他の耐火性金属は本発明の精神から脱す
ることなく用いられる。
ンジスタの構造の断面図である。このトランジスタは絶
縁体によつて完全に囲まれており、通常の単結晶半導体
サブコレクタの代わりにポリシリコン−ケイ化物−ポリ
シリコンのサンドウイツチを含む。図１及び図６におい
て同一の符号は同様の素子を示す。かくして図１のバイ
ポーラトランジスタ２０は例えば二酸化ケイ素の絶縁層
２１が基板１６上に配置され、導電性金属の複合層２２
は絶縁層２１上に配置されてトランジスタ２０のコレク
タリーチスルー領域１１及びコレクタ２を相互接続する
という点を除いて図６のトランジスタ１と同一である。
複合層２２は高濃度にドープされた（ｎ+ 形）多結晶シ
リコンの層と層との間にケイ化タングステンのような耐
火性ケイ化金属をサンドウイツチした層からなる。モリ
ブデンのような他の耐火性金属は本発明の精神から脱す
ることなく用いられる。
【００１６】トランジスタ２０に複合層２２を組み入れ
ることによつて得られるデバイスは図６に示す従来のデ
バイスよりアルフア粒子の衝突に対する影響がかなり低
い。半導体基板１６はコレクタ２及び基板１６間に配置
された絶縁層２１によつてコレクタ２から完全にアイソ
レートされるのでこのように影響が最小限になる。さら
に少数キヤリアの寿命は図６のｎ+ 形半導体の通常のサ
ブコレクタ５におけるよりも複合層２２における方が短
いのでアルフア粒子の衝突に対してコレクタ２それ自体
の影響が低くなる。最後に図１の複合層２２の高濃度に
ドープされた（ｎ+ 形）多結晶部分及びコレクタ２の通
常濃度にドープされた（ｎ形）単結晶領域間の遷移領域
はかなり薄く、従つて従来のデバイスの通常のｎ+ 形サ
ブコレクタに対してよりもアルフア粒子の衝突に対する
影響が低い。
ることによつて得られるデバイスは図６に示す従来のデ
バイスよりアルフア粒子の衝突に対する影響がかなり低
い。半導体基板１６はコレクタ２及び基板１６間に配置
された絶縁層２１によつてコレクタ２から完全にアイソ
レートされるのでこのように影響が最小限になる。さら
に少数キヤリアの寿命は図６のｎ+ 形半導体の通常のサ
ブコレクタ５におけるよりも複合層２２における方が短
いのでアルフア粒子の衝突に対してコレクタ２それ自体
の影響が低くなる。最後に図１の複合層２２の高濃度に
ドープされた（ｎ+ 形）多結晶部分及びコレクタ２の通
常濃度にドープされた（ｎ形）単結晶領域間の遷移領域
はかなり薄く、従つて従来のデバイスの通常のｎ+ 形サ
ブコレクタに対してよりもアルフア粒子の衝突に対する
影響が低い。
【００１７】図２〜図５は図１の構造を製造する際のス
テツプを詳細に示す。図２は図１の構造の製造プロセス
の第１の段階における断面図である。図２はｎ伝導形式
エピタキシヤル堆積層及び酸化物ボンデイング層間に配
置されたポリシリコン−シリコン−ポリシリコン層を示
す。
テツプを詳細に示す。図２は図１の構造の製造プロセス
の第１の段階における断面図である。図２はｎ伝導形式
エピタキシヤル堆積層及び酸化物ボンデイング層間に配
置されたポリシリコン−シリコン−ポリシリコン層を示
す。
【００１８】図２においてシリコン半導体の高濃度にド
ープされた（ｎ+ 形）基板３０はその表面上に堆積され
た通常濃度にドープされた（ｎ形）薄いエピタキシヤル
層３１を有する。基板３０はエピタキシヤル層３１をも
つ最も鋭敏なｎ+ ／ｎ遷移領域を得るようにできる限り
ヒ素のようなｎ伝導形式のドーパントにより多量にドー
プされなければならない。エピタキシヤル層３１は半導
体堆積分野において当業者に周知のエピタキシヤル堆積
技術によつて成長される。このとき複合層２２はｎ+ 形
多結晶シリコン層２２ａ、ケイ化タングステン層２２ｂ
及びｎ+ 形多結晶層２２ｃを連続して堆積することによ
つて薄いエピタキシヤル層３１上に形成される。その後
絶縁層２１が複合層２２上に形成されてボンデイング及
びアイソレーションされる。例えば絶縁層２１はポリシ
リコン層２２ｃの酸化によつて形成された二酸化ケイ素
であり得る。第１の多結晶層２２ａは多結晶サブコレク
タを形成し、第２の多結晶層２２ｃはウエハボンデイン
グを容易にするために用いられる。ケイ化タングステン
層２２ｂはコレクタの面積抵抗を低減するために用いら
れる。注意すべきはトランジスタ２０のサブコレクタを
形成する多結晶層２２ａは通常のｎ+ 形サブコレクタ上
に成長されるのではなくｎ形エピタキシヤル層３１上に
かなり高温で堆積されることである。その結果上述のｎ
+ ／ｎ遷移は従来のｎ+ 形サブコレクタに対してよりも
ポリシリコンサブコレクタに対して一段と鋭敏である。
複合層２２は半導体分野において当業者に周知の従来の
方法によつて堆積される。
ープされた（ｎ+ 形）基板３０はその表面上に堆積され
た通常濃度にドープされた（ｎ形）薄いエピタキシヤル
層３１を有する。基板３０はエピタキシヤル層３１をも
つ最も鋭敏なｎ+ ／ｎ遷移領域を得るようにできる限り
ヒ素のようなｎ伝導形式のドーパントにより多量にドー
プされなければならない。エピタキシヤル層３１は半導
体堆積分野において当業者に周知のエピタキシヤル堆積
技術によつて成長される。このとき複合層２２はｎ+ 形
多結晶シリコン層２２ａ、ケイ化タングステン層２２ｂ
及びｎ+ 形多結晶層２２ｃを連続して堆積することによ
つて薄いエピタキシヤル層３１上に形成される。その後
絶縁層２１が複合層２２上に形成されてボンデイング及
びアイソレーションされる。例えば絶縁層２１はポリシ
リコン層２２ｃの酸化によつて形成された二酸化ケイ素
であり得る。第１の多結晶層２２ａは多結晶サブコレク
タを形成し、第２の多結晶層２２ｃはウエハボンデイン
グを容易にするために用いられる。ケイ化タングステン
層２２ｂはコレクタの面積抵抗を低減するために用いら
れる。注意すべきはトランジスタ２０のサブコレクタを
形成する多結晶層２２ａは通常のｎ+ 形サブコレクタ上
に成長されるのではなくｎ形エピタキシヤル層３１上に
かなり高温で堆積されることである。その結果上述のｎ
+ ／ｎ遷移は従来のｎ+ 形サブコレクタに対してよりも
ポリシリコンサブコレクタに対して一段と鋭敏である。
複合層２２は半導体分野において当業者に周知の従来の
方法によつて堆積される。
【００１９】図３は基板ウエハのボンデイング又は図２
の構造への「ハンドル」を示す製造プロセスの最終段階
における図２の断面図である。図２において前に酸化さ
れた基板１６の表面は酸化物層２１に接着されている。
ボンデイングステツプはＩＥＤＭ85、「ボンデイング及
びエツチバツクによるシリコン−オン−インシユレータ
（ＳＯＩ）」、 684頁〜687 頁に記述されている従来の
技術を用いて実行される。簡単に述べるとボンデイング
は２つの半導体ウエハの酸化された表面を一緒に圧縮
し、これらを 700〔℃〕以上の温度の酸化雰囲気に経験
させることによつて達成される。この従来の技術による
とボンデイングはウエハのいずれか又は両方に本来の酸
化物の厚さから 520〔nm〕までの範囲の厚さに熱により
成長された酸化物によつて説明される。この実施例にお
いては基板１６は酸化物層２１に接着され、基板１６は
「ハンドル」を与えてトランジスタ２０をさらに処理す
る。このときｎ+ 形基板３０は化学機械的研磨及び選択
的エツチングステツプの組合せを受けてハンドルをすつ
かり除去する。化学機械的研磨及びエツチングステツプ
は半導体分野においては周知の技術である。例えば酸化
剤として付加されたＨ2 Ｏ2 とＨＦ：ＨＮＯ3 ：ＣＨ3
ＣＯＯＨ＝１：３：８との混合物は高濃度にドープされ
たシリコンを選択的にエツチングする。通常用いられる
化学機械的研磨剤は水酸化ナトリユウムの水溶液内の一
般的に直径が10〔nm〕の微細なＳｉＯ2粒子のコロイド
状の懸濁液からなるスラリーである。これらのステツプ
の後、当該ウエハはｎ形エピタキシヤル層３１の現露出
表面が次の処理のために利用できるように天地を反転さ
れる。
の構造への「ハンドル」を示す製造プロセスの最終段階
における図２の断面図である。図２において前に酸化さ
れた基板１６の表面は酸化物層２１に接着されている。
ボンデイングステツプはＩＥＤＭ85、「ボンデイング及
びエツチバツクによるシリコン−オン−インシユレータ
（ＳＯＩ）」、 684頁〜687 頁に記述されている従来の
技術を用いて実行される。簡単に述べるとボンデイング
は２つの半導体ウエハの酸化された表面を一緒に圧縮
し、これらを 700〔℃〕以上の温度の酸化雰囲気に経験
させることによつて達成される。この従来の技術による
とボンデイングはウエハのいずれか又は両方に本来の酸
化物の厚さから 520〔nm〕までの範囲の厚さに熱により
成長された酸化物によつて説明される。この実施例にお
いては基板１６は酸化物層２１に接着され、基板１６は
「ハンドル」を与えてトランジスタ２０をさらに処理す
る。このときｎ+ 形基板３０は化学機械的研磨及び選択
的エツチングステツプの組合せを受けてハンドルをすつ
かり除去する。化学機械的研磨及びエツチングステツプ
は半導体分野においては周知の技術である。例えば酸化
剤として付加されたＨ2 Ｏ2 とＨＦ：ＨＮＯ3 ：ＣＨ3
ＣＯＯＨ＝１：３：８との混合物は高濃度にドープされ
たシリコンを選択的にエツチングする。通常用いられる
化学機械的研磨剤は水酸化ナトリユウムの水溶液内の一
般的に直径が10〔nm〕の微細なＳｉＯ2粒子のコロイド
状の懸濁液からなるスラリーである。これらのステツプ
の後、当該ウエハはｎ形エピタキシヤル層３１の現露出
表面が次の処理のために利用できるように天地を反転さ
れる。
【００２０】図４は天地反転された後の図３の構造の断
面図であり、エピタキシヤル層３１を露出してバイポー
ラトランジスタ２０を製造する。図５は製造プロセスの
中間段階における図４の構造の断面図であり、絶縁領域
が図１のバイポーラトランジスタを囲むように形成され
る。
面図であり、エピタキシヤル層３１を露出してバイポー
ラトランジスタ２０を製造する。図５は製造プロセスの
中間段階における図４の構造の断面図であり、絶縁領域
が図１のバイポーラトランジスタを囲むように形成され
る。
【００２１】図５は凹所をなした厚い酸化物領域１４及
び凹所をなした薄い酸化物領域１２をそれぞれ形成する
マスキングステツプ及び酸化ステツプを受けた後のｎ形
エピタキシヤル層３１を示す。酸化物領域１４はこの酸
化物領域１４の底部が酸化物層２１を横切ることができ
るように熱成長ステツプを十分な時間行うことによつて
形成される。酸化物領域１２は酸化物領域１４より薄
く、かつエピタキシヤル層３１内に形成されてコレクタ
リーチスルー領域１１及びトランジスタ２０の残りの領
域が形成されるべき他のエピタキシヤル領域の双方を定
義する。
び凹所をなした薄い酸化物領域１２をそれぞれ形成する
マスキングステツプ及び酸化ステツプを受けた後のｎ形
エピタキシヤル層３１を示す。酸化物領域１４はこの酸
化物領域１４の底部が酸化物層２１を横切ることができ
るように熱成長ステツプを十分な時間行うことによつて
形成される。酸化物領域１２は酸化物領域１４より薄
く、かつエピタキシヤル層３１内に形成されてコレクタ
リーチスルー領域１１及びトランジスタ２０の残りの領
域が形成されるべき他のエピタキシヤル領域の双方を定
義する。
【００２２】酸化物領域１２の深さは、これが多結晶層
２２ａと丁度接触するように制御される。このとき注意
すべきは酸化物領域１２及び複合層２２に沿つてエミツ
タ４、ベース３及びコレクタ２が形成されるエピタキシ
ヤル領域は完全に絶縁体によつて囲まれる。
２２ａと丁度接触するように制御される。このとき注意
すべきは酸化物領域１２及び複合層２２に沿つてエミツ
タ４、ベース３及びコレクタ２が形成されるエピタキシ
ヤル領域は完全に絶縁体によつて囲まれる。
【００２３】また酸化物領域１２及び１４はシリコンを
第１のエツチングにより除去することによつて形成され
得、続いてＩＥＤＭ89、61頁に記述されるような酸化物
堆積及びエツチバツク平面化がなされる。
第１のエツチングにより除去することによつて形成され
得、続いてＩＥＤＭ89、61頁に記述されるような酸化物
堆積及びエツチバツク平面化がなされる。
【００２４】凹所をなした厚い酸化物領域及び薄い酸化
物領域が形成されると、トランジスタ２０の残りの領域
の製造は従来のマスキングステツプ、エツチングステツ
プ及び拡散ステツプを用いて実行される。簡単に述べる
とｐ+ 伝導形式の多結晶シリコン層が堆積され、マスク
され、エツチングされ、酸化されて多結晶層に開口を形
成する。開口以外の残りの領域は酸化物８により覆われ
た多結晶層７を形成する。その後当該構造は外部拡散熱
ステツプを受けてｐ+ 形外因性ベース領域６が形成され
る。真性ベース３は周知のイオン注入技術又はイオン拡
散技術を用いて形成され、外因性領域６間にｐ伝導形式
の領域を与える。次のステツプにおいてｎ+ 伝導形式の
多結晶シリコン層が前に形成された開口に等角に堆積さ
れマスクされエツチングされて外部拡散ステツプを受け
ることにより、エミツタ４が形成される。このコンタク
トの後、トランジスタ２０の種々の領域に対する金属処
理が通常の方法で適用され、その結果図１の構造が得ら
れる。
物領域が形成されると、トランジスタ２０の残りの領域
の製造は従来のマスキングステツプ、エツチングステツ
プ及び拡散ステツプを用いて実行される。簡単に述べる
とｐ+ 伝導形式の多結晶シリコン層が堆積され、マスク
され、エツチングされ、酸化されて多結晶層に開口を形
成する。開口以外の残りの領域は酸化物８により覆われ
た多結晶層７を形成する。その後当該構造は外部拡散熱
ステツプを受けてｐ+ 形外因性ベース領域６が形成され
る。真性ベース３は周知のイオン注入技術又はイオン拡
散技術を用いて形成され、外因性領域６間にｐ伝導形式
の領域を与える。次のステツプにおいてｎ+ 伝導形式の
多結晶シリコン層が前に形成された開口に等角に堆積さ
れマスクされエツチングされて外部拡散ステツプを受け
ることにより、エミツタ４が形成される。このコンタク
トの後、トランジスタ２０の種々の領域に対する金属処
理が通常の方法で適用され、その結果図１の構造が得ら
れる。
【００２５】複合層２２及び酸化物層２１の一般的な厚
さは、酸化物層２１が 100〜500 〔nm〕、ｎ+ 形多結晶
シリコン層２２ａは 100〔nm〕、ケイ化タングステン層
２２ｂは 100〔nm〕、ｎ+ 形多結晶シリコン層２２ｃは
100〔nm〕である。トランジスタ２０においてサブコレ
クタ複合層２２の一般的な面積抵抗は５〔Ω／cm2 〕で
ある。
さは、酸化物層２１が 100〜500 〔nm〕、ｎ+ 形多結晶
シリコン層２２ａは 100〔nm〕、ケイ化タングステン層
２２ｂは 100〔nm〕、ｎ+ 形多結晶シリコン層２２ｃは
100〔nm〕である。トランジスタ２０においてサブコレ
クタ複合層２２の一般的な面積抵抗は５〔Ω／cm2 〕で
ある。
【００２６】図１のトランジスタ２０は従来のトランジ
スタと同一の性能を有するが、逆動作モードにおいては
一段と低いｎ+ ポリシリコン層２２ｃがエミツタとして
作用するので一段と優れた逆モードの電流利得を有す
る。図１の構造は通常のエミツタを形成する多結晶層９
及び逆エミツタを形成する多結晶層２２ａを有する。上
述したようにポリシリコンコレクタ−オン−インシユレ
ータ型トランジスタの最大の利点はアルフア粒子の効果
に対する影響が低減されることである。
スタと同一の性能を有するが、逆動作モードにおいては
一段と低いｎ+ ポリシリコン層２２ｃがエミツタとして
作用するので一段と優れた逆モードの電流利得を有す
る。図１の構造は通常のエミツタを形成する多結晶層９
及び逆エミツタを形成する多結晶層２２ａを有する。上
述したようにポリシリコンコレクタ−オン−インシユレ
ータ型トランジスタの最大の利点はアルフア粒子の効果
に対する影響が低減されることである。
【００２７】またトランジスタ２０はｎｐｎ形バイポー
ラトランジスタとして示したが、複合層２２内にｐ+ 伝
導形式の層をもつｐｎｐデバイスでもよい。
ラトランジスタとして示したが、複合層２２内にｐ+ 伝
導形式の層をもつｐｎｐデバイスでもよい。
【００２８】
【発明の効果】上述のように本発明によれば、面積抵抗
の低い多結晶シリコン−耐火性金属ケイ化物−多結晶シ
リコンのサンドウイツチの複合層を設けることにより、
アルフア粒子放射線に対する影響が低減され、通常動作
モード又は逆動作モードで動作し得るバイポーラトラン
ジスタを簡易かつ確実に提供することができる。
の低い多結晶シリコン−耐火性金属ケイ化物−多結晶シ
リコンのサンドウイツチの複合層を設けることにより、
アルフア粒子放射線に対する影響が低減され、通常動作
モード又は逆動作モードで動作し得るバイポーラトラン
ジスタを簡易かつ確実に提供することができる。
【図１】図１は本発明の教示によるバイポーラトランジ
スタの構造の断面図であり、このトランジスタは絶縁体
によつて完全に囲まれ、通常の単結晶半導体コレクタを
用いる代わりにポリシリコン−ケイ化物−ポリシリコン
のサンドウイツチを含む。
スタの構造の断面図であり、このトランジスタは絶縁体
によつて完全に囲まれ、通常の単結晶半導体コレクタを
用いる代わりにポリシリコン−ケイ化物−ポリシリコン
のサンドウイツチを含む。
【図２】図２はｎ形にドープされたエピタキシヤル層及
び酸化物ボンデイング層間に堆積されたポリシリコン−
ケイ化物−ポリシリコンの複合層を示す製造プロセスの
第１の段階における図１のデバイスの断面図である。
び酸化物ボンデイング層間に堆積されたポリシリコン−
ケイ化物−ポリシリコンの複合層を示す製造プロセスの
第１の段階における図１のデバイスの断面図である。
【図３】図３は基板ウエハのボンデイング又は図２の基
板への「ハンドル」を示す製造プロセスの最終段階にお
ける図２の断面図である。
板への「ハンドル」を示す製造プロセスの最終段階にお
ける図２の断面図である。
【図４】図４は図３の構造が天地反転された後ｎ+ 形に
ドープされた基板層がエツチング除去され、バイポーラ
デバイスが形成されるｎ形にドープされたエピタキシヤ
ル層が残された図３の断面図である。
ドープされた基板層がエツチング除去され、バイポーラ
デバイスが形成されるｎ形にドープされたエピタキシヤ
ル層が残された図３の断面図である。
【図５】図５は図１のバイポーラトランジスタを囲む絶
縁領域の形成を示す製造プロセスの中間段階における図
４の断面図である。
縁領域の形成を示す製造プロセスの中間段階における図
４の断面図である。
【図６】図６は従来のパイポーラトランジスタの断面図
である。
である。
１、２０……バイポーラトランジスタ、２……コレク
タ、３……ベース、４……エミツタ、５……サブコレク
タ、６……外因性ベース領域、７……ポリシリコン被覆
層、８……ＳｉＯ2 絶縁層、９……ポリシリコンエミツ
タコンタクト、１０……コンタクトコレクタ、１１……
コレクタリーチスルー領域、１２……酸化物アイソレー
シヨン領域、１３……トレンチアイソレーシヨン領域、
１４……凹所酸化物（ＲＯＸ）領域、１５……ｐｎ接
合、１６……ｐ- 形基板、２１……二酸化ケイ素の絶縁
層、２２……複合層、２２ａ……ｎ+ 形多結晶シリコン
層、２２ｂ……ケイ化タングステン層、２２ｃ……ｎ+
形多結晶シリコン層、３０……ｎ+ 形基板、３１……ｎ
形エピタキシヤル層。
タ、３……ベース、４……エミツタ、５……サブコレク
タ、６……外因性ベース領域、７……ポリシリコン被覆
層、８……ＳｉＯ2 絶縁層、９……ポリシリコンエミツ
タコンタクト、１０……コンタクトコレクタ、１１……
コレクタリーチスルー領域、１２……酸化物アイソレー
シヨン領域、１３……トレンチアイソレーシヨン領域、
１４……凹所酸化物（ＲＯＸ）領域、１５……ｐｎ接
合、１６……ｐ- 形基板、２１……二酸化ケイ素の絶縁
層、２２……複合層、２２ａ……ｎ+ 形多結晶シリコン
層、２２ｂ……ケイ化タングステン層、２２ｃ……ｎ+
形多結晶シリコン層、３０……ｎ+ 形基板、３１……ｎ
形エピタキシヤル層。
Claims (9)
- 【請求項１】通常動作モード又は逆動作モードで動作し
得るバイポーラトランジスタにおいて、 第１の伝導形式である第１の単結晶半導体領域と、 上記第１の単結晶半導体領域とｐｎ接合する上記第１の
単結晶半導体領域に配置された第２の伝導形式の第２の
単結晶半導体領域と、 所与のドーパント濃度を有し、上記第２の単結晶半導体
領域とｐｎ接合する上記第１の伝導形式である第３の単
結晶半導体領域と、 上記第３の単結晶半導体領域と階段接合する上記所与の
濃度よりかなり濃度の高いドーパント濃度を有する上記
第１の伝導形式の多結晶半導体材料層とを具えることを
特徴とするバイポーラトランジスタ。 - 【請求項２】上記第１、第２及び第３の半導体領域はそ
れぞれｎ形の伝導形式のシリコン、ｐ形の伝導形式のシ
リコン及びｎ形の伝導形式のシリコンであることを特徴
とする請求項１に記載のバイポーラトランジスタ。 - 【請求項３】上記第１、第２及び第３の半導体領域はそ
れぞれｐ形の伝導形式のシリコン、ｎ形の伝導形式のシ
リコン及びｐ形の伝導形式のシリコンであることを特徴
とする請求項１に記載のバイポーラトランジスタ。 - 【請求項４】上記第１の伝導形式はｎ形の伝導形式のシ
リコンであり、上記第１の多結晶半導体材料層はｎ形の
伝導形式のシリコンであることを特徴とする請求項１に
記載のバイポーラトランジスタ。 - 【請求項５】上記第１の伝導形式はｐ形の伝導形式のシ
リコンであり、上記第１の多結晶半導体材料層はｎ形の
伝導形式のシリコンであることを特徴とする請求項１に
記載のバイポーラトランジスタ。 - 【請求項６】さらに上記第１、第２及び第３の半導体領
域と絶縁され間隔を置かれ、その一部が上記多結晶半導
体材料層とコンタクトするように配置された上記第１の
伝導形式である単結晶半導体リーチスルー領域を含むこ
とを特徴とする請求項１に記載のバイポーラトランジス
タ。 - 【請求項７】通常動作モード又は逆動作モードで動作し
得るバイポーラトランジスタにおいて、 第１の伝導形式である第１の単結晶半導体領域と、 上記第１の単結晶半導体領域の頂部及び上記第１の単結
晶半導体領域に隣接する上記第１の伝導形式である第１
の多結晶半導体材料層と、 上記第１の単結晶半導体領域とｐｎ接合する上記第１の
単結晶半導体領域に配置された第２の伝導形式である第
２の単結晶半導体領域と、 所与のドーパント濃度を有し、上記第２の単結晶半導体
領域とｐｎ接合する上記第１の伝導形式である第３の単
結晶半導体領域と、 上記第３の単結晶半導体領域と階段接合する上記所与の
濃度よりかなり濃度の高いドーパント濃度を有する上記
第１の伝導形式の第２の多結晶半導体材料層とを具える
ことを特徴とするバイポーラトランジスタ。 - 【請求項８】通常動作モード又は逆動作モードで動作し
得るバイポーラトランジスタにおいて、 第１の伝導形式である第１の単結晶半導体領域と、 上記第１の単結晶半導体領域とｐｎ接合する上記第１の
単結晶半導体領域に配置された第２の伝導形式をもつ第
２の単結晶半導体領域と、 所与のドーパント濃度を有し、上記第２の単結晶半導体
領域とｐｎ接合する上記第１の伝導形式である第３の単
結晶半導体領域と、 上記第３の単結晶半導体領域と階段接合する上記所与の
濃度よりかなり濃度の高いドーパント濃度を有する上記
第１の伝導形式の多結晶半導体材料層と、 上記第１、第２及び第３の単結晶半導体領域と絶縁され
間隔を置かれ、その一部が上記多結晶半導体材料層とコ
ンタクトするように配置された上記第１の伝導形式の単
結晶半導体のリーチスルー領域と、 上記多結晶半導体材料層に隣接して配置された耐火性金
属ケイ化物層と、 上記耐火性金属ケイ化物層に隣接して配置された高濃度
にドープされた他の多結晶半導体材料層と、 その表面が上記他の多結晶半導体材料層に隣接し、上記
他の多結晶半導体材料層と接着して配置される絶縁材料
層と、 上記絶縁材料層上に配置され、上記第１、第２及び第３
の半導体領域と上記リーチスルー領域と上記耐火性金属
ケイ化層及び上記多結晶半導体材料層並びに上記他の多
結晶半導体材料層とを囲むアイソレーシヨン領域とを具
えることを特徴とするバイポーラトランジスタ。 - 【請求項９】通常モードエミツタ及び逆モードエミツタ
を有する通常動作モード又は逆動作モードで動作し得る
バイポーラトランジスタにおいて、 多結晶通常モードエミツタと、 多結晶逆モードエミツタとを具えることを特徴とするバ
イポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/753,278 US5256896A (en) | 1991-08-30 | 1991-08-30 | Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor |
| US07/753278 | 1991-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176536A true JPH07176536A (ja) | 1995-07-14 |
| JP2528592B2 JP2528592B2 (ja) | 1996-08-28 |
Family
ID=25029967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200231A Expired - Lifetime JP2528592B2 (ja) | 1991-08-30 | 1992-07-02 | バイポ―ラ・トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5256896A (ja) |
| EP (1) | EP0530497A1 (ja) |
| JP (1) | JP2528592B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008514018A (ja) * | 2004-09-21 | 2008-05-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヘテロバイポーラ・トランジスタ（ＨＢＴ）およびその製作方法（ＢｉＣＭＯＳ技術におけるコレクタ形成方法） |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401036B1 (ko) | 1995-12-28 | 2003-11-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 에스오아이상에서자기정렬된수직바이폴라트랜지스터제조방법 |
| US5798677A (en) * | 1996-11-25 | 1998-08-25 | Motorola, Inc. | Tunable Quasi-stripline filter and method therefor |
| JP3075204B2 (ja) * | 1997-02-28 | 2000-08-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2344689A (en) * | 1998-12-07 | 2000-06-14 | Ericsson Telefon Ab L M | Analogue switch |
| SE519975C2 (sv) * | 1999-06-23 | 2003-05-06 | Ericsson Telefon Ab L M | Halvledarstruktur för högspänningshalvledarkomponenter |
| FR2799048B1 (fr) * | 1999-09-23 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire vertical auto-aligne |
| US6333235B1 (en) * | 2000-04-12 | 2001-12-25 | Industrial Technologyresearch Institute | Method for forming SiGe bipolar transistor |
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
| US7679164B2 (en) * | 2007-01-05 | 2010-03-16 | International Business Machines Corporation | Bipolar transistor with silicided sub-collector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244655A (ja) * | 1989-03-15 | 1990-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02278736A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3579058A (en) * | 1968-02-02 | 1971-05-18 | Molekularelektronik | Semiconductor module and method of its production |
| US4532003A (en) * | 1982-08-09 | 1985-07-30 | Harris Corporation | Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance |
| EP0170250B1 (en) * | 1984-07-31 | 1990-10-24 | Kabushiki Kaisha Toshiba | Bipolar transistor and method for producing the bipolar transistor |
| EP0212207A1 (de) * | 1985-07-19 | 1987-03-04 | Siemens Aktiengesellschaft | Bipolartransistorstruktur für integrierte Schaltungen mit hohen Schaltgeschwindigkeiten und Verfahren zu ihrer Herstellung |
| DE3528321A1 (de) * | 1985-08-07 | 1987-02-12 | Metallgesellschaft Ag | Verfahren zur herstellung von catecholboran |
| GB2181889A (en) * | 1985-10-19 | 1987-04-29 | Plessey Co Plc | Improvements relating to bipolar transistors |
| JPH0638424B2 (ja) * | 1986-07-31 | 1994-05-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4837177A (en) * | 1987-12-28 | 1989-06-06 | Motorola Inc. | Method of making bipolar semiconductor device having a conductive recombination layer |
| JPH03288469A (ja) * | 1990-04-04 | 1991-12-18 | Toshiba Corp | 半導体装置 |
-
1991
- 1991-08-30 US US07/753,278 patent/US5256896A/en not_active Expired - Fee Related
-
1992
- 1992-07-02 JP JP4200231A patent/JP2528592B2/ja not_active Expired - Lifetime
- 1992-07-30 EP EP92112976A patent/EP0530497A1/en not_active Withdrawn
-
1993
- 1993-02-02 US US08/012,217 patent/US5319239A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244655A (ja) * | 1989-03-15 | 1990-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02278736A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008514018A (ja) * | 2004-09-21 | 2008-05-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヘテロバイポーラ・トランジスタ（ＨＢＴ）およびその製作方法（ＢｉＣＭＯＳ技術におけるコレクタ形成方法） |
Also Published As
| Publication number | Publication date |
|---|---|
| US5256896A (en) | 1993-10-26 |
| US5319239A (en) | 1994-06-07 |
| JP2528592B2 (ja) | 1996-08-28 |
| EP0530497A1 (en) | 1993-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH05206151A (ja) | 半導体装置 | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JPH0241170B2 (ja) | ||
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS61265867A (ja) | 半導体装置 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2803187B2 (ja) | 半導体装置の製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPH04251935A (ja) | 半導体装置及びその製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3156592B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04251936A (ja) | 半導体装置及びその製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JPH077793B2 (ja) | 半導体装置の製造方法 | |
| JPH0618201B2 (ja) | 半導体装置の製造方法 | |
| JPS62141767A (ja) | 半導体装置およびその製造方法 | |
| JPS629226B2 (ja) | ||
| JPS6095967A (ja) | 半導体集積回路 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 |