JPH04251936A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特にバイポーラトランジスタ及びその製造
方法に関する。

【０００２】

【従来の技術】今日のＬＳＩ市場において、その殆どが
シリコンを用いたＬＳＩであり、その中で特に高速性が
要求されるものがシリコンバイポーラトランジスタであ
る。従来技術によるシリコンバイポーラトランジスタの
製造方法を、第５図を用いて説明する。

【０００３】例えばｐ型シリコン基板５０上にｎ＋　型
埋め込み層５２を形成し、このｎ＋　型埋込み層５２及
びｐ型シリコン基板５０上にｎ−　型コレクタ層５４を
エピタキシャル成長させる。そして図示しないが、ｎ−
　型コレクタ層５４側面には、ｐ＋　型素子分離領域を
形成し、ｎ−　型コレクタ層５４をｐｎ接合分離する。 また、ｎ−　型コレクタ層５４表面にフィールド酸化膜
５６を選択的に形成する。そしてこのフィールド酸化膜
５６によって分離されたｎ−　型コレクタ層５４にｎ型
不純物を添加して、ｎ＋　型埋込み層５２に達するｎ＋
　型コレクタ引出し領域５８を形成する。

【０００４】次いで、全面にエピタキシャル層を成長さ
せ、活性化領域のｎ−型コレクタ層５４上にｐ型単結晶
シリコン層からなるｐ型ベース領域６０を、フィールド
酸化膜５６上にｐ型多結晶シリコン層からなるベース引
出し領域６２をそれぞれ同時に形成する。続いて、この
ベース引出し領域６２を所定の形状にパターニングした
後、全面にシリコン酸化膜６４を堆積する。

【０００５】次いで、ｐ型ベース領域６０上のシリコン
酸化膜６４にコンタクト窓を開口した後、このコンタク
ト窓上にｎ型不純物を添加した多結晶シリコン層からな
るエミッタ引出し電極６６を形成する。そしてエミッタ
引出し電極６６からの固層拡散法により、ｐ型ベース領
域６０表面にｎ＋　型エミッタ領域６８を形成する。ま
た、シリコン酸化膜６４に開口したコンタクト窓を介し
て、ベース引出し領域６２及びｎ＋　型コレクタ引出し
領域５８上にＡｌ（アルミニウム）からなるベース電極
７０及びコレクタ電極７２をそれぞれ形成すると共に、
エミッタ引出し電極６６上にＡｌからなるエミッタ電極
７４を形成する。

【０００６】このようにしてシリコンバイポーラトラン
ジスタが作製される。

【０００７】

【発明が解決しようとする課題】ところで、このような
シリコンバイポーラトランジスタを用いて回路を構成し
た場合、その高速性を向上させるには、各端子に繋がる
寄生容量を減らすことが必要である。しかしながら、上
記従来のシリコンバイポーラトランジスタにおいては、
ｎ−型コレクタ層５４側面はｐ＋　型素子分離領域とｐ
ｎ接合分離され、またｎ−　型コレクタ層５４及びｎ＋
　型埋め込み層５２底面はｐ型シリコン基板５０とｐｎ
接合されている。従って、これらのｐｎ接合による寄生
容量が大きくなり、シリコンバイポーラ集積回路の回路
動作の高速動作を妨げている。

【０００８】この問題を解決するため、ｐ＋　型素子分
離領域によるｐｎ接合分離の代わりにＬＯＣＯＳ（Ｌｏ
ｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）
法によって生成した厚い酸化膜を用いたり、Ｕ字形やＶ
字形のトレンチアイソレーションを用いた素子分離がな
されるようになったが、それでもコレクタと基板との間
の寄生容量、特に高濃度のｎ＋　型埋め込み層５２底面
とｐ型シリコン基板５０との間のｐｎ接合による寄生容
量を無視することができず、高速化を図るうえでの大き
な問題となっていた。

【０００９】そこで本発明は、コレクタ基板間容量を大
幅に低減することにより、高速性を向上させることがで
きる半導体装置及びその製造方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】上記課題は、支持基板と
、前記支持基板上に形成された絶縁層と、前記絶縁層に
よって側面及び底面が囲まれると共に、表面に設けられ
たコレクタ領域及び前記コレクタ領域の周囲に設けられ
た高濃度コレクタ引出し領域を有し、前記コレクタ引出
し領域が前記コレクタ領域下面の単結晶シリコン層と前
記コレクタ領域側面の多結晶シリコン層とからなる半導
体層と、前記半導体層の前記コレクタ引出し領域上に形
成されたコレクタ電極とを備えていることを特徴とする
半導体装置によって達成される。

【００１１】また、上記課題は、第１導電型のシリコン
基板上に第１の絶縁層を形成した後、前記第１の絶縁層
を選択的にエッチングして前記シリコン基板表面を露出
する工程と、選択酸化により、露出した前記シリコン基
板表面の周囲に第２の絶縁層を形成する工程と、エピタ
キシャル成長により、前記第２の絶縁層によって周囲を
囲まれた前記シリコン基板上に第１導電型の単結晶シリ
コン層を形成すると同時に、前記第１及び第２の絶縁層
上に第１導電型の多結晶シリコン層を形成する工程と、
前記多結晶シリコン層及び前記単結晶シリコン層を前記
第１の絶縁層上面に達するまで研磨して平坦化し、前記
シリコン基板上の前記単結晶シリコン層と前記第２の絶
縁層上の前記多結晶シリコン層とからなる半導体層を形
成する工程と、前記半導体層表面に第１導電型の不純物
を導入する工程と、前記第１の絶縁層及び前記半導体層
上に第３の絶縁層を形成した後、前記第３の絶縁層と支
持基板とを張り合わせる工程と、熱処理により前記不純
物を拡散し、前記第２の絶縁層との界面近傍の前記単結
晶シリコン層及び前記多結晶シリコン層に高濃度のコレ
クタ引出し領域を形成する工程と、前記シリコン基板裏
面を前記第２の絶縁層に達するまで研磨して、前記半導
体層上に残存する前記シリコン基板と前記コレクタ引出
し領域によって周囲を囲まれた前記単結晶シリコン層と
からなるコレクタ領域を形成する工程と、前記第２の絶
縁層に開口したコンタクト窓を介して、前記コレクタ引
出し領域に接続するコレクタ電極を形成する工程とを有
することを特徴とする半導体装置の製造方法によって達
成される。

【００１２】

【作用】即ち本発明は、コレクタ領域及びコレクタ引出
し領域からなるコレクタの周囲が全て絶縁層によって囲
まれているため、特に高濃度のコレクタ引出し領域の側
面及び底面が絶縁層と接しているため、従来のｐｎ接合
によって形成されているコレクタと基板との間の容量が
大幅に低減される。従って、この寄生容量の低減により
、バイポーラトランジスタの高速性を向上させることが
できる。

【００１３】また、従来のバイポーラトランジスタの製
造方法においては、高濃度のコレクタ埋め込み層とコレ
クタ引出し領域とをそれぞれ２回の不純物導入によって
形成していたが、これら２つの領域の機能を兼ねている
コレクタ引出し領域を１回の不純物導入によって形成す
ることができる。

【００１４】

【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の一実施例によるバイポ
ーラトランジスタを示す断面図である。支持基板として
のシリコン基板３０上に、厚さ１μｍのシリコン酸化膜
２８が形成されている。このシリコン酸化膜２８上には
、半導体層が形成され、その側面及び一部上面をそれぞ
れシリコン酸化膜１２、１８によって囲まれている。 この半導体層表面にはｎ型コレクタ領域３２が形成され
、その周囲はｎ＋　型コレクタ引出し領域２６によって
取り囲まれている。そして半導体層のｎ＋　型コレクタ
引出し領域２６は、ｎ型コレクタ領域３２下面の単結晶
シリコン層とｎ型コレクタ領域３２側面の多結晶シリコ
ン層２２とからなっている。

【００１５】ｎ型コレクタ領域３２上には、ｐ型ベース
領域３４が形成されている。このｐ型ベース領域３４表
面にはｎ＋　型エミッタ領域４０が形成されている。そ
してｐ型ベース領域３４に接続するｐ型ベース引出し領
域３６はシリコン酸化膜３８に開口されたコンタクト窓
を介してＡｌからなるベース電極４４に接続されている
。 また、ｎ＋　型エミッタ領域４０はシリコン酸化膜３８
に開口されたコンタクト窓を介して多結晶シリコンから
なるｎ＋　型エミッタ引出し電極４２に接続され、この
ｎ＋　型エミッタ引出し電極４２上にＡｌからなるエミ
ッタ電極４６が形成されている。更にまた、半導体層の
ｎ＋　型コレクタ引出し領域２６上には、シリコン酸化
膜１８、３８に開口されたコンタクト窓を介してＡｌか
らなるコレクタ電極４８が形成され、ｎ＋　型コレクタ
引出し領域２６と接続されている。

【００１６】次に、図２乃至図４に示す工程図を用いて
、図１のバイポーラトランジスタの製造方法を説明する
。ｎ型シリコン基板１０上に、厚さ６００ｎｍのシリコ
ン酸化膜１２を熱酸化によって形成した後、フォトプロ
セスにより所定の形状にパターニングしたマスクを用い
てシリコン酸化膜１２の選択的なエッチングを行ない、
ｎ型シリコン基板１０表面を一部露出させる（図２（ａ
）参照）。

【００１７】次いで、露出したｎ型シリコン基板１０上
に、厚さ３０ｎｍのパッド酸化膜１４を形成した後、全
面に厚さ１００ｎｍのシリコン窒化膜１６を形成する（
図２（ｂ）参照）。次いで、フォトプロセスによりシリ
コン窒化膜１６及びパッド酸化膜１４を所定の形状にパ
ターニングし、露出したｎ型シリコン基板１０の中央部
近傍の所定の位置に残存させる（図２（ｃ）参照）。

【００１８】次いで、シリコン窒化膜１６をマスクとす
る選択酸化を行ない、露出したｎ型シリコン基板１０の
周辺部に厚さ６００ｎｍのシリコン酸化膜１８を形成す
る。その後、シリコン窒化膜１６及びパッド酸化膜１４
を除去し、再びｎ型シリコン基板１０表面を露出させる
（図２（ｄ）参照）。次いで、温度８００〜９００℃の
条件でエピタキシャル成長を行なう。このエピタキシャ
ル成長により、露出したｎ型シリコン基板１０上には厚
さ７００ｎｍのｎ型単結晶シリコン層２０が形成され、
同時にシリコン酸化膜１２、１８上には厚さ７００ｎｍ
のｎ型多結晶シリコン層２２が形成される。そしてこれ
ら単結晶シリコン層２０及び多結晶シリコン層２２は図
中の破線で示す面において接続している（図３（ａ）参
照）。

【００１９】次いで、所定の研磨剤とアルカリ系溶液を
用いて多結晶シリコン層２２及び単結晶シリコン層２０
を選択研磨し、平坦化する。この研磨はストッパーとし
て作用するシリコン酸化膜１２上面に達するまで行なう
。こうしてシリコン酸化膜１２、１８にその側面及び一
部底面を囲まれた平坦な半導体層２４が、即ちｎ型シリ
コン基板１０上の単結晶シリコン層２０とシリコン酸化
膜１８上の多結晶シリコン層２２とからなる半導体層２
４が形成される（図３（ｂ）参照）。

【００２０】次いで、イオン注入法を用いて、半導体層
２４表面にドーズ量１Ｅ１６ｃｍ−２の条件でＡｓをド
ーピングし、濃度１Ｅ２０ｃｍ−３のｎ＋　型不純物領
域２６ａを形成する。続いて、半導体層２４及びシリコ
ン酸化膜１２上に、厚さ１μｍのシリコン酸化膜２８を
堆積する。なお、このシリコン酸化膜２８はＣＶＤ（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　
）酸化膜であっても、またＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏ
ｓｐｈｏ−Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ　）であって
もよい（図３（ｃ）参照）。

【００２１】次いで、シリコン酸化膜２８上に支持基板
用のシリコン基板３０を張り合わせる。このとき、シリ
コン酸化膜２８はこの張り合わせ面における不均一な応
力が発生することを防止する。また、この張り合わせの
際の熱処理により、ｎ＋　型不純物領域２６ａ中のＡｓ
は活性化されると共に半導体層２４内に拡散される。と
ころで、Ａｓの拡散係数は多結晶シリコン層２２中の方
が単結晶シリコン層２０中よりも大きいため、半導体層
２４内の拡散においては、多結晶シリコン層２２を速い
速度で拡散し、半導体層２４とシリコン酸化膜１８との
界面にまで達する。

【００２２】このようにしてｎ型シリコン基板１０との
界面近傍のｎ型単結晶シリコン層２０の一部を残して、
その周囲の単結晶シリコン層２０及び多結晶シリコン層
２２に高濃度のｎ＋　型コレクタ引出し領域２６が形成
される（図４（ａ）参照）。次いで、ｎ型シリコン基板
１０をその裏面から研削、研磨する。この研削、研磨を
、ストッパーとして作用するシリコン酸化膜１８底面が
露出するまで行なうと、ｎ型単結晶シリコン層２０上に
ｎ型シリコン基板１０の一部が薄く残存する。そしてこ
の残存したｎ型シリコン基板１０とｎ型単結晶シリコン
層２０とでｎ型コレクタ領域３２を構成する。そして全
体を反転する（図４（ｂ）参照）。

【００２３】次いで、通常のバイポーラを形成する工程
と同様の工程により、バイポーラトランジスタを形成す
る。即ち、全面にｐ型シリコン層のエピタキシャル成長
を行なった後、そのシリコンエピタキシャル層を所定の
形状にパターニングする。このとき、ｎ型コレクタ領域
３２を構成するｎ型シリコン基板１０以外のシリコン酸
化膜１２上に残存するｎ型シリコン基板１０も一緒に除
去する。こうしてｎ型コレクタ領域３２上には単結晶シ
リコン層からなるｐ型ベース領域３４が形成されると共
に、シリコン酸化膜１８上には多結晶シリコン層からな
るｐ型ベース引出し領域３６が形成される。そしてこれ
らｐ型ベース領域３４とｐ型ベース引出し領域３６とは
図中の破線に示す面において接続している。

【００２４】次いで、全面にシリコン酸化膜３８を形成
した後、ｐ型ベース領域３４上の所定の場所にコンタク
ト窓を開口する。そしてｎ＋　型多結晶シリコン層を全
面に堆積した後、このｎ＋　型多結晶シリコン層からの
不純物拡散によりｐ型ベース領域３４表面にｎ＋　型エ
ミッタ領域４０を形成すると共に、この多結晶シリコン
層を所定の形状にパターニングしてｎ＋　型エミッタ引
出し電極４２を形成する。

【００２５】次いで、ｐ型ベース引出し領域３６上のシ
リコン酸化膜３８にコンタクト窓を開口すると共に、ｎ
＋　型コレクタ引出し領域２６を構成しているｎ＋　型
の多結晶シリコン層２２上のシリコン酸化膜１８、３８
にもコンタクト窓を開口する。続いて、全面にＡｌ層を
堆積した後、所定の形状にパターニングして、ｐ型ベー
ス引出し領域３６に接続するベース電極４４、エミッタ
引出し電極４２に接続するエミッタ電極４６、ｎ＋　型
コレクタ引出し領域２６に接続するコレクタ電極４８を
それぞれ形成する（図４（ｃ）参照）。

【００２６】このようにしてエピタキシャルベース・バ
イポーラトランジスタが作製される。このように本実施
例によれば、ｎ＋　型コレクタ引出し領域２６底面及び
側面には、その厚さを十分厚くとることができるシリコ
ン酸化膜２８、１２がそれぞれ設けられているため、コ
レクタと基板との間の寄生容量を大幅に低減することが
できる。従って、トランジスタ動作の高速化を向上させ
ることができる。

【００２７】また、従来のバイポーラトランジスタの製
造方法においては、コレクタ埋め込み層とコレクタ引出
し領域とをそれぞれ異なる工程において形成していたが
、本実施例によれば、この埋め込み層と引出し領域とを
兼ねるｎ＋　型コレクタ引出し領域２６を一度の不純物
拡散によって形成することができる。従って、工程の簡
略化を図ることができる。

【００２８】なお、上記実施例においては、エピタキシ
ャルベース・バイポーラトランジスタの場合について述
べたが、このタイプに限定されることはなく、上記実施
例のようなコレクタ構造を有するものであればよい。例
えばｎ型コレクタ領域３２表面に拡散によってベース領
域を形成する通常のバイポーラトランジスタであっても
よい。

【００２９】

【発明の効果】以上のように本発明によれば、支持基板
と、支持基板上に形成された絶縁層と、絶縁層によって
側面及び底面を囲まれると共に、表面に設けられたコレ
クタ領域及びコレクタ領域の周囲に設けられた高濃度コ
レクタ引出し領域を有し、コレクタ引出し領域がコレク
タ領域下面の単結晶シリコン層とコレクタ領域側面の多
結晶シリコン層とからなる半導体層と、半導体層のコレ
クタ引出し領域上に形成されたコレクタ電極とを備えて
いることにより、コレクタの周囲、特に高濃度のコレク
タ引出し領域の周囲が絶縁層で囲まれているため、コレ
クタ・基板間の寄生容量を低減することができる。

【００３０】これにより、半導体装置の高速性を向上す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるバイポーラトランジス
タの断面を示す断面図である。

【図２】図１に示すバイポーラトランジスタの製造方法
を説明する工程図（その１）である。

【図３】図１に示すバイポーラトランジスタの製造方法
を説明する工程図（その２）である。

【図４】図１に示すバイポーラトランジスタの製造方法
を説明する工程図（その３）である。

【図５】従来のバイポーラトランジスタの製造方法を説
明するための工程断面図である。

【符号の説明】

１０…ｎ型シリコン基板 １２、１８、２８、３８…シリコン酸化膜１４…パッド
酸化膜 １６…シリコン窒化膜 ２０…単結晶シリコン層 ２２…多結晶シリコン層 ２４…半導体層 ２６ａ…ｎ＋　型不純物領域 ２６…ｎ＋　型コレクタ引出し領域 ３０…シリコン基板 ３２…ｎ型コレクタ領域 ３４…ｐ型ベース領域 ３６…ｐ型ベース引出し領域 ４０…ｎ＋　型エミッタ領域 ４２…ｎ＋　型エミッタ引出し電極 ４４…ベース電極 ４６…エミッタ電極 ４８…コレクタ電極 ５０…ｐ型シリコン基板 ５２…ｎ＋　型埋め込み層 ５４…ｎ−　型コレクタ層 ５６…フィールド酸化膜 ５８…ｎ＋　型コレクタ引出し領域 ６０…ｐ型ベース領域 ６２…ベース引出し領域 ６４…シリコン酸化膜 ６６…エミッタ引出し電極 ６８…ｎ＋　型エミッタ領域 ７０…ベース電極 ７２…コレクタ電極 ７４…エミッタ電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　支持基板と、前記支持基板上に形成さ
   れた絶縁層と、前記絶縁層によって側面及び底面が囲ま
   れると共に、表面に設けられたコレクタ領域及び前記コ
   レクタ領域の周囲に設けられた高濃度コレクタ引出し領
   域を有し、前記コレクタ引出し領域が前記コレクタ領域
   下面の単結晶シリコン層と前記コレクタ領域側面の多結
   晶シリコン層とからなる半導体層と、前記半導体層の前
   記コレクタ引出し領域上に形成されたコレクタ電極とを
   備えていることを特徴とする半導体装置。
2. 【請求項２】　　第１導電型のシリコン基板上に第１の
   絶縁層を形成した後、前記第１の絶縁層を選択的にエッ
   チングして前記シリコン基板表面を露出する工程と、選
   択酸化により、露出した前記シリコン基板表面の周囲に
   第２の絶縁層を形成する工程と、エピタキシャル成長に
   より、前記第２の絶縁層によって周囲を囲まれた前記シ
   リコン基板上に第１導電型の単結晶シリコン層を形成す
   ると同時に、前記第１及び第２の絶縁層上に第１導電型
   の多結晶シリコン層を形成する工程と、前記多結晶シリ
   コン層及び前記単結晶シリコン層を前記第１の絶縁層上
   面に達するまで研磨して平坦化し、前記シリコン基板上
   の前記単結晶シリコン層と前記第２の絶縁層上の前記多
   結晶シリコン層とからなる半導体層を形成する工程と、
   前記半導体層表面に第１導電型の不純物を導入する工程
   と、前記第１の絶縁層及び前記半導体層上に第３の絶縁
   層を形成した後、前記第３の絶縁層と支持基板とを張り
   合わせる工程と、熱処理により前記不純物を拡散し、前
   記第２の絶縁層との界面近傍の前記単結晶シリコン層及
   び前記多結晶シリコン層に高濃度のコレクタ引出し領域
   を形成する工程と、前記シリコン基板裏面を前記第２の
   絶縁層に達するまで研磨して、前記半導体層上に残存す
   る前記シリコン基板と前記コレクタ引出し領域によって
   周囲を囲まれた前記単結晶シリコン層とからなるコレク
   タ領域を形成する工程と、前記第２の絶縁層に開口した
   コンタクト窓を介して、前記コレクタ引出し領域に接続
   するコレクタ電極を形成する工程とを有することを特徴
   とする半導体装置の製造方法。