JPH04217327A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特にシリコンバイポーラトランジスタ及び
その製造方法に関する。

【０００２】

【従来の技術】今日のＬＳＩ市場において、その殆どが
シリコンを用いたＬＳＩであり、その中で特に高速性が
要求されるものがシリコンバイポーラトランジスタであ
る。従来技術によるシリコンバイポーラトランジスタの
製造方法を、第７図を用いて説明する。

【０００３】例えばｐ型シリコン基板５２上にｎ＋　型
埋め込み層５４を形成し、このｎ＋　型埋込み層５４上
にｎ−　型コレクタ層５６をエピタキシャル成長させる
。このｎ−　型コレクタ層５６表面にＬＯＣＯＳ（Ｌｏ
ｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）
法によりフィールド酸化膜５８を選択的に形成し、ｎ−
　型コレクタ層５６を分離する。そして素子分離領域の
フィールド酸化膜５８領域にｐ型シリコン基板５２にま
で達する深いＵ溝を設け、このＵ溝内にシリコン酸化膜
６０を介して多結晶シリコン層６２を充填してＵカット
・アイソレーションを形成する。また、フィールド酸化
膜５８によって分離されたｎ−　型コレクタ層５６にｎ
型不純物を添加して、ｎ＋　型埋込み層５４に達するｎ
＋　型コレクタ引出し領域６４を形成する。

【０００４】次いで、例えばフォト・エピタキシャル法
を用いて、全面にエピタキシャル層を成長させ、活性化
領域のｎ−　型コレクタ層５６上にｐ型単結晶シリコン
層からなるｐ型ベース領域６６を、フィールド酸化膜５
８上にｐ型多結晶シリコン層からなるベース引出し領域
６８をそれぞれ形成する。続いて、このベース引出し領
域６８を所定の形状にパターニングした後、全面にシリ
コン酸化膜７０を堆積する。

【０００５】次いで、ｎ＋　型コレクタ引出し領域６４
及びｐ型ベース領域６６上のシリコン酸化膜７０にコン
タクト窓を開口した後、これらのコンタクト窓上にｎ型
不純物を添加した多結晶シリコン層からなるコレクタ引
出し電極７２及びエミッタ引出し電極７４を形成する。 そしてエミッタ引出し電極７４からの固層拡散法により
、ｐ型ベース領域６６表面にｎ＋　型エミッタ領域７６
を形成する。

【０００６】また、ベース引出し領域６８上のシリコン
酸化膜７０にコンタクト窓を開口した後、このコンタク
ト窓内にｐ型不純物を添加した多結晶シリコン層からな
るベース引出し電極７８を形成する。更に、エミッタ引
出し電極７４、ベース引出し電極７８及びコレクタ引出
し電極７２上にＡｌ（アルミニウム）からなるエミッタ
電極８０、ベース電極８２及びコレクタ電極８４をそれ
ぞれ形成する。

【０００７】このようにして、シリコンバイポーラトラ
ンジスタが作製される。

【０００８】

【発明が解決しようとする課題】ところで、上記従来の
シリコンバイポーラトランジスタを用いて回路を構成し
た場合、その高速性を向上させるには、各端子に繋がる
寄生抵抗及び寄生容量を減らすこと、更にはキャリア走
行時間を短縮するためにベース膜厚を薄くすることが必
要である。

【０００９】しかしながら、現在までに開発されている
バイポーラトランジスタにおいては、ベース膜厚が薄く
なることによりベース抵抗が増大し、ベース膜厚とベー
ス抵抗は高速化を図る上においてトレードオフの関係と
なっている。また、上記従来のシリコンバイポーラトラ
ンジスタの製造方法においては、高速化に最も寄与が大
きいベース・コレクタ容量は、リソグラフィーの合わせ
余裕の必要から、減少させることに大きな限界がある。 更にまた、エミッタの開口部が０．２μｍ程度にまで微
細化されてきており、その際シリコン底面の酸化膜を完
全に除去することが難しいため、エミッタ抵抗の増大を
招いている。

【００１０】このような問題により、従来の製造方法に
よるシリコンバイポーラ集積回路の回路動作の高速化は
限界にきている。そこで本発明は、ベース領域の厚さを
薄く制御し、またベース・コレクタ間容量を大幅に低減
し、更にエミッタ抵抗の増大を抑制することにより、高
速性を向上させることができる半導体装置及びその製造
方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題は、半導体基板
と、前記半導体基板上に形成された凸形状のコレクタ層
と、前記コレクタ層の凸部上面及び側面に形成されたベ
ース層と、前記コレクタ層の凸部側面に第１の絶縁膜を
介して形成されると共に、前記ベース層側面と接続して
いるベース引出し層と、前記ベース層上面に接続するよ
うに形成されると共に、前記ベース引出し層と第２の絶
縁層を介して分離されているエミッタ層とを有すること
を特徴とする半導体装置によって達成される。

【００１２】また、上記の半導体装置において、前記ベ
ース層がエピタキシャル成長法により形成されているこ
とを特徴とする半導体装置によって達成される。上記課
題は、半導体基板上に第１導電型の不純物層をエピタキ
シャル成長した後、前記不純物層をメサエッチングして
凸形状のコレクタ層を形成する工程と、前記コレクタ層
の凸部周囲に第１の絶縁層を形成すると共に、前記第１
の絶縁層から上方に突出した前記コレクタ層の凸部上面
及び側面に第２の絶縁層を形成する工程と、前記第２の
絶縁層を介して前記コレクタの凸部側面と分離された第
１の多結晶シリコン層を、前記第１の絶縁層上に形成す
る工程と、前記第１の絶縁層から上方に突出した前記コ
レクタ層の凸部上面及び側面の前記第２の絶縁層を除去
した後、エピタキシャル成長法により、前記コレクタ層
の凸部上面及び側面に第２導電型の単結晶シリコン層か
らなるベース層を形成すると同時に、前記第１の絶縁層
上に第２導電型の第２の多結晶シリコン層を形成する工
程と、前記第１及び第２の多結晶シリコン層に第２導電
型の不純物を添加した後、所定の形状にパターニングし
てベース引出し層を形成する工程と、全面に第３の絶縁
層を形成した後、前記ベース層上の前記第３の絶縁層に
コンタクト窓を開口し、前記ベース層上面全体を露出す
る工程と、全面に第１導電型の第３の多結晶シリコン層
を形成した後、所定の形状にパターニングして、前記第
２のベース引出し層と前記第３の絶縁層を介して分離さ
れると共に、前記コンタクト窓を介して前記ベース層上
面に接続するエミッタ層を形成する工程とを有すること
を特徴とする半導体装置の製造方法によって達成される
。

【００１３】また、上記の半導体装置の製造方法におい
て、前記ベース層上に開口するコンタクト窓の大きさを
前記ベース層上面の面積よりも大きくして前記ベース層
上面全体を露出させ、前記エミッタ層を前記ベース層上
面全体と接続させることを特徴とする半導体装置の製造
方法によって達成される。

【００１４】

【作用】即ち本発明によれば、凸形状のコレクタ層の凸
部上面及び側面に例えばエピタキシャル成長法によって
ベース層を形成すると共に、このベース層上面全体に接
続するエミッタ層が形成されているため、コレクタ層の
凸部側面に形成されたベース層の長さを十分小さく制御
することにより、ベース層とコレクタ層との接合部のほ
とんど全てを活性領域とすることができ、従ってベース
・コレクタ間容量を大幅に低減することができる。そし
てコレクタ層の凸部の幅を十分小さく制御することによ
り、ベース幅を減少させることができ、従ってベース・
コレクタ間容量を更に小さくすることができる。

【００１５】また、ベース層の厚さはエピタキシャル成
長法によって高精度に制御することができるため、その
厚さを十分薄くすることによりキャリア走行速度を短縮
することができる。更に、ベース層上面に開口されたコ
ンタクト窓を介してそのベース層上面全体に接続するエ
ミッタ層が形成されているが、このコンタクト窓を十分
広く開口することにより、エミッタ層とベース層との接
合面積とは無関係にエミッタ層の大きさ及び形状を制御
することができるため、また微細化に伴いエッチング除
去が困難であったベース層上の自然酸化膜等を完全に除
去することができるため、エミッタ抵抗の増大を抑制す
ることができる。

【００１６】

【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の一実施例によるシリコ
ンバイポーラトランジスタを示す断面図である。ｐ型シ
リコン基板１０上に、ｎ＋　型コレクタ埋込み層１２が
形成されている。このｎ＋　型コレクタ埋込み層１２上
には、凸形状のｎ−　型コレクタ層１４と同じ凸形状の
ｎ＋　型コレクタコンタクト層１６とが形成されている
。ｎ−　型コレクタ層１４の凸部上面及び側面には、エ
ピタキシャル成長法によって形成された単結晶シリコン
層からなるｐ型ベース層１８が形成されている。また、
ｎ−　型コレクタ層１４の凸部側面のｐ型ベース層１８
に接続する多結晶シリコン層からなるｐ型ベース引出し
層２０が形成されている。そしてこのｐ型ベース引出し
層２０は、ｎ＋　型コレクタ埋込み層１２とはシリコン
窒化膜２１及びシリコン酸化膜２２を介して、またｎ−
　型コレクタ層１４とはその側面に形成されたシリコン
酸化膜２４を介して、それぞれ分離されている。

【００１７】また、ｐ型ベース層１８上には、多結晶シ
リコン層からなるｎ＋型エミッタ層２６が形成され、ｎ
−　型コレクタ層１４の凸部上面のｐ型ベース層１８上
面全体と接続していると共に、ｐ型ベース引出し層２０
とはシリコン酸化膜２８を介して分離されている。そし
てｎ＋　型コレクタコンタクト層１６上には、多結晶シ
リコン層からなるｎ型コレクタ電極３０が形成されてい
る。 更に、図示しないが、シリコン酸化膜２８に開口された
コンタクト窓を介して、ｐ型ベース引出し層２０に接続
されたベース電極が形成されている。

【００１８】次に、図２乃至図６に示す工程図を用いて
、図１のシリコンバイポーラトランジスタの製造方法を
説明する。ｐ型シリコン基板１０上に、エピタキシャル
成長法を用いて、ｎ＋　型コレクタ埋込み層１２及び濃
度１Ｅ１６乃至１Ｅ１７ｃｍ−３のｎ−　型エピタキシ
ャル層３２を順に成長させる。続いて、幅０．２乃至０
．４μｍの活性領域形成予定領域とコレクタコンタクト
形成予定領域を残してメサエッチングを施し、２つの凸
部３４，３６を形成する（図２（ａ）参照）。

【００１９】次いで、全面にシリコン窒化膜２１を堆積
する。続いて、全面に十分な厚さの多結晶シリコン層３
８を堆積した後、凸部３４，３６上面上のシリコン窒化
膜２１が露出するまで多結晶シリコン層３８の研磨を行
なって、平坦化する。更に、多結晶シリコン層３８をコ
ントロールエッチングして半分の厚さにし、再び凸部３
４，３６を多結晶シリコン層３８から上方に突出させる
（図２（ｂ）参照）。

【００２０】次いで、この多結晶シリコン層３８を酸化
してシリコン酸化膜２２を形成する。このとき、このシ
リコン酸化膜２２は、シリコン窒化膜２１によって覆わ
れた凸部３４，３６側面を埋め込んでしまう。続いて、
凸部３４，３６上面上の露出したシリコン窒化膜２１を
エッチング除去して、凸形状のｎ−　型エピタキシャル
層３２上面を露出させる（図３（ａ）参照）。

【００２１】次いで、所定の形状にパターニングしたレ
ジスト４０をマスクとして、凸部３４のｎ−　型エピタ
キシャル層３２にＡｓ＋　イオンのイオン注入を行ない
、ｎ＋　型コレクタ埋込み層１２と接続するｎ＋　型コ
レクタコンタクト層１６を形成する。そして他方の凸部
３４のｎ−　型エピタキシャル層３２は、そのままでｎ
−　型コレクタ層１４となる（図３（ｂ）参照）。

【００２２】次いで、レジスト４０を除去した後、シリ
コン酸化膜２２をコントロールエッチングして、シリコ
ン窒化膜２１に覆われた凸形状のｎ−　型コレクタ層１
４及びｎ＋　型コレクタコンタクト層１６の側面を一部
露出する。このエッチングによってシリコン酸化膜２２
の膜厚は０．５μｍ程度となり、このシリコン酸化膜２
２から上方に突出する凸形状のｎ−　型コレクタ層１４
及びｎ＋　型コレクタコンタクト層１６の高さは０．３
５μｍ程度となる。続いて、ｎ−　型コレクタ層１４及
びｎ＋　型コレクタコンタクト層１６の側面を覆ってい
るシリコン窒化膜２１を除去した後、凸形状のｎ−　型
コレクタ層１４及びｎ＋　型コレクタコンタクト層１６
の露出した上面及び側面を熱酸化して、厚さ２０乃至５
０ｎｍのシリコン酸化膜２４を形成する（図４（ａ）参
照）。

【００２３】次いで、全面に十分な厚さの多結晶シリコ
ン層を堆積した後、研磨工程を用いて、凸形状のｎ−　
型コレクタ層１４及びｎ＋　型コレクタコンタクト層１
６上面上のシリコン酸化膜２４が露出するまで研磨し、
平坦化を行なう。更に、この多結晶シリコン層をコント
ロールエッチングして、その厚さを０．２μｍ程度にま
で減少させて、ノンドープの多結晶シリコン層４２を形
成する。このエッチングにより、多結晶シリコン層４２
から上方に突出したｎ−型コレクタ層１４及びｎ＋　型
コレクタコンタクト層１６の高さは、ほぼ０．１５μｍ
程度となる（図４（ｂ）参照）。

【００２４】次いで、凸形状のｎ−　型コレクタ層１４
上面及び側面のシリコン酸化膜２４を選択的に除去した
後、エピタキシャル成長を行なう。これにより、露出し
ているｎ−　型コレクタ層１４の上面及び側面には単結
晶シリコン層からなるｐ型ベース層１８が形成されると
共に、多結晶シリコン層４２及びシリコン酸化膜２４上
には多結晶シリコン層からなるｐ型の多結晶シリコン層
４４が形成される。勿論、これらｐ型ベース層１８と多
結晶シリコン層４４とは連続的に接続している（図５（
ａ）参照）。

【００２５】次いで、ｐ型ベース層１８を覆う所定の形
状のレジスト４８をマスクとして、多結晶シリコン層４
２，４４にドーズ量１Ｅ１５乃至５Ｅ１５ｃｍ−２のＢ
＋　イオンのイオン注入を行ない、濃度１Ｅ１８乃至１
Ｅ１９ｃｍ−３のｐ型の多結晶シリコン層４６を形成す
る（図５（ｂ）参照）。次いで、レジスト４８を除去し
た後、全面に厚さ５０ｎｍ程度のシリコン窒化膜（図示
せず）を堆積する。このシリコン窒化膜は、後の工程に
おいてエミッタコンタクト窓を開口する際のエッチング
ストッパーとしての役割を出させるためのものであり、
またコンタクト窓開口の際のＲＩＥ（反応性イオンエッ
チング）におけるｐ型ベース層１８へのイオンのダメー
ジを防止するためのものである。続いて、所定の形状の
レジストをマスクとするエッチングにより、多結晶シリ
コン層４６のパターニングを行ない、ｐ型ベース引出し
層２０を形成する。更に、全面にシリコン酸化膜２８を
堆積する（図６（ａ）参照）。

【００２６】次いで、ｐ型ベース層１８上方のシリコン
酸化膜２８を選択的にエッチングしエミッタコンタクト
窓を開口する。このとき、このコンタクト窓の大きさは
、ｐ型ベース層１８上面全体を露出させるのみならず、
それを含めた十分に大きな任意の形状にすることができ
る。これにより、従来技術においてコンタクト窓の微細
化に伴って生じるｐ型ベース層１８表面の自然酸化膜等
の残留を防止することができる。同様にして、ｎ＋　型
コレクタコンタクト層１６上のシリコン酸化膜２８の選
択的なエッチングを行ない、コレクタコンタクト窓を開
口する。

【００２７】続いて、全面に多結晶シリコン層を堆積し
た後、Ａｓ＋　イオンをイオン注入し、更に所定の形状
にパターニングして、ｐ型ベース層１８の上方全面に接
続するｎ＋　型エミッタ層２６とｎ＋　型コレクタコン
タクト層１６に接続するコレクタ電極３０とをそれぞれ
形成する（図６（ａ）参照）。なお、図示しないが、同
様にしてｐ型ベース引出し層２０上のシリコン酸化膜２
８を選択的にエッチングしてベースコンタクト窓を開口
し、同様にして、ベース電極を形成する。

【００２８】このように本実施例によれば、凸形状のｎ
−　型コレクタ層１４の凸部上面及び側面には、エピタ
キシャル成長法によって形成されたｐ型ベース層１８が
形成されているため、このｐ型ベース層１８の厚さを高
精度に制御することができ、従ってその厚さを十分薄く
することによりキャリア走行速度を短縮することができ
る。

【００２９】また、ｐ型ベース層１８上面全体にｎ＋　
型エミッタ層２６が接続しているため、ｎ−　型コレク
タ層１４の凸部側面に形成されたｐ型ベース層１８の長
さを十分小さく制御することにより、ｎ−　型コレクタ
層１４とｐ型ベース層１８とのｐｎ接合部のほとんど全
てを活性領域とすることができ、従ってベース・コレク
タ間容量を大幅に低減することができる。

【００３０】また、ｎ−　型コレクタ層１４の凸部の幅
を十分小さく制御することにより、ベース幅を減少させ
ることができるため、ｎ−　型コレクタ層１４とｐ型ベ
ース層１８とのｐｎ接合面積が減少し、従ってベース・
コレクタ間容量を更に小さくすることができる。更に、
ｐ型ベース層１８上に開口するエミッタコンタクト窓は
、ｐ型ベース層１８の大きさに規定されることなく十分
に大きな任意の形状にすることができるため、ｐ型ベー
ス層１８表面の自然酸化膜等を完全に除去することがで
き、従ってエミッタ抵抗の増大を抑制することができる
。

【００３１】このようにして、シリコンバイポーラトラ
ンジスタの高速化を実現することができる。

【００３２】

【発明の効果】以上のように本発明によれば、凸形状の
コレクタ層と、コレクタ層の凸部上面及び側面に例えば
エピタキシャル成長法によって形成されたベース層と、
ベース層上面に接続するように形成されたエミッタ層と
を有することことにより、コレクタ層の凸部側面に形成
されたベース層の長さを十分小さく制御してベース層と
コレクタ層との接合部のほとんど全てを活性領域とする
ことができため、またコレクタ層の凸部の幅を十分小さ
く制御してベース幅を減少させることができるため、ベ
ース・コレクタ間容量を大幅に低減することができる。

【００３３】また、ベース層の厚さをエピタキシャル成
長法によって高精度に制御して十分に薄くすることがで
きるため、キャリア走行速度を短縮することができる。 更に、ベース層とエミッタ層とが全面に接続するコンタ
クト窓をその接合面積とは無関係に十分大きな任意の大
きさに開口し、ベース層上の自然酸化膜等を完全に除去
することができるため、エミッタ抵抗の増大を抑制する
ことができる。

【００３４】これにより、半導体装置の高速化を実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるシリコンバイポーラト
ランジスタを示す断面図である。

【図２】図１におけるシリコンバイポーラトランジスタ
の製造方法を説明する工程図（その１）である。

【図３】図１におけるシリコンバイポーラトランジスタ
の製造方法を説明する工程図（その２）である。

【図４】図１におけるシリコンバイポーラトランジスタ
の製造方法を説明する工程図（その３）である。

【図５】図１におけるシリコンバイポーラトランジスタ
の製造方法を説明する工程図（その４）である。

【図６】図１におけるシリコンバイポーラトランジスタ
の製造方法を説明する工程図（その５）である。

【図７】従来のバイポーラトランジスタを示す断面図で
ある。

【符号の説明】

１０…ｐ型シリコン基板 １２…ｎ＋　型コレクタ埋込み層 １４…ｎ−　型コレクタ層 １６…ｎ＋　型コレクタコンタクト層 １８…ｐ型ベース層 ２０…ｐ型ベース引出し層 ２１…シリコン窒化膜 ２２，２４，２８…シリコン酸化膜 ２６…ｎ＋　型エミッタ層 ３０…ｎ型コレクタ電極 ３２…ｎ−　型エピタキシャル層 ３４，３６…凸部 ３８…多結晶シリコン層 ４０，４８…レジスト ４２，４４，４６…多結晶シリコン層 ５２…ｐ型シリコン基板 ５４…ｎ＋　型埋め込み層 ５６…ｎ−　型コレクタ層 ５８…フィールド酸化膜 ６０，７０…シリコン酸化膜 ６２…多結晶シリコン層 ６４…ｎ＋　型コレクタ引出し領域 ６６…ｐ型ベース領域 ６８…ベース引出し領域 ７２…コレクタ引出し電極 ７４…エミッタ引出し電極 ７６…ｎ＋　型エミッタ領域 ７８…ベース引出し電極 ８０…エミッタ電極 ８２…ベース電極 ８４…コレクタ電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　半導体基板と、前記半導体基板上に形
   成された凸形状のコレクタ層と、前記コレクタ層の凸部
   上面及び側面に形成されたベース層と、前記コレクタ層
   の凸部側面に第１の絶縁膜を介して形成されると共に、
   前記ベース層側面と接続しているベース引出し層と、前
   記ベース層上面に接続するように形成されると共に、前
   記ベース引出し層と第２の絶縁層を介して分離されてい
   るエミッタ層とを有することを特徴とする半導体装置。
2. 【請求項２】　　請求項１記載の半導体装置において、
   前記ベース層がエピタキシャル成長法により形成されて
   いることを特徴とする半導体装置。
3. 【請求項３】　　半導体基板上に第１導電型の不純物層
   をエピタキシャル成長した後、前記不純物層をメサエッ
   チングして凸形状のコレクタ層を形成する工程と、前記
   コレクタ層の凸部周囲に第１の絶縁層を形成すると共に
   、前記第１の絶縁層から上方に突出した前記コレクタ層
   の凸部上面及び側面に第２の絶縁層を形成する工程と、
   前記第２の絶縁層を介して前記コレクタの凸部側面と分
   離された第１の多結晶シリコン層を、前記第１の絶縁層
   上に形成する工程と、前記第１の絶縁層から上方に突出
   した前記コレクタ層の凸部上面及び側面の前記第２の絶
   縁層を除去した後、エピタキシャル成長法により、前記
   コレクタ層の凸部上面及び側面に第２導電型の単結晶シ
   リコン層からなるベース層を形成すると同時に、前記第
   １の絶縁層上に第２導電型の第２の多結晶シリコン層を
   形成する工程と、前記第１及び第２の多結晶シリコン層
   に第２導電型の不純物を添加した後、所定の形状にパタ
   ーニングしてベース引出し層を形成する工程と、全面に
   第３の絶縁層を形成した後、前記ベース層上の前記第３
   の絶縁層にコンタクト窓を開口し、前記ベース層上面全
   体を露出する工程と、全面に第１導電型の第３の多結晶
   シリコン層を形成した後、所定の形状にパターニングし
   て、前記第２のベース引出し層と前記第３の絶縁層を介
   して分離されると共に、前記コンタクト窓を介して前記
   ベース層上面に接続するエミッタ層を形成する工程とを
   有することを特徴とする半導体装置の製造方法。
4. 【請求項４】　　請求項３記載の半導体装置の製造方法
   において、前記ベース層上に開口するコンタクト窓の大
   きさを前記ベース層上面の面積よりも大きくして前記ベ
   ース層上面全体を露出させ、前記エミッタ層を前記ベー
   ス層上面全体と接続させることを特徴とする半導体装置
   の製造方法。