JPH04192336A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に超高速バイポーラト
ランジスタ、およびこのバイポーラを適用したＢｉＣＭ
Ｏ８構造に関する。

〔従来の技術〕

バイポーラトランジスタの微細化と高性能化を実現する
ためには、ベース構造の選択が重要な技術課題である。

第１０図は、バイポーラトランジスタが構成された半導
体装置の従来技術の断面図である。この構造は、特開昭
６３−２８９８６３号公報及び特開平１−１７３６４２
号に記載されているものと同様のものである。同図にお
いて、Ｐ型半導体基板１にＮ型の高濃度埋込層４１、Ｎ
型低濃度層４２、Ｐ型半導体領域２１、およびＮ型半導
体領域１１が形成され、それぞれ高濃度コレクタ領域、
低濃度コレクタ領域、ベース領域、およびエミッタ領域
として機能し縦型ｎｐｎバイポーラトランジスタを構成
する。

ベース領域２１の側壁には多結晶シリコン層２２が接続
し、絶縁膜２３上を外方に延在し窓２４が開孔され、該
窓２４を介して金属材料からなるベース電極端子へ接続
される。このように、多結晶シリコンＭ２２は、ベース
電極端子に加えられた電気信号をベース領域２１へ伝え
る機能を有し、この意味で一般にベース引き出し電極と
呼ばれる。

一般に、バイポーラトランジスタのベース領域２１は、
その直上にエミッタ領域１１が形成されている真性ベー
ス領域２１０と、それ以外の外部領域、これは外部ベー
ス領域２１１と一般に呼ばれるものであるが、これら２
者から構成されている。上記従来構造の場合には、外部
ベース領域２１１の中にベース電極と接続する為の窓２
４を設ける必要がないので、外部ベース領域２１１の面
積を小さくすることができる。さらに、ベース引き出し
電極２２が外部ベース領域２１１の外側壁、つまり横か
ら引き出されているため、公知のバイポーラ構造の中で
は最も外部ベース領域２１１の面積を小さくすることが
できる。

〔発明が解決しようとする課題〕

上記従来のバイポーラトランジスタでは、第１０図に示
す断面図で明らかな様に、凹形状をしたベース領域の外
側壁１００とベース引出し電極２２の上面に設けた第２
の絶縁膜２３ｃの開口部９Ｃとが一致し、この開口部９
Ｃの中に外部ベース領域２１１と真性ベース領域２１０
を形成している構造のため、バイポーラの特性を決める
エミッタ寸法が該絶縁膜２３ｃの開口部９Ｃの寸法に加
えて、凹部形状をしたベース領域２１のうち周辺の突出
部の寸法によっても左右される。しかし、これら両者の
寸法を同時に制御して製造することが難しいため、微細
なエミッタ構造を有する高性能なバイポーラを提供する
ことができなかった。

さらに、ベース領域２１の内側壁２１２にテーパがつい
ているため、エミッタ用多結晶シリコン５０と外部ベー
ス領域２１１とを電気的に分離する絶縁膜３０の厚膜化
が難しく、エミッタ・ベース間の寄生容量の低減が図れ
ない。その結果、バイポーラの高速性が損なわれてしま
うこと、さらに、場合によってはエミッタ・ベース間の
ショートという重大な事故を招きかねない、等の欠点を
有していた。

本発明の目的は、高性能なバイポーラを実現する為に不
可欠な微細なエミッタ幅を高精度に制御できるベース構
造を有する半導体装置及びその製造方法を提供すること
にある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は、コレクタ領域上に
形成された第１絶縁膜と、この第１絶縁膜上に形成され
た第１導電型の第１半導体層より成るベース引出電極と
、凹形状に形成され前記コレクタ領域及びベース引出電
極にそれぞれ接続された第１導電型の第２半導体層より
成るベース層と、このベース層の中に形成された第２導
電型のエミッタ層と、前記ベース引出電極上に形成され
た第２絶縁膜と、を備えた半導体装置において、前記第
２絶縁膜の開口幅と前記ベース層の凹形状の内側壁の幅
とが略一致して形成されたことを特徴とするものである
。

また、本発明は、コレクタ領域上に形成された第１絶縁
膜と、この第１絶縁膜上に形成された第１導電型の第１
半導体層より成るベース引出電極と、凹形状に形成され
前記コレクタ領域及びベース引出電極にそれぞれ接続さ
れた第１導電型の第２半導体層より成るベース層と、こ
のベース層の中に形成された第２導電型のエミッタ層と
、前記ベース引出電極上に形成された第２ｖＡ縁膜と、
を備えた半導体装置において、前記ベース引出電極の開
口幅が前記第２＃ｔＩＡ縁膜の開口幅より小さく形成さ
れたことを特徴とするものである。

また、本発明は、コレクタ領域上に形成された第１絶縁
膜と、この第１絶縁膜上に形成された第１導電型の第１
半導体層より成るベース引出電極と、凹形状に形成され
前記コレクタ領域及びベース引出電極にそれぞれ接続さ
れた第１導電型の第２半導体層より成るベース層と、こ
のベース層の中に形成された第２導電型のエミッタ層と
、前記ベース引出電極上に形成された第２絶縁膜と、を
備えた半導体装置において、前記凹形状のベース層内に
形成されるエミッタ・ベース分離用絶縁膜の外側面が前
記コレクタ領域が形成されている基板の面に対して垂直
に形成されていることを特徴とするものである。前記装
置のいずれかにおいて、第１ｉ１ｆｉ縁膜は素子分離Ｍ
ａ膜と素子形成領域表面に形成されたシリコン酸化膜と
から成り、該シリコン酸化膜が前記素子分離絶縁膜より
薄く形成されているものがよい。

また、本発明は、コレクタ領域上に第１絶縁膜を形成す
る工程と、第１絶縁膜上に多結晶シリコンを堆積した後
、所望形状に加工してベース引出電極を形成する工程と
、このベース引出電極を含む全面に第２絶縁膜を形成す
る工程と、この第２Ｍｅ膜をドライエツチングして開口
部を形成する工程と、震畠された前記多結晶シリコンの
層を異方性ドライエツチングして前記開口部と略同一面
積の開口部を形成する工程と、等方性のドライエツチン
グに変更して多結晶シリコンの部分を選択的にエツチン
グして該多結晶シリコンがアンダーカットされた開口部
を形成する工程と、第１絶縁膜の前記エツチングにより
露出された部分をエツチングして開口部を形成しコレク
タ領域を露出させる工程と、該コレクタ領域及び前記多
結晶シリコンの面よりエピタキシャル成長させて第２半
導体磨より成る凹形状のベース層を形成する工程と、全
面にシリコン酸化膜を堆積した後、異方性ドライエツチ
ングして前記第２絶縁膜の開口部と前記ベース層の内側
壁にエミッタ・ベース分離用絶縁膜を形成する工程と、
全面に多結晶シリコン膜を堆積した後、この多結晶シリ
コン膜を介して前記ベース層中にエミッタ層を形成する
工程と、を含むことを特徴とするものであるにこで、ア
ンダーカットの輻はエピタキシャル成長させて形成する
ベース層の膜厚と略同一寸法に設定されているものがよ
い。また、第１絶縁膜は多結晶シリコンの層に代えて、
多結晶シリコンと高融点金属材料のシリサイド層との積
層を用いるものがよい。

また、本発明は、バイポーラトランジスタとＣＭＯＳト
ランジスタを同一チップ上に形成した半導体装置におい
て、バイポーラトランジスタは前記のいずれかの半導体
装置の構造であることを特徴とするものである。ここで
、ＣＭＯ’Ｓ）−ランジスタのゲート酸化膜を前記バイ
ポーラトランジスタの第１Ｍｍ膜、ＣＭＯＳトランジス
タのゲート電極をバイポーラトランジスタのベース引出
電極と共用したものがよい。

〔作用〕

上記した構成によれば、第２半導体層より成る凹形状の
ベース層の内側壁の幅のみがエミッタ帳を決める構造因
子となり、周辺の突出した外部ベース領域は単にベース
引出し電極と真性ベース層とを電気的に接続する半導体
層としてのみ作用するだけとなり、従来構造の欠点であ
った、外部ベース層が真性エミッタ層の寸法に関与して
しまう問題点を解消できる。さらに、ベース層の内側壁
面と、ベース引出し電極の上面に設けた第２絶縁膜の開
口部側面とが一致して半導体基板に対して垂直な面を構
成することから、該垂直な側面に絶縁膜を厚く形成する
ことが容易になり、エミッタ用多結晶シリコンと外部ベ
ース領域とを低容量でかつ、電気的にも良好に分離して
形成することができる。

〔実施例〕

第１図は、本発明のバイポーラトランジスタの主要断面
図を示す、この図において、たとえばＰ型のシリコン基
板１内に形成されたｎ十型埋込層４１の上に、ｎ型エピ
タキシャル層４２が設けられバイポーラのコレクタ層を
形成する。このコレクタ層はその表−面にシリコン酸化
膜等の素子分離絶縁膜２３ａを形成することで素子形成
領域となる幾つかの島状領域に分離されている。それぞ
れの素子形成領域には上記の素子分離絶縁膜２３ａを開
口してエミッタ層とベース層とが形成される開口領域と
、コレクタ引出し層とを形成する開口領域がある。この
うち少くともエミッタ、ベース層を形成すべき開口領域
にはシリコン酸化膜２３ｂが形成され、上記の酸化膜２
３ｂを介して素子分離絶縁膜２３ａの上にまで延在する
Ｐ＋型多結晶シリコンからなる低抵抗半導体層のベース
引出し電極２２が設けられ、さらにその表面にシリコン
酸化膜２３ｃが積層される。ベース引出し電極２２、シ
リコン酸化膜２３ｂ、２３ｃｋこは開口部９．９ｂ、９
ｃがそれぞれ設けられ、この開口部に接してＰ＋型の第
２半導体層２１が形成され、該半導体層２１はベース層
として作用する。このＰ型半導体Ｍ２１は、凹部形状を
し外側壁１００においてベース引出し電極２２と接続す
る。底部は開口部９ｂにおいてコレクタ層４２と接続す
る。

シリコン酸化膜２３ｃの開口部９ｃはその枠において、
Ｐ型半導体Ｍ２１の内側壁と既ね一致し、両者の側面に
はさらにシリコン酸化膜等の絶縁膜３０が形成され、こ
れを介してｎ十型多結晶シリコンからなるエミッタ電極
５０が被着形成されている。このエミッタ電極５０から
適当な熱処理を施こすことにより上記の側壁絶縁膜３０
をマスクとして自己整合的にｎ型不純物が第２半導体層
２１の内部へ拡散され、エミッタ層１１が形成される。

上述のバイポーラトランジスタの特徴は、シリコン酸化
膜２３ｃの開口部枠９Ｃと第２半導体層２１の内側壁２
３０とをほぼ一致させ半導体基板に対して垂直な側壁を
形成している点にある。

以下、第１図に示す本発明のバイポーラトランジスタの
製造方法を第２図乃至第９図により説明する。

まず第２図において、Ｐ型のシリコン基板１にｎ中型高
濃度埋込層４１、その上にｎ型半導体層４２を形成した
後、主表面に素子分離絶縁膜２３ａを選択酸化法を用い
て形成し素子領域と非素子領域の区わけを明確にする。

素子領域の中にはＮ中型高濃度層がありコレクタ引出し
ｆｆ１７０が形成される。さらに、素子形成領域の表面
にはシリコン酸化膜２３ｂが形成されている。この酸化
膜２３ｂの膜厚は後述するエピタキシャル成長を妨げな
いよう薄くするのがよく、３０〜３０００人程度に形成
するのが望ましい。

次に第３図に示すように、シリコン酸化膜２３ｂの上に
Ｐ＋型多結晶シリコン２２を堆積した後、フォトリソグ
ラフィーの技術およびリアクティブイオンエツチング法
を用いたエツチング処理によって、上記のＰ＋型の多結
晶シリコン２２を所望の形状に加工する。

次に第４図に示すように、例えばＣＶＤ法によりシリコ
ン酸化膜２３ｃを全面に堆積し、フォトリングラフィ技
術およびドライエツチング技術を用いてシリコン酸化膜
２３ｃとＰ＋型多結晶シリコン２２をエツチングし開口
する。このとき、同図に示す開口部の形成は以下の方法
によって形成した。

まず、シリコン酸化膜２３ｃをドライエツチング法で開
口し開口部９ｃを形成する。引続きＰ＋型多結晶シリコ
ン２２を異方性の強いドライエツチング条件で開口し開
口部９ｃとほぼ同一面積の開口部を形成する。このエツ
チングではシリコン酸化膜２３ｂはエツチングされない
。その後、等方性のドライエツチング条件に変更して更
に上記のＰ＋型多結晶シリコン２２をエツチングすると
、多結晶シリコンが露畠した側面のみが選択的にエツチ
ングされるため、Ｐ＋型多結晶シリコン２２がアンダー
カットされ関口部９が形成される。

次に第５図に示すように、シリコン酸化膜２３ｂを例え
ばふっ酸水溶液又はドライエツチングで処理して開口部
９ｂを形成し、その後、例えばＳ　ｉ　Ｈ２ＣＱ２−Ｈ
２−ＨＣＱ系のガスにＢ２Ｈ，等のボロンを含むガスを
混入させ、温度９５０℃以下の低温でエピタキシャル成
長させることにより、第２のＰ＋型半導体層２１を選択
的に形成する。

このとき、Ｐ＋型半導体層２１はバイポーラトランジス
タのベース層として作用する半導体層であるため、Ｐ型
不純物であるホウ素の濃度は１０”〜１０”Ｑｌｌ−”
の範囲であり、その膜厚は０．２μｍ以下であることが
望ましい。

さらに、第４図の工程で説明したＰ＋型多結晶シリコン
２２のアンダーカット処理では、そのアンダーカットの
幅を上記の選択的にエピタキシャル成長させて形成する
第２のＰ＋型半導体層２１の膜厚とほぼ同じ寸法に設定
しておくことにより、開口部９ｃの枠と第２Ｐ型半導体
層の内側壁２３０とをほぼ一致させることができる。

次に第６図に示すように、例えばＣＶＤ法によりシリコ
ン酸化膜を全面に堆積したのちに異方性のドライエツチ
ング技術を用いてこのシリコン酸化膜をエツチングし、
開口部９ｃと第２Ｐ型半導体層２１の内側壁にエミッタ
とベースの分離用側壁酸化膜３０を形成する。

次に第７図に示すように、例えばＣＶＤ法によって多結
晶シリコン膜５０を堆積し、この多結晶シリコン膜５ｏ
の中に１例えばヒ素をイオン打込み法で注入し、所定の
熱処理を加えて活性化すると共に、この多結晶シリコン
膜５０を不純物源として上記の第２Ｐ型半導体層２１中
にエミッタ層６０を形成する。

さらに第８図に示すように、該多結晶シリコン膜５０を
加工し、さらに眉間絶縁膜の堆積、エミッタ電極、ベー
ス電極、およびコレクタ電極取り出し用開口部を設けて
、最後に電極材料の堆積と加工を行ないバイポーラトラ
ンジスタが完成する。

なお、第１図では、図を見易くするために眉間絶縁膜、
各電極材料等を省略して示しである。

本実施例によれば、バイポーラのベース層をエピタキシ
ャル成長法により形成するため、ベース層の厚さを極め
てうずくすることができ、高速に動作できるバイポーラ
を実現できる。

なお、本実施例では第３図に示すようにベース引出し電
極２２をＰ生型多結晶シリコンとして製造方法を説明し
たが、この代わりに、上記のベース引出し電極２２をＰ
生型多結晶シリコンと高融点金属材料（例えばＷ、Ｍｏ
、Ｔｉなと）のシリサイド層との積層材料を用いて形成
する方法もある。この場合には、多結晶シリコンに比べ
て低抵抗のベース引出し電極を形成することができ、ベ
ース抵抗の極めて低いバイポーラを実現できる。

第９図は、本発明の他の実施例の断面図であり、第１図
と同一の符号は同一または同等部分を表している。本実
施例では、本発明のバイポーラトランジスタ構造をＣＭ
ＯＳトランジスタと同一のチップ上に形成した。このと
き、バイポーラトランジスタのベース引出し電極２２、
および、酸化膜２３ｂをＣＭｏ８　）−ランジスタ部分
ではゲート電極２、ゲート酸化膜３としてそれぞれ共用
している点に特徴がある。

本発明のバイポーラトランジスタ構造では、ベース引出
し電極２２を酸化膜２３ｂの上で形成し、下地の半導体
基板と接する必要がない構造になっている。このため、
上記の酸化膜２３ｂをＣＭＯＳトランジスタのゲート酸
化膜として必要な膜厚に設定することにより、ベース引
出し電極２２をゲート電極として共用することができる
。しがもベース引出し［極２２を所定の形状に加工する
工程で同時にゲート電極を形成することができるため、
本発明のバイポーラをＣＭｏ８とオンチップ化する場合
に、新たにゲート形成工程を追加することが不要になり
、その製造工程を大幅に簡略化することができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば次のよ
うな効果が達成される。

（１）真性ベース領域、エミッタ領域の幅を高精度に制
御できる構造のため、微細化が進展し、ベース抵抗の小
さい超高速動作のできるバイポーラトランジスタを実現
できる。

（２）ベース領域とエミッタ用多結晶シリコンとを電気
的に分離する絶縁膜の厚膜化が寸法を増大させることな
く容易に達成できるので、寄生容量の小さな高速バイポ
ーラトランジスタを実現できる。

（３）超高速バイポーラトランジスタと微細ＣＭＯＳト
ランジスタとが製造工程を複雑にすることなくオンチッ
プに形成することができるので、Ｍｏ８あるいはバイポ
ーラ単独では得られない超高性能なＬＳＩを実現できる
。

【図面の簡単な説明】

第１図は本発明の一実施例であるバイポーラトランジス
タの断面図、第２図乃至第８図は第１図に示す本発明の
バイポーラトランジスタの製造方法を説明するための断
面図、第９図は本発明の第２の実施例を示す断面図、第
１０図は従来技術を説明するための断面図である。 １・・・半導体基板、２２・・・ベース引出し電極、２
１−・・第２半導体Ｎ（ベース）　、２３ａ、２３ｂ。 ２３ｃ・・・シリコン酸化膜、２３０・・・第２半導体
層の内側壁、９ｃ・・・シリコン酸化膜２３ｃの開口部
。

Claims (1)

1. 【特許請求の範囲】 １、コレクタ領域上に形成された第１絶縁膜と、この第
   １絶縁膜上に形成された第１導電型の第１半導体層より
   成るベース引出電極と、凹形状に形成され前記コレクタ
   領域及びベース引出電極にそれぞれ接続された第１導電
   型の第２半導体層より成るベース層と、このベース層の
   中に形成された第２導電型のエミッタ層と、前記ベース
   引出電極上に形成された第２絶縁膜と、を備えた半導体
   装置において、前記第２絶縁膜の開口幅と前記ベース層
   の凹形状の内側壁の幅とが略一致して形成されたことを
   特徴とする半導体装置。 ２、コレクタ領域上に形成された第１絶縁膜と、この第
   １絶縁膜上に形成された第１導電型の第１半導体層より
   成るベース引出電極と、凹形状に形成され前記コレクタ
   領域及びベース引出電極にそれぞれ接続された第１導電
   型の第２半導体層より成るベース層と、このベース層の
   中に形成された第２導電型のエミッタ層と、前記ベース
   引出電極上に形成された第２絶縁膜と、を備えた半導体
   装置において、前記ベース引出電極の開口幅が前記第２
   絶縁膜の開口幅より小さく形成されたことを特徴とする
   半導体装置。 ３、コレクタ領域上に形成された第１絶縁膜と、この第
   １絶縁膜上に形成された第１導電型の第１半導体層より
   成るベース引出電極と、凹形状に形成され前記コレクタ
   領域及びベース引出電極にそれぞれ接続された第１導電
   型の第２半導体層より成るベース層と、このベース層の
   中に形成された第２導電型のエミッタ層と、前記ベース
   引出電極上に形成された第２絶縁膜と、を備えた半導体
   装置において、前記凹形状のベース層内に形成されるエ
   ミッタ・ベース分離用絶縁膜の外側面が前記コレクタ領
   域が形成されている基板の面に対して垂直に形成されて
   いることを特徴とする半導体装置。 ４、請求項１〜３のいずれかにおいて、第１絶縁膜は素
   子分離絶縁膜と素子形成領域表面に形成されたシリコン
   酸化膜とから成り、該シリコン酸化膜が前記素子分離絶
   縁膜より薄く形成されていることを特徴とする半導体装
   置。 ５、コレクタ領域上に第１絶縁膜を形成する工程と、第
   １絶縁膜上に多結晶シリコンを堆積した後、所望形状に
   加工してベース引出電極を形成する工程と、このベース
   引出電極を含む全面に第２絶縁膜を形成する工程と、こ
   の第２絶縁膜をドライエッチングして開口部を形成する
   工程と、露出された前記多結晶シリコンの層を異方性ド
   ライエッチングして前記開口部と略同一面積の開口部を
   形成する工程と、等方性のドライエッチングに変更して
   多結晶シリコンの部分を選択的にエッチングして該多結
   晶シリコンがアンダーカットされた開口部を形成する工
   程と、第１絶縁膜の前記エッチングにより露出された部
   分をエッチングして開口部を形成しコレクタ領域を露出
   させる工程と、該コレクタ領域及び前記多結晶シリコン
   の面よりエピタキシャル成長させて第２半導体層より成
   る凹形状のベース層を形成する工程と、全面にシリコン
   酸化膜を堆積した後、異方性ドライエッチングして前記
   第２絶縁膜の開口部と前記ベース層の内側壁にエミッタ
   ・ベース分離用絶縁膜を形成する工程と、全面に多結晶
   シリコン膜を堆積した後、この多結晶シリコン膜を介し
   て前記ベース層中にエミッタ層を形成する工程と、を含
   むことを特徴とする半導体装置の製造方法。６、請求項
   ５において、アンダーカットの幅はエピタキシャル成長
   させて形成するベース層の膜厚と略同一寸法に設定され
   ていることを特徴とする半導体装置の製造方法。 ７、請求項５又は６において、第１絶縁膜は多結晶シリ
   コンの層に代えて、多結晶シリコンと高融点金属材料の
   シリサイド層との積層を用いることを特徴とする半導体
   装置の製造方法。 ８、バイポーラトランジスタとＣＭＯＳトランジスタを
   同一チップ上に形成した半導体装置において、バイポー
   ラトランジスタは請求項１〜４のいずれかの半導体装置
   の構造であることを特徴とする半導体装置。 ９、請求項８において、ＣＭＯＳトランジスタのゲート
   酸化膜を前記バイポーラトランジスタの第１絶縁膜、Ｃ
   ＭＯＳトランジスタのゲート電極をバイポーラトランジ
   スタのベース引出電極と共用したことを特徴とする半導
   体装置。