WO2002013252A1 - Verfahren zur herstellung eines bipolartransistors - Google Patents
Verfahren zur herstellung eines bipolartransistors Download PDFInfo
- Publication number
- WO2002013252A1 WO2002013252A1 PCT/DE2001/002879 DE0102879W WO0213252A1 WO 2002013252 A1 WO2002013252 A1 WO 2002013252A1 DE 0102879 W DE0102879 W DE 0102879W WO 0213252 A1 WO0213252 A1 WO 0213252A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- base
- produced
- insulating layer
- base connection
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical class 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 abstract description 17
- 238000000407 epitaxy Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 135
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Definitions
- the invention relates to a method for producing a bipolar transistor.
- a bipolar transistor has an emitter, a collector and an intermediate base, which together form a pnp or an npn junction. Each of the three elements mentioned is connected separately. The current flowing between the collector and the emitter through the bipolar transistor is controlled by the voltage at the base.
- Polysilicon are deposited.
- the layer of polysilicon is removed in the area of a base to be produced until the oxide layer is exposed. This creates lateral surfaces of the layer made of polysilicon.
- a layer of silicon nitride is then deposited and structured so that the side surfaces of the layer of polysilicon are covered, but the oxide layer is partially exposed.
- the oxide layer is etched isotropically until the base layer is partially exposed. Lower horizontal surfaces of the polysilicon layer are also exposed.
- a selective epitaxy is carried out to produce the base, a conductive connection being formed between the base and the layer of polysilicon.
- material is deposited only on open semiconductor material surfaces, but not on dielectric materials.
- Another polysilicon is deposited over the base to produce an emitter. Subsequently an intermediate oxide is generated and contacts are made to the emitter, the collector and the layer of polysilicon, which acts as the base connection.
- the silicon nitride on the side surfaces of the layer of polysilicon protects against short circuits between the base connection and the emitter. In particular if the emitter consists of polysilicon and / or the base connection is heavily doped, strong leakage currents would flow when the two elements come into contact.
- a disadvantage of such a method is that the bipolar transistor produced has a very high electrical resistance between the base and the polycrystalline base connection.
- the reason for this is that in selective epitaxy, the silicon grows monocrystalline on the base layer and polycrystalline on the lower surfaces of the layer of polysilicon until the monocrystalline region and the polycrystalline region meet. A grain boundary forms at the interface between these two regions, which leads to the high electrical resistance between the base and the base connection.
- the thickness of the base connection is limited to the thickness of the base.
- the thickness of the base connection cannot be selected independently of the thickness of the base in order to optimize the electrical resistance of the base connection.
- the electrical resistance of the base connection is high because the base connection has the same low dopant concentration as the base. An increase in the dopant concentration of the epitaxially grown layer would lead to increased reverse currents between the base and the emitter.
- the invention is therefore based on the object of specifying a method by means of which a bipolar transistor is produced which, while at the same time having good conductivity of the base connection, has a low electrical resistance between the base connection and the base.
- the object is achieved by a method for producing a bipolar transistor, in which a first insulating layer is produced on a horizontal surface of a base layer made of monocrystalline semiconductor material, a base connection layer made of polysilicon and a second insulating layer above it.
- a first insulating layer is produced on a horizontal surface of a base layer made of monocrystalline semiconductor material, a base connection layer made of polysilicon and a second insulating layer above it.
- the second insulating layer and the base connection layer are structured until part of the first insulating layer is exposed, so that lateral surfaces of the base connection layer and lateral surfaces of the second insulating layer are formed.
- the exposed part of the first insulating layer is etched until the base layer is exposed.
- a selective epitaxy is carried out in such a way that the base layer is monocrystalline on the base layer and on the base layer lateral surfaces of the base connection layer grows polycrystalline, and that the base layer is thicker than the first insulating layer.
- the side surfaces of the base connection layer are not protected by a dielectric layer.
- the base layer is thicker than the first insulating layer, the polycrystalline parts and the monocrystalline parts of the base layer grow at least partially in contact with one another, so that at the corresponding points the electrical resistance between the polycrystalline and monocrystalline parts and thus the electrical resistance between the base and the base connector is small.
- the monocrystalline part of the base layer acts at least partially as a base.
- the doping profile in the base layer can be set so that lower or upper parts of the monocrystalline part of the base layer act as a collector or as an emitter.
- the polycrystalline part of the base layer and the base connection layer act as a base connection.
- the base can be lightly doped and at the same time the base connection layer can have a high dopant concentration.
- the base connection layer can consequently have a high conductivity.
- the base layer has a dopant concentration between 5 * 10 18 and 10 19 cm “3
- the base connection layer has a dopant concentration of about 10 20 cm “ 3 .
- the thicknesses of the layers can be selected independently of one another.
- the basic instruction final layer to reduce its electrical resistance to a thickness between 150nm and 250nm.
- the thickness of the base layer can be in the range of approximately 50 nm.
- the emitter is produced in such a way that it is doped with the first conductivity type, while the base layer and the base connection layer are produced in such a way that they are doped with a second conductivity type opposite to the first conductivity type.
- the emitter doped by the first conductivity type is produced over the base layer provided with the insulating structure. The emitter is in electrical contact with the monocrystalline part of the base layer and forms a pn junction.
- the emitter can be produced from polysilicon, for example.
- the insulating structure can be produced, for example, in the form of a spacer, which adjoins the lateral surfaces of the second insulating layer, by depositing and etching back the insulating material in a substantially conforming manner until the base layer is partially exposed and thus covers the polycrystalline part of the base layer.
- the insulating structure can preferably be etched selectively with respect to the second insulating layer.
- the second insulating layer consists of SiO 2 and the insulating structure of silicon nitride or vice versa.
- the above-mentioned part of the first insulating layer is removed by isotropic etching, so that lower horizontal surfaces of the base connection layer are exposed. Compared to anisotropic etching, such a process results in fewer crystal defects in the base layer, which acts as a collector in this area.
- the base layer can be grown in situ doped. Alternatively, the base layer is subsequently implanted after its creation.
- the base layer is preferably grown such that it is substantially as thick as the sum of the thicknesses of the first insulating layer and the base connection layer.
- the base layer essentially from SiGe.
- the emitter and / or the collector can essentially consist of silicon and / or polysilicon.
- silicon or a compound semiconductor is also suitable as the material of the base layer.
- the bipolar transistor can be manufactured with very few masks.
- the recess is created using a mask. No masks are required to produce the insulating structure in the form of a spacer and to produce the base layer. The same mask can be used to structure the base connection layer as to create the depression. Another mask can be used to structure the emitter. Contacts to the base, emitter and collector can also be created with a mask.
- a protective layer can be used to cover an area of the base layer during the selective epitaxy on which a collector contact is subsequently created can be used, which can be structured by masked etching.
- the semiconductor material from which the base layer is made is preferably silicon.
- the base layer consists of a compound semiconductor, e.g. GaAs.
- FIG. 1 shows a cross section through a substrate with a doped layer after a base layer, an insulation, a doped region, a first insulating layer, a base connection layer, a second insulating layer, a depression and a protective layer have been produced.
- FIG. 2 shows the cross section from FIG. 1 after a base layer, an insulating structure, an emitter, an intermediate oxide, a base contact, an emitter contact and a collector contact have been produced.
- a substrate 1 made of monocrystalline silicon is provided as the starting material.
- a highly n-doped layer S adjoining a horizontal surface of the substrate 1 is produced by implantation.
- An approximately 500 nm thick, low n-doped base layer G is generated by in situ doped epitaxy. Masked thermal oxidation creates an insulation IS which laterally surrounds an area in which a base B is to be produced and which surrounds an area on which a collector contact K is to be produced (see FIG. 1). In the latter area, a highly n-doped region GE is produced by masked implantation, which extends to the doped layer S. Subsequently, an approximately 5 nm thick first insulating layer II made of SiO 2, an approximately 200 nm thick base connection layer BA made of polysilicon and a second insulating layer 12 made of SiN (see FIG. 1). The base connection layer BA is deposited p-doped in situ and has a dopant concentration of approx. 10 20 cm "3 .
- a recess V is produced by masked dry etching by structuring the second insulating layer 12 and the base connection layer BA until a part of the first insulating layer II is exposed, so that lateral surfaces of the base connection layer BA and lateral surfaces of the second insulating layer 12 be formed.
- the base connection layer BA and the second insulating structure 12 are removed in the region of a collector contact KK to be produced.
- the first insulating layer II in the region of the collector contact KK to be produced is removed by masked etching (see FIG. 1).
- SiN is deposited and structured using a mask (not shown) in such a way that it does not cover the second insulating layer 12.
- a mask not shown
- an implantation with n-doping ions is carried out to increase the dopant concentration of a collector K to be produced.
- the exposed part of the first insulating layer II is isotropically wet-chemically selective to the second insulating layer
- a selective epitaxy is carried out to produce a base layer B.
- the doping profile is set in situ.
- the base layer B essentially has a doping 5 * 10 18 cm "3.
- the base layer B grows monocrystalline on the base layer G and polycrystalline on the lateral surfaces of the base connection layer BA. In the underetched area, a crystalline part and a polycrystalline part of the base layer B meet and form After the base layer B has reached approximately the height of the lower surfaces of the base connection layer BA, crystalline parts and polycrystalline parts of the base layer B grow in contact with one another, so that good electrical contact is produced between these parts is approximately 50 nm.
- a vertical electrical connection is created between the single-crystalline and the polycrystalline part of the base layer B.
- SiO 2 is deposited and etched back until the base layer B is exposed. Subsequently, in situ n-doped polysilicon is deposited to produce an emitter and structured by masked etching (see FIG. 2).
- An intermediate oxide Z is then produced by depositing SiO 2 and planarizing it by chemical-mechanical polishing.
- Contact holes to the base connection layer BA, to the emitter E and to the doped region GE are produced by masked etching. Tungsten is then deposited so that the contact holes are filled and planarized by chemical mechanical polishing until the intermediate oxide Z is exposed. This creates a base contact BK, an emitter contact EK and a collector contact KK in the contact holes (see FIG. 2).
- the area of the base layer G below the base layer B acts as a collector K.
- the doped layer S and the doped region GE act as a collector connection.
- the monocrystalline part of the base layer B acts as the base.
- the polycritical The stalline part of the base layer and the base connection layer BA act as a base connection.
- the insulating structure I prevents a short circuit between the emitter E and the polycrystalline part of the base layer B and the highly doped base connection layer BA.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
Auf einer horizontalen Oberfläche einer Grundschicht (G) aus monokristallinem Halbleitermaterial wird eine erste isolierende Schicht (I1), darüber eine Basisanschlußschicht (BA) aus Polysilizium und darüber eine zweite isolierende Schicht (I2) erzeugt. Zur Erzeugung einer Vertiefung (V) werden die zweite isolierende Schicht (I2) und die Basisanschlußschicht (BA) strukturiert, bis ein Teil der ersten isolierenden Schicht (I1) freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht (BA) gebildet werden. Der freigelegte Teil der ersten isolierenden Schicht (I1) wird geätzt, bis die Grundschicht (G) freigelegt wird. Zur Erzeugung einer Basisschicht (B) wird eine selektive Epitaxie durchgeführt, bis die Basisschicht (B) dicker als die erste isolierende Schicht (I1) ist. Da monokristalline Teile, die auf der Grundschicht (G) aufwachsen, und polykristalline Teile, die auf den seitlichen Flächen der Basisanschlußschicht (BA) aufwachsen, zumindest teilweise in Kontakt miteinander aufwachsen, ist der elektrische Widerstand zwischen diesen Teilen sehr gering.
Description
Beschreibung
Verfahren zur Herstellung eines Bipolartransistors
Die Erfindung betrifft ein Verfahren zur Herstellung eines Bipolartransistors .
Ein Bipolartransistor weist einen Emitter, einen Kollektor und eine dazwischen geschaltete Basis auf, die zusammen einen pnp- oder einen npn-Übergang bilden. Jedes der drei genannten Elemente wird separat angeschlossen. Der Strom, der zwischen dem Kollektor und dem Emitter durch den Bipolartransistor fließt, wird durch die Spannung an der Basis gesteuert.
In der Halbleitertechnologie ist es z.B. aus W. Klein und B.- U. H. Klepser „75 GHz Bipolar Production Technology for the 21s Century", ESSDERC"99, Seiten 88 bis 94 bekannt, einen Bipolartransistor herzustellen, indem auf einer monokristallinen Grundschicht aus Silizium, die teilweise als Kol- lektor wirkt, eine Oxidschicht und darüber eine Schicht aus
Polysilizium abgeschieden werden. Die Schicht aus Polysilizium wird im Bereich einer zu erzeugenden Basis entfernt, bis die Oxidschicht freigelegt wird. Dabei entstehen seitliche Flächen der Schicht aus Polysilizium. Anschließend wird eine Schicht aus Siliziumnitrid abgeschieden und so strukturiert, daß die seitlichen Flächen der Schicht aus Polysilizium bedeckt sind, aber die Oxidschicht teilweise freigelegt ist. Die Oxidschicht wird isotrop geätzt, bis die Grundschicht teilweise freigelegt wird. Dabei werden untere horizontale Flächen der Schicht aus Polysilizium ebenfalls freigelegt.
Zur Erzeugung der Basis wird eine selektive Epitaxie durchgeführt, wobei eine leitende Verbindung zwischen der Basis und der Schicht aus Polysilizium entsteht. Bei einer selektiven Epitaxie findet eine Materialabscheidung lediglich auf offe- nen Halbleitermaterialflächen jedoch nicht auf dielektrischen Materialien statt. Über der Basis wird zur Erzeugung eines Emitters ein weiteres Polysilizium abgeschieden. Anschließend
wird ein Zwischenoxid erzeugt, und es werden Kontakte zum Emitter, zum Kollektor und zur Schicht aus Polysilizium, die als Basisanschluß wirkt, erzeugt. Das Siliziumnitrid an den Seitenflächen der Schicht aus Polysilizium schützt vor Kurz- Schlüssen zwischen dem Basisanschluß und dem Emitter. Insbesondere wenn der Emitter aus Polysilizium besteht und/oder der Basisanschluß hochdotiert ist, würden bei einer Berührung der beiden Elemente starke Leckstrδme fließen.
Nachteilig an einem solchen Verfahren ist, daß der erzeugte Bipolartransistor einen sehr hohen elektrischen Widerstand zwischen der Basis und dem polykristallinen Basisanschluß aufweist. Der Grund dafür liegt darin, daß bei der selektiven Epitaxie das Silizium auf der Grundschicht monokristallin und auf den unteren Flächen der Schicht aus Polysilizium polykristallin aufwächst, bis der monokristalline Bereich und der polykristalline Bereich aufeinander stoßen. An der Grenzfläche zwischen diesen beiden Bereichen bildet sich eine Korngrenze aus, die zum hohen elektrischen Widerstand zwischen der Basis und dem Basisanschluß führt.
Ebenfalls bekannt ist z.B. aus U. König und H. Dämbkes „SiGe HBTs and HFETs", Solid State Electronics, Vol.38, No.9, pp 1595-1596, 1995 ein Verfahren zur Herstellung eines Bipolar- transistors, bei dem die Bildung von Korngrenzen verringert wird, indem zunächst nach Erzeugung der Oxidschicht diese im Bereich der zu erzeugenden Basis geöffnet wird, so daß die Grundschicht freigelegt wird. Anschließend wird eine diffe- rentielle Epitaxie durchgeführt, bei der ganzflächig eine durchgehende Schicht aus Silizium erzeugt wird, die auf der Grundschicht monokristallin und auf der Oxidschicht polykristallin aufwächst. Die polykristallinen und monokristallinen Teile wachsen also in Verbindung miteinander auf, so daß sich ein guter elektrischer Kontakt zwischen diesen Teilen bildet. Anschließend wird der polykristalline Teil der epitaktisch aufgewachsenen Schicht strukturiert und dient als
Basisanschluß, während der monokristalline Teil der Schicht als Basis dient.
Auch dieses Verfahren weist Nachteile auf, die darauf zurück- zuführen sind, daß der Basisanschluß und die Basis als Teile einer einzigen Schicht erzeugt werden. Zum einen ist die Dik- ke des Basisanschlusses auf die Dicke der Basis beschränkt . Die Dicke des Basisanschlusses kann zur Optimierung des elektrischen Widerstandes des Basisanschlusses nicht unabhängig von der Dicke der Basis gewählt werden. Zum anderen ist der elektrische Widerstand des Basisanschlusses hoch, da der Basisanschluß dieselbe niedrige Dotierstoffkonzentration wie die Basis aufweist. Eine Erhöhung der Dotierstoffkonzentrati- on der epitaktisch aufgewachsenen Schicht würde zu erhöhten Sperrströmen zwischen der Basis und dem Emitter führen.
Der Erfindung liegt folglich die Aufgabe zugrunde, ein Verfahren anzugeben, durch das ein Bipolartransistor erzeugt wird, der bei zugleich guter Leitfähigkeit des Basisanschlus- ses einen geringen elektrischen Widerstand zwischen dem Basisanschluß und der Basis aufweist.
Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines Bipolartransistors, bei dem auf einer horizontalen Oberfläche einer Grundschicht aus monokristallinem Halbleitermaterial eine erste isolierende Schicht, darüber eine Basisanschlußschicht aus Polysilizium und darüber eine zweite isolierende Schicht erzeugt werden. Zur Erzeugung einer Vertiefung werden die zweite isolierende Schicht und die Ba- sisanschlußschicht strukturiert, bis ein Teil der ersten isolierenden Schicht freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht und seitliche Flächen der zweiten isolierenden Schicht gebildet werden. Der freigelegte Teil der ersten isolierenden Schicht wird geätzt, bis die Grund- schicht freigelegt wird. Zur Erzeugung einer Basisschicht wird eine selektive Epitaxie derart durchgeführt, daß die Basisschicht auf der Grundschicht monokristallin und auf den
seitlichen Flächen der Basisanschlußschicht polykristallin aufwächst, und daß die Basisschicht dicker als die erste isolierende Schicht ist.
Die seitlichen Flächen der Basisanschlußschicht sind nicht durch eine dielektrische Schicht geschützt.
Da die Basisschicht dicker als die erste isolierende Schicht ist, wachsen die polykristallinen Teile und die monokri- stallinen Teile der Basisschicht zumindest teilweise in Kontakt miteinander auf, so daß an den entsprechenden Stellen der elektrische Widerstand zwischen den polykristallinen und monokristallinen Teilen und damit der elektrische Widerstand zwischen der Basis und dem Basisanschluß gering ist.
Der monokristalline Teil der Basisschicht wirkt zumindest teilweise als Basis. Das Dotierprofil in der Basisschicht kann so eingestellt werden, daß untere oder obere Teile des monokristallinen Teils der Basisschicht als Kollektor oder als Emitter wirken. Der polykristalline Teil der Basisschicht und die Basisanschlußschicht wirken als Basisanschluß.
Da die Basis und die Basisanschlußschicht nicht gleichzeitig erzeugt werden, sondern zwei verschiedene Schichten sind, kann die Basis niedrigdotiert sein und zugleich die Basisanschlußschicht eine hohe Dotierstoffkonzentration aufweisen. Die Basisanschlußschicht kann folglich eine hohe Leitfähigkeit aufweisen.
Beispielsweise weist die Basisschicht eine Dotierstoffkonzentration zwischen 5*1018 und 1019 cm"3 auf, während die Basisanschlußschicht eine Dotierstoffkonzentration von etwa 1020 cm"3 aufweist .
Da die Basis und die Basisanschlußschicht nicht Teile derselben Schicht sind, können die Dicken der Schichten unabhängig voneinander gewählt werden. Beispielsweise weist die Basisan-
schlußschicht zur Erniedrigung seines elektrischen Widerstands eine Dicke zwischen 150nm und 250nm auf. Zugleich kann die Dicke der Basisschicht im Bereich von etwa 50 nm liegen.
Je größer die seitliche Grenzfläche zwischen der Basisschicht und der Basisanschlußschicht ist, um so kleiner ist der elektrische Widerstand zwischen der Basis und dem Basisanschluß.
Der Emitter wird so erzeugt, daß er vom ersten Leitfähig- keitstyp dotiert ist, während die Basisschicht und die Basisanschlußschicht so erzeugt werden, daß sie von einem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp' dotiert sind. Um einen Kurzschluß zwischen den polykristallinen Teilen der Basisschicht und dem Emitter zu vermeiden, ist es vorteilhaft, eine isolierende Struktur zu erzeugen, die mindestens den polykristallinen Teil der Basisschicht bedeckt. Der vom ersten Leitfähigkeitstyp dotierte Emitter wird über der mit der isolierenden Struktur versehenen Basisschicht erzeugt . Der Emitter steht elektrisch mit dem monokristallinen Teil der Basisschicht in Kontakt und bildet einen pn-Übergang.
Der Emitter kann beispielsweise aus Polysilizium erzeugt werden.
Die isolierende Struktur kann beispielsweise in Form eines Spacers, der an die seitlichen Flächen der zweiten isolierenden Schicht angrenzt, erzeugt werden, indem isolierendes Material im wesentlichen konform abgeschieden und rückgeätzt wird, bis die Basisschicht teilweise freigelegt wird und somit den polykristallinen Teil der Basisschicht bedeckt.
Damit dabei die zweite isolierende Schicht nicht angegriffen wird, ist die isolierende Struktur vorzugsweise selektiv zur zweiten isolierenden Schicht ätzbar. Beispielsweise besteht die zweite isolierende Schicht aus Siθ2 un(^ die isolierende Struktur aus Siliziumnitrid oder umgekehrt.
Vorzugsweise wird der obengenannte Teil der ersten isolierenden Schicht durch isotropes Ätzen entfernt, so daß untere horizontale Flächen der Basisanschlußschicht freigelegt werden. Im Vergleich zu anisotropem Ätzen entstehen bei einem solchen Verfahren weniger Kristalldefekte in der Grundschicht, die in diesem Bereich als Kollektor wirkt.
Die Basisschicht kann insitu dotiert aufgewachsen werden. Al- ternativ wird die Basisschicht nach deren Erzeugung nachträglich implantiert.
Vorzugsweise wird die Basisschicht so aufgewachsen, daß sie im wesentlichen so dick ist wie die Summe der Dicken der er- sten isolierenden Schicht und der Basisanschlußschicht.
Zur Erhöhung der Performance des Bipolartransistors ist es vorteilhaft, die Basisschicht im wesentlichen aus SiGe zu erzeugen. Dabei können der Emitter und/oder der Kollektor im wesentlichen aus Silizium und/oder aus Polysilizium bestehen.
Als Material der Basisschicht ist jedoch auch Silizium oder ein Verbindungshalbleiter geeignet .
Der Bipolartransistor kann mit sehr wenigen Masken hergestellt werden. Die Vertiefung wird mit Hilfe einer Maske erzeugt. Zur Erzeugung der isolierenden Struktur in Form eines Spacers und zur Erzeugung der Basisschicht sind keine Masken erforderlich. Zur Strukturierung der Basisanschlußschicht kann dieselbe Maske wie zur Erzeugung der Vertiefung verwendet werden. Eine weitere Maske kann zur Strukturierung des Emitters verwendet werden. Kontakte zur Basis, zum Emitter und zur Kollektor können ebenfalls mit einer Maske erzeugt werden. Zur Abdeckung eines Gebiets der Grundschicht während der selektiven Epitaxie, auf dem zu einem späteren Zeitpunkt ein Kollektorkontakt erzeugt wird, kann eine Schutzschicht
verwendet werden, die durch maskiertes Ätzen strukturiert werden kann.
Das Halbleitermaterial, aus dem die Grundschicht besteht, ist vorzugsweise Silizium. Alternativ besteht die Grundschicht aus einem Verbindungshalbleiter, wie z.B. GaAs .
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Figuren näher erläutert .
Figur 1 zeigt einen Querschnitt durch ein Substrat mit einer dotierten Schicht, nachdem eine Grundschicht, eine Isolation, ein dotiertes Gebiet, eine erste isolierende Schicht, eine Basisanschlußschicht, eine zweite isolierende Schicht, eine Vertiefung und eine Schutzschicht erzeugt wurden.
Figur 2 zeigt den Querschnitt aus Figur 1, nachdem eine Basisschicht, eine isolierende Struktur, ein Emitter, ein Zwischenoxid, ein Basiskontakt, ein Emitterkontakt und ein Kollektorkontakt erzeugt wurden.
Im Ausführungsbeispiel ist als Ausgangsmaterial ein Substrat 1 aus monokristallinem Silizium vorgesehen. Durch Implantati- on wird eine an eine horizontale Oberfläche des Substrats 1 angrenzende hoch n-dotierte Schicht S erzeugt.
Durch insitu dotierte Epitaxie wird eine ca. 500nm dicke niedrig n-dotierte Grundschicht G erzeugt. Durch maskierte thermische Oxidation wird eine Isolation IS erzeugt, die einen Bereich seitlich umgibt, in dem eine Basis B erzeugt werden soll, und die einen Bereich umgibt, auf dem ein Kollektorkontakt K erzeugt werden soll (s. Figur 1) . In letzterem Bereich wird durch maskierte Implantation ein hoch n- dotiertes Gebiet GE erzeugt, das bis zur dotierten Schicht S reicht .
Anschließend wird eine ca. 5 nm dicke erste isolierende Schicht II aus Siθ2, darüber eine ca. 200 nm dicke Basisanschlußschicht BA aus Polysilizium und darüber eine zweite isolierende Schicht 12 aus SiN erzeugt (s. Figur 1) . Die Ba- sisanschlußschicht BA wird insitu p-dotiert abgeschieden und weist eine Dotierstoffkonzentration von ca. 1020 cm"3 auf.
Durch maskiertem Trockenätzen wird eine Vertiefung V erzeugt, indem die zweite isolierende Schicht 12 und die Basisan- schlußschicht BA strukturiert werden, bis ein Teil der ersten isolierenden Schicht II freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht BA und seitliche Flächen der zweiten isolierenden Schicht 12 gebildet werden. Dabei werden die Basisanschlußschicht BA und die zweite isolierende Struk- tur 12 im Bereich eines zu erzeugenden Kollektorkontakts KK entfernt .
Durch maskiertes Ätzen wird die erste isolierende Schicht II im Bereich des zu erzeugenden Kollektorkontakts KK entfernt (s. Figur 1) .
Zur Erzeugung einer Schutzschicht SS wird SiN abgeschieden und mit Hilfe einer Maske (nicht dargestellt) so strukturiert, daß sie die zweite isolierende Schicht 12 nicht be- deckt. Mit derselben Maske wird zur Erhöhung der Dotierstoffkonzentration eines zu erzeugenden Kollektors K eine Implantation mit n-dotierenden Ionen durchgeführt.
Der freigelegte Teil der ersten isolierenden Schicht II wird naßchemisch isotrop selektiv zur zweiten isolierenden Schicht
12 entfernt, so daß ein unterätzter Bereich entsteht und untere horizontale Flächen der Basisanschlußschicht BA teilweise freigelegt werden.
Zur Erzeugung einer Basisschicht B wird eine selektive Epitaxie durchgeführt. Das Dotierprofil wird dabei insitu eingestellt. Die Basisschicht B weist im wesentlichen eine Dotier-
stoffkonzentration von ca. 5*1018 cm"3 auf. Die Basisschicht B wächst auf der Grundschicht G monokristallin und auf den seitlichen Flächen der Basisanschlußschicht BA polykristallin auf. Im unterätzten Bereich stoßen ein kristalliner Teil und ein polykristalliner Teil der Basisschicht B aufeinander und bilden eine Korngrenze. Nachdem die Basisschicht B etwa die Höhe der unteren Flächen der Basisanschlußschicht BA erreicht hat, wachsen kristalline Teile und polykristalline Teile der Basisschicht B in Kontakt miteinander auf, so daß zwischen diesen Teilen ein guter elektrischer Kontakt erzeugt wird. Die Dicke der Basisschicht B beträgt ca. 50 nm. Es entsteht ein vertikaler elektrischer Anschluß zwischen dem einkristallinen und dem polykristallinen Teil der Basisschicht B.
Zur Erzeugung einer spacerformigen isolierenden Struktur I wird Siθ2 abgeschieden und rückgeätzt, bis die Basisschicht B freigelegt wird. Anschließend wird zur Erzeugung eines Emitters E insitu n-dotiertes Polysilizium abgeschieden und durch maskiertem Ätzen strukturiert (siehe Figur 2) .
Anschließend wird ein Zwischenoxid Z erzeugt, indem Siθ2 abgeschieden und durch chemisch-mechanisches Polieren planari- siert wird.
Durch maskiertem Ätzen werden Kontaktlöcher zur Basisanschlußschicht BA, zum Emitter E und zum dotierten Gebiet GE erzeugt. Anschließend wird Wolfram abgeschieden, so daß die Kontaktlöcher gefüllt werden, und durch chemisch-mechanisches Polieren planarisiert , bis das Zwischenoxid Z freigelegt wird. Dadurch entstehen in den Kontaktlöchern ein Basiskontakt BK, ein Emitterkontakt EK und ein Kollektorkontakt KK (siehe Figur 2) .
Der Bereich der Grundschicht G unterhalb der Basisschicht B wirkt als Kollektor K. Die dotierte Schicht S und das dotierte Gebiet GE wirken als Kollektoranschluß. Der monokristalline Teil der Basisschicht B wirkt als Basis. Der polykri-
stalline Teil der Basisschicht und die Basisanschlußschicht BA wirken als Basisanschluß. Die isolierende Struktur I verhindert einen Kurzschluß zwischen dem Emitter E und dem polykristallinen Teil der Basisschicht B sowie der hochdotierten Basisanschlußschicht BA.
Claims
1 1 1 M 1 1 1 1 μ> b_ι PJ
0, ω ^_, er cd p. 3 er tr er CD &> Ω p) t? er er H- tö ω CD H- er CD Φ CQ er rt
0 rt tu Φ P> 0 Φ Φ Φ H- Φ < rt CJ 3- 0 T Φ Φ Ω Φ CD P) Ω rt CD Φ μ- Ω ü Ω Φ < Φ rt Φ H- CQ rt 3 H- p- 3 H- Φ Φ Hl Φ Hl H- μ- tQ 3J H- 0 CQ 3" ti 0 H- φ 3" CQ 3J μ- Φ 3 μ- 3 H- H- Φ P, li ≤ 3 rt rt M- t-1 H- H- C !-■ h μ- rt μ- i-S rt
Φ Pi CD Φ tö pi Ω Φ & Hl H- PJ: P. P) P. Ω P. H- CQ Ω W- Pi Φ Ω Φ Ω Pi Hi P> ti tr1 CQ Φ ra li P> Φ Px CQ Φ f" CQ Ω •τ| φ X Φ S Φ Φ P> 3^ rt Φ Φ 3 3- 3J φ ) 3 rr φ 0 3 Ω et ∞ 3 rr r 3 tr O 3J l H- 3 H- rt 3 H 3 rt G ü 3 i rt μ- rt 3 - CQ
H- 3- Φ H- . φ H CD P)= Φ ü Φ CQ H Φ Φ tn ii TJ
CQ rt φ P-i K- ii Q 0= 3 φ Φ H- rt Ω Q N P. ^^ P. 3 Ω ^-, H- 3 Φ 0 . — . p) Φ H
H- l-h H H- Ω CQ er CD μ- 3 Φ - 1 ti P. d - H φ P- ^ Φ Pi μ- Cfl tö Q f- 3 &
3 pj: N φ i-T M Ω Φ 3 ti φ C φ Hi H li Φ H ti Φ 3 Ω > μ- *~* Hi Ω p. 3" Φ rt 3 3J Hj P. φ 3 Φ c 3 3 ti — ' 3 — rt φ 3" — ' φ N 3"
H- C- ω H- H- φ P> 3 3 P. P) d Hl J ω μ- ti ) φ C φ
IQ IQ Sü ^-, rt Ω 3 H- Ω P. P. P. CD H ti tQ ti ω CD Hl Ω < Ω P> Φ c μ- 4 w rt Q ω rt 3J Φ CD 3J Φ Φ Ω rt ISl Φ Φ Ω Ω ti Φ 3- φ ^ C- 3 CQ 3 φ H- Φ rt li TJ 0 P. H - φ PJ= H- 3J 3- φ H H- ti rt CD Pi Φ ffi
H- 3 CQ ti 0 J H- P. £ rt IQ M- H- H- Pi Ω rt Φ 3 ti φ rf Φ CQ H- ,_ , 3 H- 3 Ω 7 ) tö Ω C (Q N Φ Ω Ω IQ Φ 3" μ- . — . bd 0 ti ra ti Ω 3 ,_, ω H- ^ Φ CD 3- ) " ti C rt 3J ^ φ 3 rt Φ H 0 cn 3 CQ rr P- 3" M rt ? t »d H- P. CD rt Ω 3 φ rt rt ** Hi M Ω 0 0 rt a Φ μ- ! ti Φ fi Ω H- - tQ £ tQ Φ ^— . — •<; 3J f i φ
3 Ω 0 Φ P> H- 3 C- 3" φ CD tQ h1- rt .—, IQ er H 3 CD μ- ü μ- I-1
3J 3 φ H- Φ tn P Ω rt P> o Φ Φ ti Φ H tö rt H- to tQ Φ μ- Ω μ- tsi
Φ rr rr ü 3 H rt Φ 3* tö 3 Hi μ- P. to > CD — ii 3J CQ 0 ß
3 0) N P> ^~, PJ CD & 3 H3 — ^ . — , N μ- rt rt 3 3 rr P> ,_, i φ <! P- CQ H1 H CD Ω 3 t φ Φ H- Φ n < φ N P) rt tQ
IQ Λ cd rr f- 0 CQ h-1 r •. H H- ^ 0 ii ti er H- tQ d ι-5 H- 3 C μ- ^— , P)
Φ tQ . 3 O H- ü — " CD 3 rt H- (-■ Φ 3 Pi 3 Pi tQ C -\ h-1 φ tQ m cα r H1 3 f. CD f- 0 tö CD er P- Φ rt 3 1 μ- Φ μ-
Φ H- c rr Φ H- φ ? μ- Ω LΛ) ?r « P> Pi H- 1-3 Pi li ^-^ 3 3 3
3 Φ 3 Φ 3 H- Φ 3 rt CQ 3" CQ ti H- CQ P. φ t-1 CD CD Φ M- N ^ C *• Φ Φ
IQ Pi 3" H- 3 H, C rt H- Ω H- 1-5 H- H- ti P. φ 0 H- Φ Φ Φ 3 3 O CQ
Φ <! rt H Φ Φ H i . Ω 3- CQ P. CD Φ Φ H- -1 K P. Pi er
CQ O P. - Pi 3 3 Φ - H- rt - m Φ rt rt Pi ö tQ Q- P) W Φ ö
Φ 3 H- C H- ^-^ rt Ω P) Ω Ω ti P) Pi P> rt Φ Pi li P) ti μ- rr Φ Φ φ h-1 H 3J P. t H CD « H- cΛ Φ CQ 3 P) C= Hi W
N Φ C ti 3 — . — . rt P> H- C rt Φ Ω ti H- $ - ü er er 0 rr H- Cd φ CQ Pi Cd H- CΛ) Ω 3 Φ ti - CQ m μ- f-s Φ PJ=
Φ 3 P> j rt cn Φ Φ — ^-, 3 ^ P. 3 Pi φ Φ Φ P) ii er ti Φ Ω P)
3 Φ CQ Φ rt H ti t P. rt CD Φ H- ti 3 Pi Φ μ- 3" t
3 μ- Φ 3 H N P. c H- Ω H- 3 •fl rt CQ CQ *« li Φ rt Φ rt f CQ E- ω Φ H- 3 φ , — . m rt Ω μ- φ i-ä
Φ N 0) Φ F ? 0) C Ω P. ω H- 0 P)= H- φ μ- φ 3 H Φ P)
H- -3 3 ? Φ rt CD IQ ? •ö tö Ω Ω Ω 3 I-1 3 μ- φ 3 μ- 3 rt φ CQ rr H- C H- rt Φ 0 PJ P> 3" H- - * C P. 3 P> 3 CD ι-h H- Ω t rt Hj ω ti h-1 C CD Φ rt Φ Φ φ H- I ) Φ Φ tö rt Φ μ- ςo-. rt 3J H- Hl CQ $ • : Hl (-■- H- H 3 CD CQ 3 P) Φ ti CD
Φ I-1 CQ fil: ^— ^ Ω H- P) ^ CD 3 ^-^ Φ T- 0 Ω N Q ii rt
H- 3 f- Ω H - fi H" H P. CD Φ Q 3 Pi H-1 -~ 3J Pi £ μ- μ- Ω 0
(Q C > 3- H- — " H- P CD H- φ Ω ^ — ' Pi Φ P)= H- H- μ- Φ CQ P) ti ti
? CD IQ Ω ÜJ 3 3- CQ Φ li Ω Φ Ω Φ μ- P) d CD
Φ t i Ω 3 ? <j 3J P. rt H- Φ Hl 3 " ti 3J rt 3 3
H- f- 3J H- Φ Φ r Pi H- P) CQ Ω H N Φ Φ rt N φ CQ Φ Pi rt 3 H- rt H- rl H- Φ Φ 3J Φ Φ ? 3 3 s; Ω μ- 1
Cß Ω rt m ^-^ Φ H- rt ? H- Φ P ^~, Φ μ- 3" 3 rt φ 3" P- CD φ ω Φ H- rt rt IQ H- Pi Φ tö μ- CD h-1 Φ .
3 l-J rr Φ rt 1 — -* H 3 l-1 ^ — H- Φ rt Φ 3 > rt 0 iC ti a φ 1 H- < 1 Φ li φ 1
1 1 ω Φ 3 I
3. Verfahren nach Anspruch 2 ,
- bei dem die isolierende Struktur (I) in Form eines Spacers, der an die seitlichen Flächen der zweiten isolierenden Schicht (12) angrenzt, erzeugt wird, indem isolierendes Ma- terial im wesentlichen konform abgeschieden und rückgeätzt wird, bis die Basisschicht (B) freigelegt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3 ,
- bei dem der Teil der ersten isolierenden Schicht (II) durch isotropes Ätzen entfernt wird, so daß untere horizontale
Flächen der Basisanschlußschicht (BA) freigelegt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4,
- bei dem die Basisschicht (B) insitu dotiert aufgewachsen wird,
- bei dem die Basisanschlußschicht (BA) so erzeugt wird, daß sie eine höhere Dotierstoffkonzentration aufweist als die Basisschicht (B) .
6. Verfahren nach einem der Ansprüche 1 bis 5,
- bei dem die Basisschicht (B) so aufgewachsen wird, daß sie dünner als die Basisanschlußschicht (BA) ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, - bei dem die Basisschicht (B) im wesentlichen aus SiGe erzeugt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10038955.4 | 2000-08-09 | ||
DE2000138955 DE10038955C2 (de) | 2000-08-09 | 2000-08-09 | Verfahren zur Herstellung eines Bipolartransistors |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2002013252A1 true WO2002013252A1 (de) | 2002-02-14 |
Family
ID=7651906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE2001/002879 WO2002013252A1 (de) | 2000-08-09 | 2001-07-25 | Verfahren zur herstellung eines bipolartransistors |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10038955C2 (de) |
WO (1) | WO2002013252A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516032A (ja) * | 2003-01-08 | 2006-06-15 | アドバンスト メディカル オプティクス, インコーポレーテッド | コンタクトレンズ及び点眼薬再湿潤剤組成物及びその用途 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9312369B2 (en) | 2014-06-04 | 2016-04-12 | Infineon Technologies Dresden Gmbh | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure |
DE102016216084B8 (de) | 2016-08-26 | 2021-12-23 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen eines Bipolartransistors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192336A (ja) * | 1990-11-22 | 1992-07-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
EP0532355A2 (de) * | 1991-09-12 | 1993-03-17 | Nec Corporation | Verfahren zur Herstellung eines Bipolartransistors mit verringerter Kollektor-Basis-Kapazität |
US5723378A (en) * | 1995-03-22 | 1998-03-03 | Nec Corporation | Fabrication method of semiconductor device using epitaxial growth process |
JPH11354530A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | バイポーラ型半導体装置およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2924417B2 (ja) * | 1992-02-26 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
EP0818829A1 (de) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolartransistor und dessen Herstellungsverfahren |
US6680522B1 (en) * | 1999-01-11 | 2004-01-20 | Nec Electronics Corporation | Semiconductor device with reduced electrical variation |
-
2000
- 2000-08-09 DE DE2000138955 patent/DE10038955C2/de not_active Expired - Fee Related
-
2001
- 2001-07-25 WO PCT/DE2001/002879 patent/WO2002013252A1/de active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192336A (ja) * | 1990-11-22 | 1992-07-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
EP0532355A2 (de) * | 1991-09-12 | 1993-03-17 | Nec Corporation | Verfahren zur Herstellung eines Bipolartransistors mit verringerter Kollektor-Basis-Kapazität |
US5723378A (en) * | 1995-03-22 | 1998-03-03 | Nec Corporation | Fabrication method of semiconductor device using epitaxial growth process |
JPH11354530A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | バイポーラ型半導体装置およびその製造方法 |
Non-Patent Citations (4)
Title |
---|
BURGHARTZ ET AL: "Sub-30ps ECL circuits using high-fT Si and SiGe epitaxial base SEEW transistors", IEDM, 1990, pages 297 - 300, XP010092911 * |
KONIG U ET AL: "SiGe HBTs and HFETs", SOLID STATE ELECTRONICS, ELSEVIER SCIENCE PUBLISHERS, BARKING, GB, vol. 38, no. 9, 1 September 1995 (1995-09-01), pages 1595 - 1602, XP004062484, ISSN: 0038-1101 * |
PATENT ABSTRACTS OF JAPAN vol. 016, no. 513 (E - 1283) 22 October 1992 (1992-10-22) * |
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 03 30 March 2000 (2000-03-30) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516032A (ja) * | 2003-01-08 | 2006-06-15 | アドバンスト メディカル オプティクス, インコーポレーテッド | コンタクトレンズ及び点眼薬再湿潤剤組成物及びその用途 |
Also Published As
Publication number | Publication date |
---|---|
DE10038955A1 (de) | 2002-02-28 |
DE10038955C2 (de) | 2002-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005046711B4 (de) | Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten | |
EP0535350B1 (de) | Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor | |
DE68927353T2 (de) | Verfahren zur Herstellung einer Planarisolierung | |
DE10004067A1 (de) | Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement | |
DE102009001552A1 (de) | Bipolartransistor mit selbstjustiertem Emitterkontakt | |
EP0418421B1 (de) | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität | |
DE3686310T2 (de) | Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren. | |
EP1145320A1 (de) | Dram-zellenanordnung und verfahren zur deren herstellung | |
DE102015204411B4 (de) | Transistor und Verfahren zur Herstellung eines Transistors | |
DE60118432T2 (de) | Graben-gleichrichter mit schottky-barriere und diesbezügliches herstellungsverfahren | |
EP1161770A1 (de) | Dram-zellenanordnung und verfahren zu deren herstellung | |
EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
DE19845004A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE10136333A1 (de) | Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor | |
EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
DE10302625B4 (de) | Bipolartransistor und Verfahren zum Herstellen desselben | |
DE10060584A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
WO2002013252A1 (de) | Verfahren zur herstellung eines bipolartransistors | |
DE102015208133B3 (de) | BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung | |
WO2007048393A2 (de) | Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben | |
EP1279191B1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE10249897B4 (de) | Selbstjustierendes Verfahren zur Herstellung eines Transistors | |
DE19812643C1 (de) | Schaltungsstruktur mit einem MOS-Transistor und Verfahren zu deren Herstellung | |
DE102005004707B4 (de) | Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
122 | Ep: pct application non-entry in european phase |