DE10038955A1 - Verfahren zur Herstellung eines Bipolartransistors - Google Patents
Verfahren zur Herstellung eines BipolartransistorsInfo
- Publication number
- DE10038955A1 DE10038955A1 DE2000138955 DE10038955A DE10038955A1 DE 10038955 A1 DE10038955 A1 DE 10038955A1 DE 2000138955 DE2000138955 DE 2000138955 DE 10038955 A DE10038955 A DE 10038955A DE 10038955 A1 DE10038955 A1 DE 10038955A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base
- base layer
- insulating
- produced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000000407 epitaxy Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 141
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
Auf einer horizontalen Oberfläche einer Grundschicht (G) aus monokristallinem Halbleitermaterial wird eine erste isolierende Schicht (I1), daüber eine Basisanschlußschicht (BA) aus Polysilizium und darüber eine zweite isolierende Schicht (I2) erzeugt. Zur Erzeugung einer Vertiefung (V) werden die zweite isolierende Schicht (I2) und die Basisanschlußschicht (BA) strukturiert, bis ein Teil der ersten isolierenden Schicht (I1) freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht (BA) gebildet werden. Der freigelegte Teil der ersten isolierenden Schicht (I1) wird geätzt, bis die Grundschicht (G) freigelegt wird. Zur Erzeugung einer Basisschicht (B) wird eine selektive Epitaxie durchgeführt, bis die Basisschicht (B) dicker als die erste isolierende Schicht (I1) ist. Da monokristalline Teile, die auf der Grundschicht (G) aufwachsen, und polykristalline Teile, die auf den seitlichen Flächen der Basisanschlußschicht (BA) aufwachsen, zumindest teilweise in Kontakt miteinander aufwachsen, ist der elektrische Widerstand zwischen diesen Teilen sehr gering.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
Bipolartransistors.
Ein Bipolartransistor weist einen Emitter, einen Kollektor
und eine dazwischen geschaltete Basis auf, die zusammen einen
pnp- oder einen npn-Übergang bilden. Jedes der drei genannten
Elemente wird separat angeschlossen. Der Strom, der zwischen
dem Kollektor und dem Emitter durch den Bipolartransistor
fließt, wird durch die Spannung an der Basis gesteuert.
In der Halbleitertechnologie ist es z. B. aus W. Klein und B.
U. H. Klepser "75 GHz Bipolar Production Technology for the
21st Century", ESSDERC'99, Seiten 88 bis 94 bekannt, einen
Bipolartransistor herzustellen, indem auf einer monokristal
linen Grundschicht aus Silizium, die teilweise als Kollektor
wirkt, eine Oxidschicht und darüber eine Schicht aus Polysi
lizium abgeschieden werden. Die Schicht aus Polysilizium wird
im Bereich einer zu erzeugenden Basis entfernt, bis die Oxid
schicht freigelegt wird. Dabei entstehen seitliche Flächen
der Schicht aus Polysilizium. Anschließend wird eine Schicht
aus Siliziumnitrid abgeschieden und so strukturiert, daß die
seitlichen Flächen der Schicht aus Polysilizium bedeckt sind,
aber die Oxidschicht teilweise freigelegt ist. Die Oxid
schicht wird isotrop geätzt, bis die Grundschicht teilweise
freigelegt wird. Dabei werden untere horizontale Flächen der
Schicht aus Polysilizium ebenfalls freigelegt. Zur Erzeugung
der Basis wird eine selektive Epitaxie durchgeführt, wobei
eine leitende Verbindung zwischen der Basis und der Schicht
aus Polysilizium entsteht. Bei einer selektiven Epitaxie fin
det eine Materialabscheidung lediglich auf offenen Halblei
termaterialflächen jedoch nicht auf dielektrischen Materia
lien statt. Über der Basis wird zur Erzeugung eines Emitters
ein weiteres Polysilizium abgeschieden. Anschließend wird ein
Zwischenoxid erzeugt, und es werden Kontakte zum Emitter, zum
Kollektor und zur Schicht aus Polysilizium, die als Basi
sanschluß wirkt, erzeugt. Das Siliziumnitrid an den Seiten
flächen der Schicht aus Polysilizium schützt vor Kurzschlüs
sen zwischen dem Basisanschluß und dem Emitter. Insbesondere
wenn der Emitter aus Polysilizium besteht und/oder der Basi
sanschluß hochdotiert ist, würden bei einer Berührung der
beiden Elemente starke Leckströme fließen.
Nachteilig an einem solchen Verfahren ist, daß der erzeugte
Bipolartransistor einen sehr hohen elektrischen Widerstand
zwischen der Basis und dem polykristallinen Basisanschluß
aufweist. Der Grund dafür liegt darin, daß bei der selektiven
Epitaxie das Silizium auf der Grundschicht monokristallin und
auf den unteren Flächen der Schicht aus Polysilizium polykri
stallin aufwächst, bis der monokristalline Bereich und der
polykristalline Bereich aufeinander stoßen. An der Grenzflä
che zwischen diesen beiden Bereichen bildet sich eine Korn
grenze aus, die zum hohen elektrischen Widerstand zwischen
der Basis und dem Basisanschluß führt.
Ebenfalls bekannt ist z. B. aus U. König und H. Dämbkes "SiGe
HBTs and HFETs", Solid State Electronics, Vol. 38, No. 9, pp
1595-1596, 1995 ein Verfahren zur Herstellung eines Bipo
lartransistors, bei dem die Bildung von Korngrenzen verrin
gert wird, indem zunächst nach Erzeugung der Oxidschicht die
se im Bereich der zu erzeugenden Basis geöffnet wird, so daß
die Grundschicht freigelegt wird. Anschließend wird eine dif
ferentielle Epitaxie durchgeführt, bei der ganzflächig eine
durchgehende Schicht aus Silizium erzeugt wird, die auf der
Grundschicht monokristallin und auf der Oxidschicht polykri
stallin aufwächst. Die polykristallinen und monokristallinen
Teile wachsen also in Verbindung miteinander auf, so daß sich
ein guter elektrischer Kontakt zwischen diesen Teilen bildet.
Anschließend wird der polykristalline Teil der epitak
tisch aufgewachsenen Schicht strukturiert und dient als
Basisanschluß, während der monokristalline Teil der Schicht
als Basis dient.
Auch dieses Verfahren weist Nachteile auf, die darauf zurück
zuführen sind, daß der Basisanschluß und die Basis als Teile
einer einzigen Schicht erzeugt werden. Zum einen ist die Di
cke des Basisanschlusses auf die Dicke der Basis beschränkt.
Die Dicke des Basisanschlusses kann zur Optimierung des e
lektrischen Widerstandes des Basisanschlusses nicht unabhän
gig von der Dicke der Basis gewählt werden. Zum anderen ist
der elektrische Widerstand des Basisanschlusses hoch, da der
Basisanschluß dieselbe niedrige Dotierstoffkonzentration wie
die Basis aufweist. Eine Erhöhung der Dotierstoffkonzentrati
on der epitaktisch aufgewachsenen Schicht würde zu erhöhten
Sperrströmen zwischen der Basis und dem Emitter führen.
Der Erfindung liegt folglich die Aufgabe zugrunde, ein Ver
fahren anzugeben, durch das ein Bipolartransistor erzeugt
wird, der bei zugleich guter Leitfähigkeit des Basisanschlus
ses einen geringen elektrischen Widerstand zwischen dem Basi
sanschluß und der Basis aufweist.
Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung
eines Bipolartransistors, bei dem auf einer horizontalen O
berfläche einer Grundschicht aus monokristallinem Halbleiter
material eine erste isolierende Schicht, darüber eine Basi
sanschlußschicht aus Polysilizium und darüber eine zweite i
solierende Schicht erzeugt werden. Zur Erzeugung einer Ver
tiefung werden die zweite isolierende Schicht und die Basi
sanschlußschicht strukturiert, bis ein Teil der ersten iso
lierenden Schicht freigelegt wird, so daß seitliche Flächen
der Basisanschlußschicht und seitliche Flächen der zweiten
isolierenden Schicht gebildet werden. Der freigelegte Teil
der ersten isolierenden Schicht wird geätzt, bis die Grund
schicht freigelegt wird. Zur Erzeugung einer Basisschicht
wird eine selektive Epitaxie derart durchgeführt, daß die Ba
sisschicht auf der Grundschicht monokristallin und auf den
seitlichen Flächen der Basisanschlußschicht polykristallin
aufwächst, und daß die Basisschicht dicker als die erste iso
lierende Schicht ist.
Die seitlichen Flächen der Basisanschlußschicht sind nicht
durch eine dielektrische Schicht geschützt.
Da die Basisschicht dicker als die erste isolierende Schicht
ist, wachsen die polykristallinen Teile und die monokristal
linen Teile der Basisschicht zumindest teilweise in Kontakt
miteinander auf, so daß an den entsprechenden Stellen der e
lektrische Widerstand zwischen den polykristallinen und mono
kristallinen Teilen und damit der elektrische Widerstand zwi
schen der Basis und dem Basisanschluß gering ist.
Der monokristalline Teil der Basisschicht wirkt zumindest
teilweise als Basis. Das Dotierprofil in der Basisschicht
kann so eingestellt werden, daß untere oder obere Teile des
monokristallinen Teils der Basisschicht als Kollektor oder
als Emitter wirken. Der polykristalline Teil der Basisschicht
und die Basisanschlußschicht wirken als Basisanschluß.
Da die Basis und die Basisanschlußschicht nicht gleichzeitig
erzeugt werden, sondern zwei verschiedene Schichten sind,
kann die Basis niedrigdotiert sein und zugleich die Basi
sanschlußschicht eine hohe Dotierstoffkonzentration aufwei
sen. Die Basisanschlußschicht kann folglich eine hohe Leitfä
higkeit aufweisen.
Beispielsweise weist die Basisschicht eine Dotierstoffkon
zentration zwischen 5 . 1018 und 1019 cm-3 auf, während die Basi
sanschlußschicht eine Dotierstoffkonzentration von etwa 1020 cm-3
aufweist.
Da die Basis und die Basisanschlußschicht nicht Teile dersel
ben Schicht sind, können die Dicken der Schichten unabhängig
voneinander gewählt werden. Beispielsweise weist die Basisanschlußschicht
zur Erniedrigung seines elektrischen Wider
stands eine Dicke zwischen 150 nm und 250 nm auf. Zugleich kann
die Dicke der Basisschicht im Bereich von etwa 50 nm liegen.
Je größer die seitliche Grenzfläche zwischen der Basisschicht
und der Basisanschlußschicht ist, um so kleiner ist der e
lektrische Widerstand zwischen der Basis und dem Basi
sanschluß.
Der Emitter wird so erzeugt, daß er vom ersten Leitfähig
keitstyp dotiert ist, während die Basisschicht und die Basi
sanschlußschicht so erzeugt werden, daß sie von einem zwei
ten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfä
higkeitstyp dotiert sind. Um einen Kurzschluß zwischen den
polykristallinen Teilen der Basisschicht und dem Emitter zu
vermeiden, ist es vorteilhaft, eine isolierende Struktur zu
erzeugen, die mindestens den polykristallinen Teil der Basis
schicht bedeckt. Der vom ersten Leitfähigkeitstyp dotierte
Emitter wird über der mit der isolierenden Struktur versehe
nen Basisschicht erzeugt. Der Emitter steht elektrisch mit
dem monokristallinen Teil der Basisschicht in Kontakt und
bildet einen pn-Übergang.
Der Emitter kann beispielsweise aus Polysilizium erzeugt wer
den.
Die isolierende Struktur kann beispielsweise in Form eines
Spacers, der an die seitlichen Flächen der zweiten isolieren
den Schicht angrenzt, erzeugt werden, indem isolierendes Ma
terial im wesentlichen konform abgeschieden und rückgeätzt
wird, bis die Basisschicht teilweise freigelegt wird und so
mit den polykristallinen Teil der Basisschicht bedeckt.
Damit dabei die zweite isolierende Schicht nicht angegriffen
wird, ist die isolierende Struktur vorzugsweise selektiv zur
zweiten isolierenden Schicht ätzbar. Beispielsweise besteht
die zweite isolierende Schicht aus SiO2 und die isolierende
Struktur aus Siliziumnitrid oder umgekehrt.
Vorzugsweise wird der obengenannte Teil der ersten isolieren
den Schicht durch isotropes Ätzen entfernt, so daß untere ho
rizontale Flächen der Basisanschlußschicht freigelegt werden.
Im Vergleich zu anisotropem Ätzen entstehen bei einem solchen
Verfahren weniger Kristalldefekte in der Grundschicht, die in
diesem Bereich als Kollektor wirkt.
Die Basisschicht kann insitu dotiert aufgewachsen werden. Al
ternativ wird die Basisschicht nach deren Erzeugung nachträg
lich implantiert.
Vorzugsweise wird die Basisschicht so aufgewachsen, daß sie
im wesentlichen so dick ist wie die Summe der Dicken der ers
ten isolierenden Schicht und der Basisanschlußschicht.
Zur Erhöhung der Performance des Bipolartransistors ist es
vorteilhaft, die Basisschicht im wesentlichen aus SiGe zu er
zeugen. Dabei können der Emitter und/oder der Kollektor im
wesentlichen aus Silizium und/oder aus Polysilizium bestehen.
Als Material der Basisschicht ist jedoch auch Silizium oder
ein Verbindungshalbleiter geeignet.
Der Bipolartransistor kann mit sehr wenigen Masken herge
stellt werden. Die Vertiefung wird mit Hilfe einer Maske er
zeugt. Zur Erzeugung der isolierenden Struktur in Form eines
Spacers und zur Erzeugung der Basisschicht sind keine Masken
erforderlich. Zur Strukturierung der Basisanschlußschicht
kann dieselbe Maske wie zur Erzeugung der Vertiefung verwen
det werden. Eine weitere Maske kann zur Strukturierung des
Emitters verwendet werden. Kontakte zur Basis, zum Emitter
und zur Kollektor können ebenfalls mit einer Maske erzeugt
werden. Zur Abdeckung eines Gebiets der Grundschicht während
der selektiven Epitaxie, auf dem zu einem späteren Zeitpunkt
ein Kollektorkontakt erzeugt wird, kann eine Schutzschicht
verwendet werden, die durch maskiertes Ätzen strukturiert
werden kann.
Das Halbleitermaterial, aus dem die Grundschicht besteht, ist
vorzugsweise Silizium. Alternativ besteht die Grundschicht
aus einem Verbindungshalbleiter, wie z. B. GaAs.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an
hand der Figuren näher erläutert.
Fig. 1 zeigt einen Querschnitt durch ein Substrat mit einer
dotierten Schicht, nachdem eine Grundschicht, eine I
solation, ein dotiertes Gebiet, eine erste isolieren
de Schicht, eine Basisanschlußschicht, eine zweite i
solierende Schicht, eine Vertiefung und eine Schutz
schicht erzeugt wurden.
Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem eine Ba
sisschicht, eine isolierende Struktur, ein Emitter,
ein Zwischenoxid, ein Basiskontakt, ein Emitterkon
takt und ein Kollektorkontakt erzeugt wurden.
Im Ausführungsbeispiel ist als Ausgangsmaterial ein Substrat
1 aus monokristallinem Silizium vorgesehen. Durch Implantati
on wird eine an eine horizontale Oberfläche des Substrats 1
angrenzende hoch n-dotierte Schicht S erzeugt.
Durch insitu dotierte Epitaxie wird eine ca. 500 nm dicke
niedrig n-dotierte Grundschicht G erzeugt. Durch maskierte
thermische Oxidation wird eine Isolation IS erzeugt, die ei
nen Bereich seitlich umgibt, in dem eine Basis B erzeugt wer
den soll, und die einen Bereich umgibt, auf dem ein Kollek
torkontakt K erzeugt werden soll (s. Fig. 1). In letzterem
Bereich wird durch maskierte Implantation ein hoch n-
dotiertes Gebiet GE erzeugt, das bis zur dotierten Schicht S
reicht.
Anschließend wird eine ca. 5 nm dicke erste isolierende
Schicht I1 aus SiO2, darüber eine ca. 200 nm dicke Basi
sanschlußschicht BA aus Polysilizium und darüber eine zweite
isolierende Schicht I2 aus SiN erzeugt (s. Fig. 1). Die Ba
sisanschlußschicht BA wird insitu p-dotiert abgeschieden und
weist eine Dotierstoffkonzentration von ca. 1020 cm-3 auf.
Durch maskiertem Trockenätzen wird eine Vertiefung V erzeugt,
indem die zweite isolierende Schicht I2 und die Basi
sanschlußschicht BA strukturiert werden, bis ein Teil der
ersten isolierenden Schicht I1 freigelegt wird, so daß seit
liche Flächen der Basisanschlußschicht BA und seitliche Flä
chen der zweiten isolierenden Schicht I2 gebildet werden. Da
bei werden die Basisanschlußschicht BA und die zweite isolie
rende Struktur I2 im Bereich eines zu erzeugenden Kollektor
kontakts KK entfernt.
Durch maskiertes Ätzen wird die erste isolierende Schicht I1
im Bereich des zu erzeugenden Kollektorkontakts KK entfernt
(s. Fig. 1).
Zur Erzeugung einer Schutzschicht SS wird SiN abgeschieden
und mit Hilfe einer Maske (nicht dargestellt) so struktu
riert, daß sie die zweite isolierende Schicht I2 nicht be
deckt. Mit derselben Maske wird zur Erhöhung der Dotierstoff
konzentration eines zu erzeugenden Kollektors K eine Implan
tation mit n-dotierenden Ionen durchgeführt.
Der freigelegte Teil der ersten isolierenden Schicht I1 wird
naßchemisch isotrop selektiv zur zweiten isolierenden Schicht
I2 entfernt, so daß ein unterätzter Bereich entsteht und un
tere horizontale Flächen der Basisanschlußschicht BA teilwei
se freigelegt werden.
Zur Erzeugung einer Basisschicht B wird eine selektive Epita
xie durchgeführt. Das Dotierprofil wird dabei insitu einge
stellt. Die Basisschicht B weist im wesentlichen eine Dotierstoffkonzentration
von ca. 5 . 1018 cm-3 auf. Die Basisschicht
B wächst auf der Grundschicht G monokristallin und auf den
seitlichen Flächen der Basisanschlußschicht BA polykristallin
auf. Im unterätzten Bereich stoßen ein kristalliner Teil und
ein polykristalliner Teil der Basisschicht B aufeinander und
bilden eine Korngrenze. Nachdem die Basisschicht B etwa die
Höhe der unteren Flächen der Basisanschlußschicht BA erreicht
hat, wachsen kristalline Teile und polykristalline Teile der
Basisschicht B in Kontakt miteinander auf, so daß zwischen
diesen Teilen ein guter elektrischer Kontakt erzeugt wird.
Die Dicke der Basisschicht B beträgt ca. 50 nm. Es entsteht
ein vertikaler elektrischer Anschluß zwischen dem einkristal
linen und dem polykristallinen Teil der Basisschicht B.
Zur Erzeugung einer spacerförmigen isolierenden Struktur I
wird SiO2 abgeschieden und rückgeätzt, bis die Basisschicht B
freigelegt wird. Anschließend wird zur Erzeugung eines Emit
ters E insitu n-dotiertes Polysilizium abgeschieden und durch
maskiertem Ätzen strukturiert (siehe Fig. 2).
Anschließend wird ein Zwischenoxid Z erzeugt, indem SiO2 ab
geschieden und durch chemisch-mechanisches Polieren planari
siert wird.
Durch maskiertem Ätzen werden Kontaktlöcher zur Basi
sanschlußschicht BA, zum Emitter E und zum dotierten Gebiet
GE erzeugt. Anschließend wird Wolfram abgeschieden, so daß
die Kontaktlöcher gefüllt werden, und durch chemisch-
mechanisches Polieren planarisiert, bis das Zwischenoxid Z
freigelegt wird. Dadurch entstehen in den Kontaktlöchern ein
Basiskontakt BK, ein Emitterkontakt EK und ein Kollektorkon
takt KK (siehe Fig. 2).
Der Bereich der Grundschicht G unterhalb der Basisschicht B
wirkt als Kollektor K. Die dotierte Schicht S und das dotier
te Gebiet GE wirken als Kollektoranschluß. Der monokristalli
ne Teil der Basisschicht B wirkt als Basis. Der polykristalline
Teil der Basisschicht und die Basisanschlußschicht BA
wirken als Basisanschluß. Die isolierende Struktur 1 verhin
dert einen Kurzschluß zwischen dem Emitter E und dem polykri
stallinen Teil der Basisschicht B sowie der hochdotierten Ba
sisanschlußschicht BA.
1
Substrat
B Basisschicht
BA Basisanschlußschicht
E Emitter
G Grundschicht
GE dotiertes Gebiet
I isolierende Struktur
IS Isolation
I1, I2 isolierende Schicht
K Kollektor
KB, KE, KK Kontakt
S dotierte Schicht
SS Schutzschicht
V Vertiefung
Z Zwischenoxid
B Basisschicht
BA Basisanschlußschicht
E Emitter
G Grundschicht
GE dotiertes Gebiet
I isolierende Struktur
IS Isolation
I1, I2 isolierende Schicht
K Kollektor
KB, KE, KK Kontakt
S dotierte Schicht
SS Schutzschicht
V Vertiefung
Z Zwischenoxid
Claims (7)
1. Verfahren zur Herstellung eines Bipolartransistors
bei dem auf einer horizontalen Oberfläche einer Grund schicht (G) aus monokristallinem Halbleitermaterial eine erste isolierende Schicht (I1), darüber eine Basisanschluß schicht (BA) aus Polysilizium und darüber eine zweite iso lierende Schicht (I2) erzeugt werden,
bei dem eine Vertiefung (V) erzeugt wird, indem die zweite isolierende Schicht (I2) und die Basisanschlußschicht (BA) strukturiert werden, bis ein Teil der ersten isolierenden Schicht (I1) freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht (BA) und seitliche Flächen der zweiten isolierenden Schicht (I2) gebildet werden,
bei den der freigelegte Teil der ersten isolierenden Schicht (I1) geätzt wird, bis die Grundschicht (G) freige legt wird,
bei dem zur Erzeugung einer Basisschicht (B) eine selektive Epitaxie derart durchgeführt wird, daß die Basisschicht (B) auf der Grundschicht (G) monokristallin und auf den seitli chen Flächen der Basisanschlußschicht (BA) polykristallin aufwächst, und daß die Basisschicht (B) dicker als die ers te isolierende Schicht (I1) ist.
bei dem auf einer horizontalen Oberfläche einer Grund schicht (G) aus monokristallinem Halbleitermaterial eine erste isolierende Schicht (I1), darüber eine Basisanschluß schicht (BA) aus Polysilizium und darüber eine zweite iso lierende Schicht (I2) erzeugt werden,
bei dem eine Vertiefung (V) erzeugt wird, indem die zweite isolierende Schicht (I2) und die Basisanschlußschicht (BA) strukturiert werden, bis ein Teil der ersten isolierenden Schicht (I1) freigelegt wird, so daß seitliche Flächen der Basisanschlußschicht (BA) und seitliche Flächen der zweiten isolierenden Schicht (I2) gebildet werden,
bei den der freigelegte Teil der ersten isolierenden Schicht (I1) geätzt wird, bis die Grundschicht (G) freige legt wird,
bei dem zur Erzeugung einer Basisschicht (B) eine selektive Epitaxie derart durchgeführt wird, daß die Basisschicht (B) auf der Grundschicht (G) monokristallin und auf den seitli chen Flächen der Basisanschlußschicht (BA) polykristallin aufwächst, und daß die Basisschicht (B) dicker als die ers te isolierende Schicht (I1) ist.
2. Verfahren nach Anspruch 1,
bei dem eine isolierende Struktur (I) erzeugt wird, die mindestens den polykristallinen Teil der Basisschicht (B) bedeckt,
bei dem über der mit der isolierenden Struktur (I) versehe nen Basisschicht (B) ein von einem ersten Leitfähigkeitstyp dotierter Emitter (E) erzeugt wird, der elektrisch mit der Basisschicht (B) in Kontakt steht,
bei dem die Basisschicht (B) und die Basisanschlußschicht (BA) so erzeugt werden, daß sie von einem zweiten, zum ers ten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotiert sind.
bei dem eine isolierende Struktur (I) erzeugt wird, die mindestens den polykristallinen Teil der Basisschicht (B) bedeckt,
bei dem über der mit der isolierenden Struktur (I) versehe nen Basisschicht (B) ein von einem ersten Leitfähigkeitstyp dotierter Emitter (E) erzeugt wird, der elektrisch mit der Basisschicht (B) in Kontakt steht,
bei dem die Basisschicht (B) und die Basisanschlußschicht (BA) so erzeugt werden, daß sie von einem zweiten, zum ers ten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotiert sind.
3. Verfahren nach Anspruch 2,
bei dem die isolierende Struktur (I) in Form eines Spacers,
der an die seitlichen Flächen der zweiten isolierenden
Schicht (I2) angrenzt, erzeugt wird, indem isolierendes Ma
terial im wesentlichen konform abgeschieden und rückgeätzt
wird, bis die Basisschicht (B) freigelegt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
1 bei dem der Teil der ersten isolierenden Schicht (I1) durch
isotropes Ätzen entfernt wird, so daß untere horizontale
Flächen der Basisanschlußschicht (BA) freigelegt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem die Basisschicht (B) insitu dotiert aufgewachsen wird,
bei dem die Basisanschlußschicht (BA) so erzeugt wird, daß sie eine höhere Dotierstoffkonzentration aufweist als die Basisschicht (B).
bei dem die Basisschicht (B) insitu dotiert aufgewachsen wird,
bei dem die Basisanschlußschicht (BA) so erzeugt wird, daß sie eine höhere Dotierstoffkonzentration aufweist als die Basisschicht (B).
6. Verfahren nach einem der Ansprüche 1 bis 5,
bei dem die Basisschicht (B) so aufgewachsen wird, daß sie
dünner als die Basisanschlußschicht (BA) ist.
7. Verfahren nach einem der Ansprüche 1 bis 6,
bei dem die Basisschicht (B) im wesentlichen aus SiGe er
zeugt wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000138955 DE10038955C2 (de) | 2000-08-09 | 2000-08-09 | Verfahren zur Herstellung eines Bipolartransistors |
| PCT/DE2001/002879 WO2002013252A1 (de) | 2000-08-09 | 2001-07-25 | Verfahren zur herstellung eines bipolartransistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000138955 DE10038955C2 (de) | 2000-08-09 | 2000-08-09 | Verfahren zur Herstellung eines Bipolartransistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10038955A1 true DE10038955A1 (de) | 2002-02-28 |
| DE10038955C2 DE10038955C2 (de) | 2002-07-11 |
Family
ID=7651906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000138955 Expired - Fee Related DE10038955C2 (de) | 2000-08-09 | 2000-08-09 | Verfahren zur Herstellung eines Bipolartransistors |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10038955C2 (de) |
| WO (1) | WO2002013252A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016216084A1 (de) | 2016-08-26 | 2018-03-01 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen eines Bipolartransistors |
| DE102015108832B4 (de) | 2014-06-04 | 2018-10-18 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen einer bipolaren Transistorstruktur |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040137079A1 (en) * | 2003-01-08 | 2004-07-15 | Cook James N. | Contact lens and eye drop rewetter compositions and methods |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693979A (en) * | 1992-02-26 | 1997-12-02 | Nec Corporation | Semiconductor device |
| US5962880A (en) * | 1996-07-12 | 1999-10-05 | Hitachi, Ltd. | Heterojunction bipolar transistor |
| EP1020923A2 (de) * | 1999-01-11 | 2000-07-19 | Nec Corporation | Vertikaler Bipolartransistor und Verfahren zur Herstellung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192336A (ja) * | 1990-11-22 | 1992-07-10 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3149470B2 (ja) * | 1991-09-12 | 2001-03-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2629644B2 (ja) * | 1995-03-22 | 1997-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH11354530A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | バイポーラ型半導体装置およびその製造方法 |
-
2000
- 2000-08-09 DE DE2000138955 patent/DE10038955C2/de not_active Expired - Fee Related
-
2001
- 2001-07-25 WO PCT/DE2001/002879 patent/WO2002013252A1/de active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693979A (en) * | 1992-02-26 | 1997-12-02 | Nec Corporation | Semiconductor device |
| US5962880A (en) * | 1996-07-12 | 1999-10-05 | Hitachi, Ltd. | Heterojunction bipolar transistor |
| EP1020923A2 (de) * | 1999-01-11 | 2000-07-19 | Nec Corporation | Vertikaler Bipolartransistor und Verfahren zur Herstellung |
Non-Patent Citations (3)
| Title |
|---|
| JP 05-121 420 A (abstract (1 Seite) + detailed description (5 Seiten) + description of drawings (1 Seite) + drawings (3 Seiten) - alle in einer computergestützten Übersetzung des JPO) * |
| JP 10-256 269 A (abstract (1 Seite) + detailed description (5 Seiten) + description of drawings (1 Seite) + drawings (3 Seiten) - alle in einer computergestützten Übersetzung des JPO) * |
| JP 11-354 530 A (abstract (1 Seite) + detailed description (5 Seiten) + description of drawings (1 Seite) + drawings (2 Seiten) - alle in einer computergestützten Übersetzung des JPO) * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015108832B4 (de) | 2014-06-04 | 2018-10-18 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen einer bipolaren Transistorstruktur |
| DE102016216084A1 (de) | 2016-08-26 | 2018-03-01 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen eines Bipolartransistors |
| US10468497B2 (en) | 2016-08-26 | 2019-11-05 | Infineon Technologies Dresden Gmbh | Method for manufacturing a bipolar junction transistor |
| DE102016216084B4 (de) * | 2016-08-26 | 2021-02-11 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen eines Bipolartransistors |
| DE102016216084B8 (de) | 2016-08-26 | 2021-12-23 | Infineon Technologies Dresden Gmbh | Verfahren zum Herstellen eines Bipolartransistors |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002013252A1 (de) | 2002-02-14 |
| DE10038955C2 (de) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102010001290B4 (de) | Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen | |
| EP1825504B1 (de) | Vertikaler bipolartransistor | |
| EP0535350B1 (de) | Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor | |
| DE69430724T2 (de) | Dielektrisch isolierte Halbleiteranordnung | |
| DE112012001855T5 (de) | Komplementärer bipolarer Inverter | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE3686310T2 (de) | Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren. | |
| DE10004067A1 (de) | Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement | |
| DE3242736A1 (de) | Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren | |
| EP1692720B1 (de) | Komplement re bipolar-halbleitervorrichtung | |
| DE10352765B4 (de) | Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil | |
| DE60118432T2 (de) | Graben-gleichrichter mit schottky-barriere und diesbezügliches herstellungsverfahren | |
| DE69232348T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
| EP1145320A1 (de) | Dram-zellenanordnung und verfahren zur deren herstellung | |
| EP1356527B1 (de) | Bipolartransistor und verfahren zu dessen herstellung | |
| DE102005040624A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
| DE3752286T2 (de) | In einem tiefen Graben formierte Isolation mit Kontakt an der Oberfläche des Substrates | |
| EP1129482A1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| DE102020104161A1 (de) | Bipolartransistor mit gate über anschlüssen | |
| EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
| DE10060584A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung | |
| DE68928787T2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
| DE10038955C2 (de) | Verfahren zur Herstellung eines Bipolartransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |