DE102016216084A1 - Verfahren zum Herstellen eines Bipolartransistors - Google Patents

Verfahren zum Herstellen eines Bipolartransistors Download PDF

Info

Publication number
DE102016216084A1
DE102016216084A1 DE102016216084.2A DE102016216084A DE102016216084A1 DE 102016216084 A1 DE102016216084 A1 DE 102016216084A1 DE 102016216084 A DE102016216084 A DE 102016216084A DE 102016216084 A1 DE102016216084 A1 DE 102016216084A1
Authority
DE
Germany
Prior art keywords
layer
base
insulating layer
insulating
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016216084.2A
Other languages
English (en)
Other versions
DE102016216084B8 (de
DE102016216084B4 (de
Inventor
Dmitri Alex Tschumakow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102016216084.2A priority Critical patent/DE102016216084B8/de
Priority to US15/678,152 priority patent/US10468497B2/en
Priority to CN201710742731.7A priority patent/CN107785412B/zh
Publication of DE102016216084A1 publication Critical patent/DE102016216084A1/de
Application granted granted Critical
Publication of DE102016216084B4 publication Critical patent/DE102016216084B4/de
Publication of DE102016216084B8 publication Critical patent/DE102016216084B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ausführungsformen stellen ein Verfahren zum Herstellen eines Bipolartransistors bereit. Das Verfahren umfasst einen Schritt des Bereitstellens eines Schichtstapels, wobei der Schichtstapel Folgendes umfasst: ein Halbleitersubstrat mit einer Grabenisolation; einen Basiskontaktschichtstapel, wobei der Basiskontaktschichtstapel eine Vertiefung umfasst, die ein Emitterfenster bildet; laterale Abstandshalter, die auf Seitenwänden des Emitterfensters angeordnet sind, wobei die lateralen Abstandshalter eine Basiskontaktschicht des Basiskontaktschichtstapels isolieren; und eine Basisschicht, die in dem Emitterfenster auf dem Halbleitersubstrat angeordnet ist, wobei die Basisschicht unter den lateralen Abstandshaltern wenigstens teilweise herausragt. Das Verfahren umfasst einen Schritt des Bereitstellens einer Isolationsschicht auf der Basisschicht.

Description

  • Technisches Gebiet
  • Ausführungsformen betreffen ein Verfahren zum Herstellen eines Bipolartransistors. Weitere Ausführungsformen betreffen einen Bipolartransistor. Weitere Ausführungsformen betreffen einen HBT (heterojunction bipolar transistor, Bipolartransistor mit Heteroübergang) mit einem Emitterfenster, das in Bezug auf eine vorstrukturierte Basiselektrode mit einer Einkristallbasisverbindung vollständig selbstpositioniert ist, die durch gesteuerte Hohlraumfüllung realisiert wird, welche minimale parasitäre Effekte und eine Skalierbarkeit unterhalb lithographischer Grenzen ermöglicht.
  • Hintergrund der Erfindung
  • Bipolartransistoren werden in vielen Anwendungen verwendet, wie etwa Signalgeneratoren in Auto-RADAR-Anwendungen (RADAR: Radio Detection and Ranging – Funkdetektion und -abstandsmessung) oder ähnlichen Mikrowellenanwendungen, die hohe Schaltfrequenzen erfordern. Um die Leistungszahl einer maximalen Schaltfrequenz (fmax) zu verbessern, ist es wichtig, sowohl das Ausmaß parasitärer Widerstände und Kapazitäten zu reduzieren als auch die Basisbreite des Transistors auf dem minimal möglichen Wert zu halten. Gleichzeitig sollten die Herstellungskosten niedrig gehalten werden.
  • Kurzdarstellung der Erfindung
  • Ausführungsformen stellen ein Verfahren zum Herstellen eines Bipolartransistors bereit. Das Verfahren umfasst einen Schritt des Bereitstellens eines Schichtstapels, wobei der Schichtstapel Folgendes umfasst: ein Halbleitersubstrat mit einer Grabenisolation; einen Basiskontaktschichtstapel, wobei der Basiskontaktschichtstapel eine Vertiefung umfasst, die ein Emitterfenster bildet; laterale Abstandshalter, die auf Seitenwänden des Emitterfensters angeordnet sind, wobei die lateralen Abstandshalter eine Basiskontaktschicht des Basiskontaktschichtstapels isolieren; und eine Basisschicht, die in dem Emitterfenster auf dem Halbleitersubstrat angeordnet ist, wobei die Basisschicht unter den lateralen Abstandshaltern wenigstens teilweise herausragt. Das Verfahren umfasst ferner einen Schritt des Bereitstellens einer Isolationsschicht auf der Basisschicht.
  • Weitere Ausführungsformen stellen einen Bipolartransistor bereit. Der Bipolartransistor umfasst Folgendes: ein Halbleitersubstrat mit einer Grabenisolation; eine zweite Isolationsschicht, die auf dem Halbleitersubstrat angeordnet ist, wobei die zweite Isolationsschicht eine Vertiefung umfasst; eine Basisschicht, die auf dem Halbleitersubstrat in der Vertiefung der zweiten Isolationsschicht angeordnet ist; eine Basiselektrodenschicht, die auf der zweiten Isolationsschicht angeordnet ist; eine Basisverbindung, die die Basisschicht und die Basiselektrodenschicht verbindet, wobei die Basisverbindung so gebildet ist, dass eine Materialschnittfläche zwischen der Basisschicht und der strukturierten Basiselektrode in einer Querschnittsansicht des Bipolartransistors in Bezug auf eine Oberfläche des Halbleitersubstrats geneigt ist; und eine Emitterschicht, die auf der Basisschicht angeordnet ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Bipolartransistors gemäß einer Ausführungsform;
  • 2 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens eines Halbleitersubstrats;
  • 3 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens eines Basiskontaktschichtstapels auf dem Halbleitersubstrat;
  • 4 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der dritten Isolationsschicht und der Basiskontaktschicht bis zu der zweiten Isolationsschicht in einem Bereich, der durch die lithographische Maske definiert wird, um eine Vertiefung zu erhalten, die ein Emitterfenster bildet;
  • 5 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens lateraler Abstandshalter auf Seitenwänden des Emitterfensters;
  • 6 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der zweiten Isolationsschicht an einer Unterseite des Emitterfensters und des Bereitstellens einer Basisschicht in dem Emitterfenster, so dass die Basisschicht auf dem Halbleitersubstrat angeordnet ist, wobei die Basisschicht wenigstens teilweise unter den lateralen Abstandshaltern herausragt;
  • 7 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens der Isolationsschicht (ersten Isolationsschicht) auf der Basisschicht und den lateralen Abstandshaltern;
  • 8 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der Isolationsschicht bis zu den lateralen Abstandshaltern, während der dickere Teil der Isolationsschicht, der die Basisschicht bedeckt, (in vertikaler Richtung) teilweise beibehalten wird, um die Basisschicht zu schützen;
  • 9 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter, wodurch der Basiskontaktschichtstapel und der Teil der Basisschicht, der unter den lateralen Abstandshaltern herausragt, lateral freigelegt wird;
  • 10 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Aufwachsens einer Basisverbindung auf dem freigelegten Teil der Basisschicht, wobei die Basisverbindung die Basisschicht mit einer Basiskontaktschicht des Basiskontaktschichtstapels verbindet;
  • 11 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Schutzschicht auf der Isolationsschicht, auf der Basisverbindung und auf den Seitenwänden des Emitterfensters;
  • 12 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der Schutzschicht, um die Isolationsschicht freizulegen, die die Basisschicht bedeckt, während ein L-förmiger Teil der Schutzschicht, der die Seitenwände des Emitterfensters und die Basisverbindung bedeckt, beibehalten wird;
  • 13 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der Isolationsschicht, um die Basisschicht freizulegen;
  • 14 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer vierten Isolationsschicht auf der Basisschicht und den L-förmigen Teilen der Schutzschicht und des Bereitstellens einer zweiten Schutzschicht auf der zweiten Isolationsschicht;
  • 15 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der zweiten Schutzschicht und der vierten Isolationsschicht bis zu der Basisschicht, um die Basisschicht freizulegen, während Teile der vierten Isolationsschicht, die den L-förmigen Teil der Schutzschicht bedecken, beibehalten werden;
  • 16 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht auf der Basisschicht;
  • 17 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens aller Schichten oberhalb der Basiskontaktschicht, um die Basiskontaktschicht freizulegen;
  • 18 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors während der Herstellung nach dem Schritt des Strukturierens der Basiskontaktschicht;
  • 19 zeigt ein Transmissionselektronenmikroskopiebild eines Sektors eines Bipolartransistors, das ein Gebiet um eine Basisverbindung herum hervorhebt.
  • Ausführliche Beschreibung
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung nacheinander unter Bezugnahme auf die beigefügten Figuren besprochen, wobei identische Bezugsziffern für Objekte oder Elemente, die die gleiche oder eine ähnliche Funktion aufweisen, bereitgestellt sind, so dass deren Beschreibung gegenseitig anwendbar und austauschbar ist.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 10 zum Herstellen eines Bipolartransistors. Das Verfahren 10 umfasst einen Schritt 12 des Bereitstellens eines Schichtstapels, wobei der Schichtstapel Folgendes umfasst: ein Halbleitersubstrat mit einer Grabenisolation; einen Basiskontaktschichtstapel (oder einen Basiselektrodenschichtstapel), wobei der Basiskontaktschichtstapel eine Vertiefung umfasst, die ein Emitterfenster bildet; laterale Abstandshalter, die auf Seitenwänden des Emitterfensters angeordnet sind, wobei die lateralen Abstandshalter eine Basiskontaktschicht (oder eine Basiselektrodenschicht) des Basiskontaktschichtstapels isolieren; und eine Basisschicht, die in dem Emitterfenster auf dem Halbleitersubstrat angeordnet ist, wobei die Basisschicht unter den lateralen Abstandshaltern wenigstens teilweise herausragt. Das Verfahren 10 umfasst ferner einen Schritt 14 des Bereitstellens einer Isolationsschicht (z. B. einer ersten Isolationsschicht) auf der Basisschicht und auf den lateralen Abstandshaltern, wobei ein Teil der Isolationsschicht, der die Basisschicht bedeckt, dicker als ein Teil der Isolationsschicht ist, der die lateralen Abstandshalter bedeckt.
  • Anschließend sind Ausführungsformen des Verfahrens 10 zum Herstellen des Bipolartransistors beschrieben, bei denen ein Heteroübergang-Bipolartransistor unter Bezugnahme auf 1 bis 18, die Querschnittsansichten des Heteroübergang-Bipolartransistors nach verschiedenen Herstellungsschritten zeigen, beispielhaft hergestellt wird.
  • 2 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens eines Halbleitersubstrats 22. Das Halbleitersubstrat (z. B. ein Si-Substrat) kann eine Grabenisolation (z. B. STI) 24 umfassen, die in der Querschnittsansicht aus 2 durch den Graben 24 angegeben wird. Ferner kann das Halbleitersubstrat einen Kollektor 26 umfassen.
  • Dadurch kann das STI-Modul 22 zum Beispiel auf einem Standardweg verarbeitet werden.
  • 3 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens eines Basiskontaktschichtstapels 28 auf dem Halbleitersubstrat 22. Im Einzelnen kann der Kontaktschichtstapel 28 eine zweite Isolationsschicht (z. B. Oxid) 30, die auf dem Halbleitersubstrat 22 angeordnet ist, die Basiskontaktschicht (z. B. Poly-Si) 32, die auf der zweiten Isolationsschicht 30 angeordnet ist, und eine dritte Isolationsschicht (z. B. Oxid) 34, die auf der Basiskontaktschicht 32 angeordnet ist, umfassen.
  • Zum Beispiel kann eine Oxidschicht mit näherungsweise 20 nm als zweite Isolationsschicht 30 abgeschieden werden, kann eine Polysiliciumschicht (optional in-situ p-dotiert) mit näherungsweise 50 nm als Basiskontaktschicht abgeschieden werden, kann eine Oxidschicht (diese Oxidschicht kann eine geringe Nassätzrate aufweisen) mit näherungsweise 130 nm als dritte Isolationsschicht abgeschieden werden.
  • Ferner kann eine lithographische Maske für das Emitterfenster auf den Basiskontaktschichtstapel 28 aufgetragen werden.
  • 4 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der dritten Isolationsschicht 34 und der Basiskontaktschicht 32 bis zu der zweiten Isolationsschicht 30 in einem Bereich, der durch die lithographische Maske definiert wird, um eine Vertiefung zu erhalten, die ein Emitterfenster 38 bildet.
  • Zum Beispiel kann der Schichtstapel 28 durch eine Abfolge von anisotropen Ätzungen bis herab zu der zweiten Isolationsschicht (unteres Oxid) 30 geätzt werden.
  • 5 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens lateraler Abstandshalter 40 auf Seitenwänden des Emitterfensters 38. Wie in 5 gezeigt können die lateralen Abstandshalter 40 die Basiskontaktschicht 32 des Basiskontaktschichtstapels 28 lateral isolieren.
  • Zum Beispiel kann der laterale Abstandshalter 40 ein vertikaler Kollektor-Basis-Abstandshalter z. B. aus Nitrid sein, der auf einen Standardweg, z. B. durch isotrope Abscheidung und anschließende anisotrope Ätzung, verarbeitet werden kann.
  • 6 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der zweiten Isolationsschicht an einer Unterseite des Emitterfensters 38 und des Bereitstellens einer Basisschicht 42 in dem Emitterfenster 38, so dass die Basisschicht 42 auf dem Halbleitersubstrat 22 angeordnet ist, wobei die Basisschicht 42 wenigstens teilweise unter den lateralen Abstandshaltern 40 herausragt.
  • Zum Beispiel kann die zweite Schicht (z. B. eine untere Oxidschicht) 30 mittels einer Nassätzung entfernt werden. Ferner kann die Basisschicht (oder Basis) 42 abgeschieden werden. Wie in 6 angegeben, kann die Nassätzung zu einem gewissen Unterschnitt unterhalb des lateralen Abstandshalters (z. B. eines Nitridabstandshalters) 40 führen. Die abgeschiedene Basisschicht (oder Basis) 42 kann dementsprechend eine Form wie ein umgedrehtes T mit runden Ecken aufweisen.
  • 7 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens der Isolationsschicht (ersten Isolationsschicht) 44 auf der Basisschicht 42 und den lateralen Abstandshaltern 40.
  • Wie in 7 gezeigt, ist ein Teil 50 der Isolationsschicht, der die Basisschicht 42 bedeckt, dicker als ein Teil 52 der Isolationsschicht 44, der den lateralen Abstandshalter 40 bedeckt.
  • Bei Ausführungsformen kann der Teil 50 der Isolationsschicht 44, der die Basisschicht 42 bedeckt (z. B. der Teil 50 der Isolationsschicht 44, der an die Basisschicht 42 angrenzt oder oberhalb von dieser liegt), wenigstens um einen Faktor von zwei dicker als der Teil 52 der Isolationsschicht 44 sein, der die lateralen Abstandshalter 40 bedeckt (z. B. der Teil 52 der Isolationsschicht 44, der an die lateralen Abstandshalter 40 angrenzt) Zum Beispiel kann der Teil 50 der Isolationsschicht 44, der die Basisschicht 42 bedeckt, um einen Faktor von zwei bis vier (oder 2,5 bis 3,5; oder 2,7 bis 3,3) dicker als der Teil 52 der Isolationsschicht 44 sein, der die lateralen Abstandshalter 40 bedeckt.
  • Bei Ausführungsformen kann die Isolationsschicht 44 mit einer ersten Abscheidungsrate in einer ersten Richtung (vertikalen Richtung), die senkrecht zu einer Oberfläche 54 des Halbeitersubstrats 22 ist, und mit einer zweiten Abscheidungsrate in einer zweiten Richtung (horizontalen Richtung), die parallel zu der Oberfläche 54 des Halbleitersubstrats 22 ist, abgeschieden werden, wobei die erste Abscheidungsrate größer als die zweite Abscheidungsrate ist.
  • Bei Ausführungsformen kann die Isolationsschicht 44 unter Verwendung von zwei oder mehr unterschiedlichen Oxidabscheidungsverfahren bereitgestellt werden. Natürlich kann die Isolationsschicht 44 unter Verwendung von nur einem Abscheidungsverfahren bereitgestellt werden.
  • Zum Beispiel kann die Isolationsschicht 44 unter Verwendung einer Kombination einer Ofenoxidabscheidung und einer Oxidabscheidung mittels Plasma mit hoher Dichte bereitgestellt werden.
  • Wie in 7 angegeben, kann Bereitstellen der Isolationsschicht Bereitstellen einer ersten Isolationsteilschicht 46 auf der Basisschicht 42 und auf den lateralen Abstandshaltern 40 und Bereitstellen einer zweiten Isolationsteilschicht 48 auf der ersten Isolationsteilschicht 46 umfassen. Dadurch kann die zweite Isolationsteilschicht 48 in einem Bereich 50, der an die Basisschicht 42 angrenzt, dicker als in einem Bereich 52 sein, der an die lateralen Abstandshalter 40 angrenzt.
  • Zum Beispiel kann die erste Isolationsteilschicht 46 unter Verwendung einer Ofenoxidabscheidung bereitgestellt werden, während die zweite Isolationsteilschicht 48 unter Verwendung einer Oxidabscheidung mittels Plasma mit hoher Dichte bereitgestellt werden kann.
  • Mit anderen Worten kann, wie in 7 gezeigt, eine stark nichtkonforme Oxidabscheidung durchgeführt werden. Die horizontalen Oberflächen (z. B. die Oberfläche der Basisschicht 42) können durch eine Schicht mit voller Dicke bedeckt werden. Die vertikalen Oberflächen (z. B. die Oberfläche der lateralen Abstandshalter 40) können mit näherungsweise einem Drittel der Dicke bedeckt werden. Eine HDP-Oxidabscheidung (HDP: High Density Plasma – Plasma mit hoher Dichte) in Kombination mit einer herkömmlichen Ofenabscheidung kann diese Anforderung erfüllen. Des Weiteren produziert die HDP-Abscheidung ein sogenanntes „Corner Clipping” (Eckenabschneiden), das für das Herstellen des Heteroübergang-Bipolartransistors von zusätzlichem Wert ist. Ein Ofenoxid ist in 7 als eine dünne erste Oxidteilschicht 46 gezeigt. Das HDP-Oxid ist in 7 als eine zweite Oxidteilschicht 48 gezeigt.
  • 8 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der Isolationsschicht 44 bis zu den lateralen Abstandshaltern 40, während der dickere Teil 50 der Isolationsschicht 44, der die Basisschicht 42 bedeckt, (in vertikaler Richtung) teilweise beibehalten wird, um die Basisschicht 42 zu schützen.
  • Zum Beispiel können die Seitenwände der Isolationsschicht 44 (z. B. des abgeschiedenen Oxids) durch eine zeitlich abgestimmte Ätzung entfernt werden können. Dadurch bleibt ein Teil der Isolationsschicht 44 (z. B. Oxid) auf den horizontalen Oberflächen, der ursprünglich dicker war, zurück. Diese verbleibende Isolationsschicht 44 (z. B. Oxid) kann als eine Hartmaske dienen, die die Basis 42 schützt.
  • 9 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter 40, wodurch der Basiskontaktschichtstapel 28 und der Teil 58 der Basisschicht 42, der unter den lateralen Abstandshaltern 40 herausragt, lateral freigelegt wird.
  • Zum Beispiel kann der laterale Abstandshalter (z. B. ein Nitridabstandshalter) 40 durch Nassätzen entfernt werden. Als ein Ergebnis wird nur eine Seitenwand der Basis 42 geöffnet. Der obere Teil der Basis 42 wird durch die Isolationsschicht (z. B. Oxid) 44 geschützt. Außerdem kann die Seitenoberfläche der Basiselektrode 32 geöffnet werden. Der entstehende Hohlraum zwischen der Basis 42 und der Seitenwand der Elektrode 32 kann direkt zugänglich sein und direkt gefüllt werden.
  • 10 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Aufwachsens einer Basisverbindung 60 auf dem freigelegten Teil 58 der Basisschicht 42, wobei die Basisverbindung 60 die Basisschicht 42 mit einer Basiskontaktschicht des Basiskontaktschichtstapels verbindet.
  • Zum Beispiel kann der Hohlraum (in dem der Teil 58 der Basisschicht 42, der zuvor unter den lateralen Abstandshaltern 40 hervorstand, freigelegt ist) mittels einer selektiven Epitaxie von p-dotiertem Silicium gefüllt werden, was zu einer Basisverbindung 60 führt. Die Seiten der Basisverbindung, die zu der Basis 42 zeigen, können monokristallin sein. Des Weiteren können die In-situ-Dotierungsstoffe sofort die richtigen Gitterpositionen belegen und erfordern möglicherweise kein zusätzliches Ausheilen. Dies kann dabei helfen, die ursprünglichen Dotierungsstoffprofile in der intrinsischen Basis 42 beizubehalten. Auch sind der Querschnitt der Basis 42 und ihre dotierten Gebiete direkt verbunden, wodurch eine verbesserte (oder sogar beste) Kontaktqualität ermöglicht wird. Im Gegensatz zu bekannten Ansätzen ist nur eine kurze Prozesszeit erforderlich, um den Hohlraum zu füllen. Die abstandshalterbasierte Verbindungsdefinition kann dabei helfen, die Basis lateral so eng wie möglich zu halten, und kann dementsprechend die parasitäre Kollektor-Basis-Kapazität zusätzlich reduzieren (oder sogar minimieren).
  • 11 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Schutzschicht (z. B. Nitrids) 62 auf der Isolationsschicht 44, auf der Basisverbindung 60 und auf den Seitenwänden des Emitterfensters 38.
  • Zum Beispiel kann eine Nitridschicht 60 abgeschieden werden, um die Seitenwand des Emitterfensters 38 zu schützen.
  • 12 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der Schutzschicht 62, um die Isolationsschicht 44 freizulegen, die die Basisschicht 42 bedeckt, während ein L-förmiger Teil der Schutzschicht 62, der die Seitenwände des Emitterfensters 38 und die Basisverbindung 60 bedeckt, beibehalten wird.
  • Zum Beispiel kann eine anisotrope Abstandshalterätzung durchgeführt werden und kann die Schutzschicht 62 (z. B. eine Nitridschicht) an ihren horizontalen Oberflächen geöffnet werden, wodurch der vertikale Nitridabstandshalter zurückgelassen wird.
  • 13 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der Isolationsschicht 44, um die Basisschicht 42 freizulegen.
  • Zum Beispiel kann eine zeitlich abgestimmte Nassätzung des Oxids 44 durchgeführt werden. Die Oxidhartmaske 44 an der Unterseite der Emitterbasis kann verschwinden. Das dickere Oxid neben dem Emitterfenster 38 kann gedünnt werden.
  • Das oben beschriebene Verfahren stellt einen Weg zum Herstellen eines Heteroübergang-Bipolartransistors mit folgenden wichtigen Merkmalen bereit. Erstens wird bei Ausführungsformen die Basis auf einem dedizierten Kollektorbereich aufgewachsen, wodurch Kristalldefekte vermieden werden. Zweitens stellen Ausführungsformen eine stark reduzierte (oder sogar minimierte) parasitäre Basis-Kollektor-Kapazität bereit, was für Hochfrequenzeigenschaften notwendig ist. Drittens wird bei Ausführungsformen eine teilweise monokristalline Basisverbindung in ein streng definiertes Gebiet gewachsen und kontaktiert diese die Dotierungsstoffspitzen in der intrinsischen Basis direkt, die keine zusätzliche Ausheilung benötigt und dementsprechend dabei hilft, die ursprünglichen Basisdotierungsstoffprofile beizubehalten. Viertens stellen Ausführungsformen eine inhärente Schrumpfungsfähigkeit bereit, indem eingelegte Abstandshalter verwendet werden, die ermöglichen, dass Transistoren auf unterhalb lithographischer Grenzen schrumpfen. Fünftens stützen sich Ausführungsformen auf relativ einfache Einheitsprozesse, die durch Benutzung ihrer speziellen Merkmale verfügbar sind.
  • Bei Ausführungsformen kann eine Basisverbindung nach (z. B. einige Prozessschritte nach) einer Basisabscheidung durch einen kurzen, wohlgesteuerten Prozess aufgewachsen werden.
  • Ausführungsformen benutzen eine stark nichtkonforme Abscheidung einer dielektrischen Schicht, um eine anschließende selektive Abstandshalterentfernung, selektive Basisverbindungsepitaxie zu ermöglichen, während gleichzeitig der aktive Bereich der Basis geschützt wird.
  • Anschließend ist ein Beispiel, wie die in 13 gezeigte erhaltene Struktur abzuschließen ist, um einen fertigen HBT zu erhalten, mit Bezug auf 14 bis 18 gezeigt.
  • 14 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer vierten Isolationsschicht 64 auf der Basisschicht 42 und den L-förmigen Teilen der Schutzschicht 62 und des Bereitstellens einer zweiten Schutzschicht 66 auf der zweiten Isolationsschicht 64.
  • Zum Beispiel können die Oxid- und Nitridschicht 64 und 66, die später einen L-förmigen Abstandshalter bilden, abgeschieden werden.
  • Es ist zu beachten, dass es auch möglich ist, dass zuerst die zweite Schutzschicht 66 auf der Basisschicht 42 und den L-förmigen Teilen der Schutzschicht 62 bereitgestellt wird und anschließend die vierte Isolationsschicht 64 auf der zweiten Schutzschicht 62 bereitgestellt wird.
  • 15 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der zweiten Schutzschicht 66 und der vierten Isolationsschicht 62 bis zu der Basisschicht 42, um die Basisschicht 42 freizulegen, während Teile der vierten Isolationsschicht 62, die den L-förmigen Teil der Schutzschicht 62 bedecken, beibehalten werden.
  • Zum Beispiel kann eine sequenzielle Kombination einer Nitridtrockenätzung, einer Oxidnassätzung und einer Nitridnassätzung einen L-Abstandshalter 62 erzeugen. Dieser Abstandshalter 62 kann das Basisverbindungsgebiet 60 von den Emitterrändern trennen. Dadurch können Emitterbasisleckverluste reduziert (oder sogar minimiert) werden.
  • 16 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht 66 auf der Basisschicht 42.
  • Zum Beispiel kann die Emitterschicht 66 abgeschieden werden.
  • 17 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens aller Schichten oberhalb der Basiskontaktschicht 32, um die Basiskontaktschicht 32 freizulegen.
  • Zum Beispiel können der Emitter 66 und die dritte Isolationsschicht (z. B. Oxid) 34 nach der Verwendung einer Lithographie durch anisotrope Trockenätzungen geätzt werden. Die Oxidätzung kann bei dem Basiselektroden-Poly 32 stoppen.
  • 18 zeigt eine schematische Querschnittsansicht des Heteroübergang-Bipolartransistors 20 während der Herstellung nach dem Schritt des Strukturierens der Basiskontaktschicht 32.
  • Zum Beispiel kann die Basiselektrode 32 auf die gleiche Weise strukturiert werden und kann der HBT 20 fertig sein.
  • Unter Bezugnahme auf 18 stellen weitere Ausführungsformen einen Bipolartransistor 20 bereit. Der Bipolartransistor 20 umfasst Folgendes: ein Halbleitersubstrat 22 mit einer Grabenisolation 24; eine zweite Isolationsschicht 30, die auf dem Halbleitersubstrat 22 angeordnet ist, wobei die zweite Isolationsschicht 30 eine Vertiefung umfasst; eine Basisschicht 42, die auf dem Halbleitersubstrat 22 in der Vertiefung der zweiten Isolationsschicht 30 angeordnet ist; eine strukturierte Basiselektrodenschicht 32, die auf der zweiten Isolationsschicht 30 angeordnet ist; eine Basisverbindung 60, die die Basisschicht 42 und die Basiselektrode 32 verbindet; und eine Emitterschicht 60, die auf der Basisschicht 42 angeordnet ist. Dadurch ist eine Materialschnittfläche der Basisverbindung zwischen der Basisschicht 42 und der strukturierten Basiselektrode 32 in einer Querschnittsansicht des Bipolartransistors in Bezug auf eine Oberfläche des Halbleitersubstrats geneigt (siehe 19 für mehr Einzelheiten).
  • Die geneigte Materialschnittfläche der Basisverbindung 60 zwischen der Basisschicht 42 und der strukturierten Basiselektrode 32 ist ein Ergebnis des epitaktischen Wachstums der Basisverbindung, die den Hohlraum 48 (siehe 9) zwischen der Basisschicht 42 und der Basiselektrodenschicht 32 füllt.
  • Zum Beispiel kann die Basisschicht 42, wie in 18 angegeben, eine erste Basisteilschicht 42_1, die auf dem Halbleitersubstrat angeordnet ist, und eine zweite Basisteilschicht 42_2, die auf der ersten Basisteilschicht 42_1 angeordnet ist, umfassen, wobei die erste Basisteilschicht unter der zweiten Basisteilschicht herausragt. Epitaktisches Aufwachsen der Basisverbindung 60 auf einer so gebildeten Basisschicht 42 führt dazu, dass die Materialschnittfläche zwischen der Basisschicht 42 und der strukturierten Basiselektrode 32 mit Bezug auf eine Oberfläche des Halbleitersubstrats geneigt ist.
  • Ferner kann die Basisverbindung 60 wenigstens in einem Gebiet, das direkt an die Basisschicht 42 angrenzt, monokristallin sein.
  • Der Bipolartransistor 20 kann einen L-förmigen Abstandshalter 62, 64 umfassen, der so angeordnet ist, dass er die Basisverbindung (das Basisverbindungsgebiet) von der Emitterschicht 66 trennt.
  • 19 zeigt ein Transmissionselektronenmikroskopiebild eines Sektors eines Bipolartransistors, das ein Gebiet um eine Basisverbindung 60 herum hervorhebt. Im Einzelnen zeigt 19 ein Transmissionselektronenmikroskopiebild des Bipolartransistors nach dem Schritt des Aufwachsens der Basisverbindung auf dem freigelegten Teil der Basisschicht 42 (vergleiche mit 10).
  • Wie in 19 gezeigt, ist eine Materialschnittfläche 61 der Basisverbindung zwischen der Basisschicht 42 und der strukturierten Basiselektrode 32 aufgrund des epitaktischen Wachstums der Basisverbindung 60 mit Bezug auf eine Oberfläche 54 des Halbleitersubstrats geneigt.
  • Die Materialschnittfläche 61 kann entlang einer Linie 63 (in 19 als gestrichelte Linie angegeben) angeordnet sein, die mit Bezug auf eine Oberfläche 54 des Halbleitersubstrats geneigt ist, zum Beispiel in Bezug auf die Oberfläche des Halbleitersubstrats in einem Winkel zwischen 10° und 80° (oder zwischen 20° und 70° oder zwischen 30° und 60°) geneigt ist.
  • Die oben beschriebenen Ausführungsformen sind lediglich veranschaulichend für die Prinzipien der vorliegenden Erfindung. Es versteht sich, dass Modifikationen und Variationen der Anordnungen und der hier beschriebenen Einzelheiten anderen Fachleuten ersichtlich werden. Es wird deshalb beabsichtigt, nur durch den Schutzumfang der anhängigen Patentansprüche beschränkt zu werden und nicht durch die speziellen Einzelheiten, die durch die Beschreibung und die Erklärung der Ausführungsformen hier präsentiert sind.

Claims (25)

  1. Verfahren zum Herstellen eines Bipolartransistors, wobei das Verfahren Folgendes umfasst: – Bereitstellen eines Schichtstapels, wobei der Schichtstapel Folgendes umfasst: – ein Halbleitersubstrat mit einer Grabenisolation; – einen Basiskontaktschichtstapel, wobei der Basiskontaktschichtstapel eine Vertiefung umfasst, die ein Emitterfenster bildet; – laterale Abstandshalter, die auf Seitenwänden des Emitterfensters angeordnet sind, wobei die lateralen Abstandshalter eine Basiskontaktschicht des Basiskontaktschichtstapels isolieren; und – eine Basisschicht, die in dem Emitterfenster auf dem Halbleitersubstrat angeordnet ist, wobei die Basisschicht unter den lateralen Abstandshaltern wenigstens teilweise herausragt; Bereitstellen einer Isolationsschicht auf der Basisschicht.
  2. Verfahren nach dem vorhergehenden Anspruch, wobei das Bereitstellen der Isolationsschicht ferner Bereitstellen der Isolationsschicht auf der Basisschicht und auf den lateralen Abstandshaltern umfasst, wobei ein Teil der Isolationsschicht, der die Basisschicht bedeckt, dicker als ein Teil der Isolationsschicht ist, der die lateralen Abstandshalter bedeckt.
  3. Verfahren nach dem vorhergehenden Anspruch, wobei der Teil der Isolationsschicht, der die Basisschicht bedeckt, wenigstens um einen Faktor von zwei dicker als der Teil der Isolationsschicht ist, der die lateralen Abstandshalter bedeckt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Teil der Isolationsschicht, der die Basisschicht bedeckt, um einen Faktor von zwei bis vier dicker als der Teil der Isolationsschicht ist, der die lateralen Abstandshalter bedeckt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei Bereitstellen der Isolationsschicht Abscheiden der Isolationsschicht mit einer ersten Abscheidungsrate in einer ersten Richtung, die senkrecht zu einer Oberfläche des Halbeitersubstrats ist, und mit einer zweiten Abscheidungsrate in einer zweiten Richtung, die parallel zu der Oberfläche des Halbleitersubstrats ist, umfasst, wobei die erste Abscheidungsrate größer als die zweite Abscheidungsrate ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolationsschicht unter Verwendung von wenigstens zwei unterschiedlichen Oxidabscheidungsverfahren bereitgestellt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolationsschicht unter Verwendung einer Kombination einer Ofenoxidabscheidung und einer Oxidabscheidung mittels Plasma mit hoher Dichte bereitgestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei Bereitstellen der Isolationsschicht Folgendes umfasst: Bereitstellen einer ersten Isolationsteilschicht auf der Basisschicht und auf den lateralen Abstandshaltern; und Bereitstellen einer zweiten Isolationsteilschicht auf der ersten Isolationsteilschicht, so dass die zweite Isolationsteilschicht in einem Bereich, der an die Basisschicht angrenzt, dicker als in einem Bereich ist, der an die lateralen Abstandshalter angrenzt.
  9. Verfahren nach Anspruch 8, wobei die erste Isolationsteilschicht unter Verwendung einer Ofenoxidabscheidung bereitgestellt wird.
  10. Verfahren nach einem der Ansprüche 8 bis 9, wobei die zweite Isolationsteilschicht unter Verwendung einer Oxidabscheidung mittels Plasma mit hoher Dichte bereitgestellt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Basiskontaktschichtstapel eine zweite Isolationsschicht, die auf dem Halbleitersubstrat angeordnet ist, die Basiskontaktschicht, die auf der zweiten Isolationsschicht angeordnet ist, und eine dritte Isolationsschicht, die auf der Basiskontaktschicht angeordnet ist, umfasst.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren selektives Entfernen der Isolationsschicht bis zu den lateralen Abstandshaltern umfasst, während der dickere Teil der Isolationsschicht, der die Basisschicht bedeckt, teilweise beibehalten wird, um die Basisschicht zu schützen.
  13. Verfahren nach Anspruch 12, wobei das Verfahren selektives Entfernen der lateralen Abstandshalter umfasst, wodurch der Basiskontaktschichtstapel und der Teil der Basisschicht, der unter den lateralen Abstandshaltern herausragt, lateral freigelegt wird.
  14. Verfahren nach Anspruch 13, wobei das Verfahren Aufwachsen einer Basisverbindung auf dem freigelegten Teil der Basisschicht umfasst, wobei die Basisverbindung die Basisschicht mit einer Basiskontaktschicht des Basiskontaktschichtstapels verbindet.
  15. Verfahren nach Anspruch 14, wobei das Verfahren Folgendes umfasst: Bereitstellen einer Schutzschicht auf der Isolationsschicht, auf der Basisverbindung und auf Seitenwänden des Emitterfensters; und selektives Entfernen der Schutzschicht, um die Isolationsschicht freizulegen, die die Basisschicht bedeckt, während ein L-förmiger Teil der Schutzschicht, der die Seitenwände des Emitterfensters und die Basisverbindung bedeckt, beibehalten wird.
  16. Verfahren nach Anspruch 15, wobei das Verfahren selektives Entfernen der Isolationsschicht umfasst, um die Basisschicht freizulegen.
  17. Verfahren nach Anspruch 16, wobei das Verfahren Folgendes umfasst: Bereitstellen einer vierten Isolationsschicht auf der Basisschicht und den L-förmigen Teilen der Schutzschicht und Bereitstellen einer zweiten Schutzschicht auf der vierten Isolationsschicht; und selektives Entfernen der zweiten Schutzschicht und der vierten Isolationsschicht bis zu der Basisschicht, um die Basisschicht freizulegen, während Teile der vierten Isolationsschicht, die den L-förmigen Teil der Schutzschicht bedecken, beibehalten werden.
  18. Verfahren nach Anspruch 17, wobei das Verfahren Bereitstellen einer Emitterschicht auf der Basisschicht umfasst.
  19. Verfahren nach Anspruch 18, wobei das Verfahren Folgendes umfasst: selektives Entfernen aller Schichten oberhalb der Gate-Kontaktschicht, um die Gate-Kontaktschicht freizulegen; und Strukturieren der Basiskontaktschicht.
  20. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Basiskontaktschichtstapel eine dritte Isolationsschicht, die auf dem Halbleitersubstrat angeordnet ist, die Basiskontaktschicht, die auf der drittem Isolationsschicht angeordnet ist, und eine vierte Isolationsschicht, die auf der Basiskontaktschicht angeordnet ist, umfasst.
  21. Bipolartransistor, der Folgendes umfasst: ein Halbleitersubstrat mit einer Grabenisolation; eine zweite Isolationsschicht, die auf dem Halbleitersubstrat angeordnet ist, wobei die zweite Isolationsschicht eine Vertiefung umfasst; eine Basisschicht, die auf dem Halbleitersubstrat in der Vertiefung der zweiten Isolationsschicht angeordnet ist; eine strukturierte Basiselektrodenschicht, die auf der zweiten Isolationsschicht angeordnet ist; eine Basisverbindung, die die Basisschicht und die Basiselektrode verbindet, wobei die Basisverbindung so gebildet ist, dass eine Materialschnittfläche zwischen der Basisschicht und der strukturierten Basiselektrode in einer Querschnittsansicht des Bipolartransistors in Bezug auf eine Oberfläche des Halbleitersubstrats geneigt ist; und eine Emitterschicht, die auf der Basisschicht angeordnet ist.
  22. Bipolartransistor nach Anspruch 21, wobei die Materialschnittfläche der Basisverbindung zwischen der Basisschicht und der strukturierten Basiselektrode entlang einer Linie angeordnet ist, die in Bezug auf eine Oberfläche des Halbleitersubstrats geneigt ist.
  23. Bipolartransistor nach einem der Ansprüche 21 bis 22, wobei die Basisschicht eine erste Basisteilschicht, die auf dem Halbleitersubstrat angeordnet ist, und eine zweite Basisteilschicht, die auf der ersten Basisteilschicht angeordnet ist, umfasst, wobei die erste Basisteilschicht unter der zweiten Basisteilschicht herausragt.
  24. Bipolartransistor nach einem der Ansprüche 21 bis 23, wobei die Basisverbindung wenigstens in einem Gebiet, das direkt an die Basisschicht angrenzt, monokristallin ist.
  25. Bipolartransistor nach einem der Ansprüche 21 bis 24, wobei die Basisverbindung stark dotiert und von dem gleichen Leitfähigkeitstyp wie die Basisschicht ist.
DE102016216084.2A 2016-08-26 2016-08-26 Verfahren zum Herstellen eines Bipolartransistors Active DE102016216084B8 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016216084.2A DE102016216084B8 (de) 2016-08-26 2016-08-26 Verfahren zum Herstellen eines Bipolartransistors
US15/678,152 US10468497B2 (en) 2016-08-26 2017-08-16 Method for manufacturing a bipolar junction transistor
CN201710742731.7A CN107785412B (zh) 2016-08-26 2017-08-25 用于制造双极结型晶体管的方法和双极结型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016216084.2A DE102016216084B8 (de) 2016-08-26 2016-08-26 Verfahren zum Herstellen eines Bipolartransistors

Publications (3)

Publication Number Publication Date
DE102016216084A1 true DE102016216084A1 (de) 2018-03-01
DE102016216084B4 DE102016216084B4 (de) 2021-02-11
DE102016216084B8 DE102016216084B8 (de) 2021-12-23

Family

ID=61167078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016216084.2A Active DE102016216084B8 (de) 2016-08-26 2016-08-26 Verfahren zum Herstellen eines Bipolartransistors

Country Status (3)

Country Link
US (1) US10468497B2 (de)
CN (1) CN107785412B (de)
DE (1) DE102016216084B8 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326718A (en) 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
DE10005442A1 (de) 2000-02-08 2001-08-16 Infineon Technologies Ag Bipolartransistor
DE10038955A1 (de) 2000-08-09 2002-02-28 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
WO2009158054A1 (en) 2008-06-26 2009-12-30 Freescale Semiconductor Inc. Dielectric ledge for high frequency devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
EP0395358B1 (de) * 1989-04-25 2001-03-14 Matsushita Electronics Corporation Verfahren zur Herstellung eines bipolaren Transistors
JP2842075B2 (ja) * 1992-09-08 1998-12-24 日本電気株式会社 半導体装置の製造方法
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
US6680522B1 (en) * 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation
FR2795233B1 (fr) * 1999-06-18 2001-08-24 St Microelectronics Sa Procede de fabrication autoaligne de transistors bipolaires
KR100455829B1 (ko) * 2001-12-10 2004-11-06 주식회사 타키오닉스 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
US6680552B2 (en) * 2002-01-24 2004-01-20 Visteon Global Technologies, Inc. Flow path for a liquid cooled alternator
DE10317098A1 (de) * 2003-04-14 2004-07-22 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
CN103000679B (zh) * 2012-12-20 2015-05-06 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326718A (en) 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
DE10005442A1 (de) 2000-02-08 2001-08-16 Infineon Technologies Ag Bipolartransistor
DE10038955A1 (de) 2000-08-09 2002-02-28 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
WO2009158054A1 (en) 2008-06-26 2009-12-30 Freescale Semiconductor Inc. Dielectric ledge for high frequency devices

Also Published As

Publication number Publication date
US10468497B2 (en) 2019-11-05
US20180061961A1 (en) 2018-03-01
DE102016216084B8 (de) 2021-12-23
CN107785412A (zh) 2018-03-09
DE102016216084B4 (de) 2021-02-11
CN107785412B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
DE10308870B4 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
EP1825504A1 (de) Vertikaler bipolartransistor
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1356527B1 (de) Bipolartransistor und verfahren zu dessen herstellung
DE102016207536A1 (de) Verfahren zum Herstellen eines Bipolartransistors
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102015208133B3 (de) BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102016210792B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102016210791B4 (de) Verfahren zum Herstellen eines Emitters für Hochgeschwindigkeitsheteroübergangsbipolartransistoren
DE102005004707B4 (de) Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren
WO2004038784A1 (de) Selbstjustierender transistor und verfahren zur herstellung
DE102022122397A1 (de) Verringerung von beschädigungen bei source/drain-merkmalen
EP1688989B1 (de) Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
DE102022108358A1 (de) Reduzierung von leckströmen für multigate-bauelemente
WO2023111211A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE