CN107785412B - 用于制造双极结型晶体管的方法和双极结型晶体管 - Google Patents

用于制造双极结型晶体管的方法和双极结型晶体管 Download PDF

Info

Publication number
CN107785412B
CN107785412B CN201710742731.7A CN201710742731A CN107785412B CN 107785412 B CN107785412 B CN 107785412B CN 201710742731 A CN201710742731 A CN 201710742731A CN 107785412 B CN107785412 B CN 107785412B
Authority
CN
China
Prior art keywords
layer
base
spacer
bipolar junction
junction transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710742731.7A
Other languages
English (en)
Other versions
CN107785412A (zh
Inventor
D·A·楚玛科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN107785412A publication Critical patent/CN107785412A/zh
Application granted granted Critical
Publication of CN107785412B publication Critical patent/CN107785412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

实施例提供了一种用于制造双极结型晶体管的方法。该方法包括提供层堆叠的步骤，层堆叠包括：具有沟槽隔离的半导体衬底；基极接触层堆叠，其中基极接触层堆叠包括形成发射极窗口的凹部；布置在发射极窗口的侧壁上的横向间隔件，横向间隔件隔离基极接触层堆叠的基极接触层；以及布置在半导体衬底上的发射极窗口中的基极层，其中基极层至少部分地突出到横向间隔件下方。该方法还包括在基极层上提供隔离层的步骤。

Description

用于制造双极结型晶体管的方法和双极结型晶体管
技术领域
实施例一般地涉及半导体器件领域，并且更具体地涉及用于制造双极结型晶体管的方法和双极结型晶体管。
背景技术
双极结型晶体管用于需要高的开关频率的很多应用中，诸如汽车RADAR(无线电检测和测距)或类似的微波应用中的信号发生器。为了提高品质因数最大开关频率(fmax)，重要的是减小寄生电阻和电容的量，以及将晶体管的基极宽度保持在可能的最小值。同时，应当将制造成本保持在较低水平。
发明内容
实施例提供了一种用于制造双极结型晶体管的方法。该方法包括提供层堆叠的步骤，层堆叠包括：具有沟槽隔离的半导体衬底；基极接触层堆叠，其中基极接触层堆叠包括形成发射极窗口的凹部；布置在发射极窗口的侧壁上的横向间隔件，横向间隔件隔离基极接触层堆叠的基极接触层；以及布置在半导体衬底上在发射极窗口中的基极层，其中基极层至少部分地突出到横向间隔件下方。该方法还包括在基极层上提供隔离层的步骤。
另外的实施例提供了一种双极结型晶体管。双极结型晶体管包括：具有沟槽隔离的半导体衬底；布置在半导体衬底上的第二隔离层，其中第二隔离层包括凹部；在半导体衬底上布置在第二隔离层的凹部中的基极层；布置在第二隔离层上的基极电极层；连接基极层和基极电极层的基极链路，其中基极链路被形成为使得在双极结型晶体管的截面视图中，基极层与结构化的基极电极之间的材料相交部关于半导体衬底的表面倾斜；以及布置在基极层上的发射极层。
另外的实施例涉及一种具有发射极窗口的HBT，发射极窗口与具有通过受控的腔体填充实现的单晶基极链路的预先结构化的基极电极完全自对准，使得在低于光刻极限的情况下能够实现最小的寄生效应和可扩展性。
附图说明
图1示出了根据实施例的用于制造双极结型晶体管的方法的流程图；
图2示出了在制造期间在提供半导体衬底的步骤之后的异质结双极晶体管的示意性截面视图；
图3示出了在制造期间在半导体衬底上提供基极接触层堆叠的步骤之后的异质结双极晶体管的示意性截面视图；
图4示出了在制造期间在选择性地去除第三隔离层和基极接触层直到由光刻掩模限定的区域中的第二隔离层以获得形成发射极窗口的凹部的步骤之后的异质结双极晶体管的示意性截面视图；
图5示出了在制造期间在发射极窗口的侧壁上提供横向间隔件的步骤之后的异质结双极晶体管的示意性截面视图；
图6示出了在制造期间在选择性地去除发射极窗口的底部处的第二隔离层以及在发射极窗口中提供基极层使得基极层布置在半导体衬底上的步骤之后的异质结双极晶体管的示意性截面视图，其中基极层至少部分地突出到横向间隔件下方；
图7示出了在制造期间在基极层和横向间隔件上提供隔离层(第一隔离层)的步骤之后的异质结双极晶体管的示意性截面视图；
图8示出了在制造期间在选择性地去除隔离层直到横向间隔件同时部分保持(在垂直方向上)覆盖基极层的隔离层的较厚部分以保护基极层的步骤之后的异质结双极晶体管的示意性截面视图；
图9示出了在制造期间在选择性地去除横向间隔件以横向地暴露基极接触层堆叠和突出到横向间隔件下方的基极层的部分的步骤之后的异质结双极晶体管的示意性截面视图；
图10示出了在制造期间在基极层的暴露部分上生长基极链路的步骤之后的异质结双极晶体管的示意性截面视图，基极链路将基极层连接到基极接触层堆叠的基极接触层；
图11示出了在制造期间在隔离层、基极链路和发射极窗口的侧壁上提供保护层的步骤之后的异质结双极晶体管的示意性截面视图；
图12示出了在制造期间在选择性地去除保护层以暴露覆盖基极层的隔离层同时保持覆盖发射极窗口的侧壁和基极链路的保护层的L形部分的步骤之后的异质结双极晶体管的示意性截面视图；
图13示出了在制造期间在选择性地去除隔离层以暴露基极层的步骤之后的异质结双极晶体管的示意性截面视图；
图14示出了在制造期间在基极层和保护层的L形部分上提供第四隔离层以及在第四隔离层上提供第二保护层的步骤之后的异质结双极晶体管的示意性截面视图；
图15示出了在制造期间在选择性地去除第二保护层和第四隔离层直到基极层以暴露基极层同时保持第四隔离层的覆盖保护层的L形部分的部分的步骤之后的异质结双极晶体管的示意性截面视图；
图16示出了在制造期间在基极层上提供发射极层的步骤之后的异质结双极晶体管的示意性截面视图；
图17示出了在制造期间在选择性地去除基极接触层上方的所有层以暴露基极接触层的步骤之后的异质结双极晶体管的示意性截面视图；
图18示出了在制造期间在对基极接触层进行结构化的步骤之后的异质结双极晶体管的示意性截面视图；
图19示出了双极结型晶体管的突出显示基极链路周围的区域的部分的透射电子显微镜图像。
具体实施方式
下面将参考附图来讨论本发明的实施例，其中相同的附图标记被提供给具有相同或相似功能的对象或元素，使得其描述是相互适用和可互换的。
图1示出了用于制造双极结型晶体管的方法10的流程图。方法10包括提供层堆叠的步骤12，层堆叠包括：具有沟槽隔离的半导体衬底；基极接触层堆叠(或基极电极层堆叠)，其中基极接触层堆叠包括形成发射极窗口的凹部；布置在发射极窗口的侧壁上的横向间隔件，横向间隔件隔离基极接触层堆叠的基极接触层(或基极电极层)；以及布置在半导体衬底上的发射极窗口中的基极层，其中基极层至少部分地突出到横向间隔件下方。方法10还包括在基极层和横向间隔件上提供隔离层(例如，第一隔离层)的步骤14，其中隔离层的覆盖基极层的部分比隔离层的覆盖横向间隔件的部分更厚。
接下来，描述用于制造双极结型晶体管的方法10的实施例，其中示例性地参考图2至图18来制造异质结双极晶体管，图2至图18示出了在不同的制造步骤之后的异质结双极晶体管的截面视图。
图2示出了在制造期间在提供半导体衬底22的步骤之后的异质结双极晶体管20的示意性截面视图。半导体衬底(例如，Si衬底)可以包括在图2的截面视图中由沟槽24指示的沟槽隔离(例如，STI)24。此外，半导体衬底可以包括集电极26。
由此，STI 24可以例如以标准方式来处理。
图3示出了在制造期间在半导体衬底22上提供基极接触层堆叠28的步骤之后的异质结双极晶体管20的示意性截面视图。详细地，基极接触层堆叠28可以包括布置在半导体衬底22上的第二隔离层(例如，氧化物)30、布置在第二隔离层30上的基极接触层(例如，多晶Si)32、以及布置在基极接触层32上的第三隔离层(例如，氧化物)34。
例如，作为第二隔离层30，可以沉积大约20nm的氧化物层，作为基极接触层，可以沉积大约50nm的多晶硅层(可选地为原位p掺杂)，作为第三隔离层，可以沉积大约130nm的氧化物层(该氧化物可以具有低的湿法蚀刻速率)。
此外，用于发射极窗口的光刻掩模36可以被施加在基极接触层堆叠28上。
图4示出了在制造期间在选择性地去除第三隔离层34和基极接触层32直到由光刻掩模限定的区域中的第二隔离层30以获得形成发射极窗口38的凹部的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，基极接触层堆叠28可以通过一系列各向异性蚀刻来被向下蚀刻到第二隔离层(下部氧化物)30。
图5示出了在制造期间在发射极窗口38的侧壁上提供横向间隔件40的步骤之后的异质结双极晶体管20的示意性截面视图。如图5所示，横向间隔件40可以横向地隔离基极接触层堆叠28的基极接触层32。
例如，横向间隔件40可以是例如得自氮化物的集电极基极垂直间隔件，其可以以标准方式来处理，例如通过各向同性沉积和随后的各向异性蚀刻。
图6示出了在制造期间在选择性地去除发射极窗口38的底部处的第二隔离层以及在发射极窗口38中提供基极层42使得基极层42布置在半导体衬底22上的步骤之后的异质结双极晶体管20的示意性截面视图，其中基极层42至少部分地突出到横向间隔件40下方。
例如，可以通过湿法蚀刻手段来去除第二隔离层(例如，底部氧化物层)30。进一步地，可以沉积基极层(或基极)42。如图6所示，湿法蚀刻可以导致在横向间隔件(例如，氮化物间隔件)40下方的某些底切。沉积的基极层(或基极)42因此可以具有带有圆形拐角的倒置的T形形状。
图7示出了在制造期间在基极层42和横向间隔件40上提供隔离层(第一隔离层)44的步骤之后的异质结双极晶体管20的示意性截面视图。
如图7所示，隔离层的覆盖基极层42的部分50比隔离层44的覆盖横向间隔件40的部分52更厚。
在实施例中，隔离层44的覆盖基极层42的部分50(例如，隔离层44的与基极层42邻近或在基极层42上方的部分50)可以是隔离层44的覆盖横向间隔件40的部分52(例如，隔离层44的与横向间隔件40邻近的部分52)的至少2倍厚。
例如，隔离层44的覆盖基极层42的部分50可以是隔离层44的覆盖横向间隔件40的部分52的2至4(或2.5至3.5；或2.7至3.3)倍厚。
在实施例中，隔离层44可以在垂直于半导体衬底22的表面54的第一方向(垂直方向)上以第一沉积速率沉积，并且在平行于半导体衬底22的表面54的第二方向(水平方向)上以第二沉积速率沉积，其中第一沉积速率大于第二沉积速率。
在实施例中，可以使用两种或更多种不同的氧化物沉积方法来提供隔离层44。自然地，也可以仅使用一种沉积方法来提供隔离层44。
例如，可以使用炉氧化物沉积和高密度等离子体氧化物沉积的组合来提供隔离层44。
如图7所示，提供隔离层可以包括在基极层42和横向间隔件40上提供第一隔离子层46，以及在第一隔离子层46上提供第二隔离子层48。因此，第二隔离子层48可以在与基极层42邻近的区域50中比在与横向间隔件40邻近的区域52中更厚。
例如，可以使用炉氧化物沉积来提供第一隔离子层46，其中可以使用高密度等离子体氧化物沉积来提供第二隔离子层48。
换言之，如图7所示，可以执行强非保形氧化物沉积。水平表面(例如，基极层42的表面)可以被全厚度的层覆盖。垂直表面(例如，横向间隔件40的表面)可以被厚度的大约三分之一覆盖。结合传统的炉沉积方法的高密度等离子体(HDP)氧化物沉积方法可以满足这一要求。此外，HDP沉积产生所谓的拐角剪裁，其具有用于制造异质结双极晶体管的附加优点。炉氧化物在图7中示出为薄的第一氧化物子层46。HDP氧化物在图7中示出为第二氧化物子层48。
图8示出了在制造期间在选择性地去除隔离层44直到横向间隔件40同时部分保持(在垂直方向上)隔离层44的覆盖基极层42的较厚部分50以保护基极层42的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以通过定时的湿法蚀刻来去除隔离层44的侧壁(例如，沉积的氧化物)。因此，最初较厚的水平表面上的隔离层44(例如，氧化物)的馅部留下。该剩余的隔离层44(例如，氧化物)可以用作保护基极42的硬掩模。
图9示出了在制造期间在选择性地去除横向间隔件40以横向地暴露基极接触层堆叠28和突出到横向间隔件40下方的基极层42的部分58的步骤之后的异质结双极晶体管20的截面视图。
例如，可以通过湿法蚀刻来去除横向间隔件(例如，氮化物间隔件)40。结果，仅敞开基极42的侧壁。基极42的上部由隔离层(例如，氧化物)44来保护。另外，也可以敞开基极接触层32的侧面。在基极42与基极接触层32侧壁之间的得到的腔体可以被直接访问和填充。
图10示出了在制造期间在基极层42的暴露部分58上生长基极链路60的步骤之后的异质结双极晶体管20的示意性截面视图，基极链路60将基极层42连接到基极接触层堆叠的基极接触层。
例如，可以通过选择性的p掺杂的硅外延来填充腔体(其中基极层42的预先突出到横向间隔件40下方的部分58被暴露)，从而得到基极链路60。指向基极42的基极链路的一侧可以是单晶的。此外，原位掺杂剂可以立即占据正确的晶格位置，并且可能不需要另外的退火。这可以有助于保持本征基极42中的初始掺杂剂分布。而且，基极42的截面及其掺杂区域也被直接连接，从而能够得到改善的(或甚至最好的)接触质量。与已知方法相反，只需要较短的处理时间来填充腔体。基于间隔件的链路定义可以有助于使基极横向地保持尽可能的紧实，并且因此另外减小(或甚至最小化)寄生集电极基极电容。
图11示出了在制造期间在隔离层44、基极链路60和发射极窗口38的侧壁上提供保护层(例如，氮化物)62的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以沉积氮化物层62以保护发射极窗口38的侧壁。
图12示出了在制造期间在选择性地去除保护层62以暴露覆盖基极层42的隔离层44同时保持保护层62的覆盖发射极窗口38的侧壁和基极链路60的L形部分的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以进行各向异性间隔件蚀刻，并且保护层62(例如，氮化物层)可以在其水平表面处被打开，留下垂直氮化物间隔件。
图13示出了在制造期间在选择性地去除隔离层44以暴露基极层42的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以进行隔离层44定时湿法蚀刻。在发射极基座的底部处的氧化物的隔离层44可以消失。发射极窗口38旁边的较厚氧化物可以变薄。
上述方法提供了制造具有以下重要特征的异质结双极晶体管的方法。首先，在实施例中，在专用的集电极区域上生长基极，从而避免了晶体缺陷。第二，实施例提供了对于高频特性必需的强降低(或甚至最小化)的寄生基极集电极电容。第三，在实施例中，部分单晶基极链路被生长到严格限定的区域中，并且直接接触本征基极中的掺杂剂峰值部，其不需要额外的退火并且因此有助于保留初始的基极掺杂剂分布。第四，实施例通过使用镶嵌间隔件来提供固有的收缩能力，使得晶体管收缩低于光刻极限。第五，实施例依赖于通过利用其特殊特征而可获得的相对简单的单元工艺。
在实施例中，可以通过短的良好控制的工艺来在基极沉积之后(例如，几个工艺步骤之后)生长基极链路。
实施例利用电介质层的强非保形沉积来实现随后的选择性间隔件去除、选择性基极链路外延，同时保护基极的有效区域。
接下来，参考图14至图18来描述为了获得最终的HBT而如何完成图13所示的获得结构的示例。
图14示出了在制造期间在基极层42和保护层62的L形部分上提供第四隔离层64以及在第四隔离层64上提供第二保护层66的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以沉积氧化物层64和氮化物层66，其稍后形成L形间隔件。
注意，也可以首先在基极层42和保护层62的L形部分上提供第二保护层66，之后在第二保护层62上提供第四隔离层64。
图15示出了在制造期间在选择性地去除第二保护层66和第四隔离层64直到基极层42以暴露基极层42同时保持第四隔离层64的覆盖保护层62的L形部分的部分的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，干法氮化物蚀刻、湿法氧化物蚀刻和湿法氮化物蚀刻的顺序组合可以产生L形间隔件62。该L形间隔件62可以将基极链路区域60与发射极边缘分离。因此，可以减少(或甚至最小化)发射极基极泄漏。
图16示出了在制造期间在基极层42上提供发射极层66的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以沉积发射极层66。
图17示出了在制造期间在选择性地去除基极接触层32上方的所有层以暴露基极接触层32的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以在使用光刻之后通过干法各向异性蚀刻来蚀刻发射极66和第三隔离层(例如，氧化物)34。氧化物蚀刻可以在基极接触层32处停止。
图18示出了在制造期间在对基极接触层32进行结构化的步骤之后的异质结双极晶体管20的示意性截面视图。
例如，可以以相同的方式来对基极接触层32进行结构化，并且HBT 20可以准备好。
参考图18，另外的实施例提供了一种双极结型晶体管20。双极结型晶体管20包括：具有沟槽隔离层24的半导体衬底22；布置在半导体衬底22上的第二隔离层30，其中第二隔离层30包括凹部；在半导体衬底22上布置在第二隔离层30的凹部中的基极层42；布置在第二隔离层30上的结构化的基极接触层32；连接基极层42和基极接触层32的基极链路60；以及布置在基极层42上的发射极层66。因此，在双极结型晶体管的截面视图中，基极层42与结构化的基极接触层32之间的基极链路的材料相交部关于半导体衬底的表面倾斜(更详细地参见图19)。
基极层42与结构化的基极接触层32之间的基极链路60的倾斜的材料相交部是由于填充基极层42与基极接触层32之间的腔体58(参见图9)的基极链路的外延生长的结果。
例如，如图18所示，基极层42可以包括布置在半导体衬底上的第一基极子层42.1和布置在第一基极子层42.1上的第二基极子层42.2，其中第一基极子层在第二基极子层下方突出。在这样形成的基极层42上外延生长基极链路60导致基极层42与结构化的基极接触层32之间的材料相交部关于半导体衬底的表面倾斜。
此外，至少在与基极层42邻近的区域中，基极链路60可以是单晶的。
双极结型晶体管20可以包括被布置为将基极链路(区域)与发射极层66分离的L形间隔件62、64。
图19示出了双极结型晶体管的突出显示基极链路60周围的区域的部分的透射电子显微镜图像。详细地，图19示出了在基极层42的暴露部分上生长基极链路的步骤之后的双极结型晶体管的透射电子显微镜图像(与图10相比)。
如图19所示，由于基极链路60的外延生长，基极层42与结构化的基极接触层32之间的基极链路的材料相交部61关于半导体衬底的表面54倾斜。
材料相交部61可以沿着线63(在图19中用虚线表示)布置，线63关于半导体衬底的表面54倾斜，例如关于半导体衬底的表面以在10°到80°之间(或在20°到70°之间，或者在30°到60°之间)的角度倾斜。
上述实施例仅仅是本发明原理的说明。应当理解，本文中描述的布置和细节的修改和变化对于本领域技术人员将是显而易见的。因此，意图仅由所附专利权利要求的范围来限制，而不是由通过本文中的实施例的描述和解释呈现的具体细节来限制。

Claims (22)

1.一种用于制造双极结型晶体管的方法，所述方法包括：
提供层堆叠，所述层堆叠包括：
-半导体衬底，其具有沟槽隔离；
-基极接触层堆叠，其中所述基极接触层堆叠包括形成发射极窗口的凹部；
-横向间隔件，其布置在所述发射极窗口的侧壁上，所述横向间隔件隔离所述基极接触层堆叠的基极接触层；以及
-基极层，其布置在所述半导体衬底上的所述发射极窗口中，
其中所述基极层至少部分地突出到所述横向间隔件下方；
在所述基极层上提供隔离层；
选择性地去除所述隔离层直到所述横向间隔件，同时部分保持所述隔离层的覆盖所述基极层的部分，以保护所述基极层；以及
提供基极链路，所述基极链路用于将所述基极层连接到所述基极接触层。
2.根据权利要求1所述的用于制造双极结型晶体管的方法，其中提供所述隔离层包括在所述基极层和所述横向间隔件上提供所述隔离层，其中所述隔离层的覆盖所述基极层的所述部分比所述隔离层的覆盖所述横向间隔件的部分更厚。
3.根据权利要求2所述的用于制造双极结型晶体管的方法，其中所述隔离层的覆盖所述基极层的部分是所述隔离层的覆盖所述横向间隔件的部分的至少两倍厚。
4.根据权利要求2所述的用于制造双极结型晶体管的方法，其中所述隔离层的覆盖所述基极层的部分是所述隔离层的覆盖所述横向间隔件的部分的二至四倍厚。
5.根据权利要求1所述的用于制造双极结型晶体管的方法，其中提供所述隔离层包括在与所述半导体衬底的表面垂直的第一方向上以第一沉积速率沉积所述隔离层并且在与所述半导体衬底的表面平行的第二方向上以第二沉积速率沉积所述隔离层，其中所述第一沉积速率大于所述第二沉积速率。
6.根据权利要求1所述的用于制造双极结型晶体管的方法，其中所述隔离层使用至少两个不同的氧化物沉积方法来提供。
7.根据权利要求1所述的用于制造双极结型晶体管的方法，其中所述隔离层使用炉氧化物沉积和高密度等离子体氧化物沉积的组合来提供。
8.根据权利要求1所述的用于制造双极结型晶体管的方法，其中提供所述隔离层包括：
在所述基极层和所述横向间隔件上提供第一隔离子层；以及
在所述第一隔离子层上提供第二隔离子层，使得所述第二隔离子层在与所述基极层邻近的区域中比在与所述横向间隔件邻近的区域中更厚。
9.根据权利要求8所述的用于制造双极结型晶体管的方法，其中所述第一隔离子层使用炉氧化物沉积来提供。
10.根据权利要求8所述的用于制造双极结型晶体管的方法，其中所述第二隔离子层使用高密度等离子体氧化物沉积来提供。
11.根据权利要求1所述的用于制造双极结型晶体管的方法，其中所述基极接触层堆叠包括布置在所述半导体衬底上的第二隔离层、布置在所述第二隔离层上的所述基极接触层、以及布置在所述基极接触层上的第三隔离层。
12.根据权利要求1至11中任一项所述的用于制造双极结型晶体管的方法，其中所述方法包括通过所述隔离层完全覆盖所述基极层的顶部。
13.根据权利要求1至11中任一项所述的用于制造双极结型晶体管的方法，其中提供所述基极链路包括选择性地去除所述横向间隔件，以横向地暴露所述基极接触层堆叠和所述基极层的突出到所述横向间隔件下方的部分。
14.根据权利要求13所述的用于制造双极结型晶体管的方法，其中提供所述基极链路包括在所述基极层的暴露部分上生长所述基极链路。
15.根据权利要求14所述的用于制造双极结型晶体管的方法，其中所述方法包括在所述隔离层上、在所述基极链路上、以及在所述发射极窗口的侧壁上提供保护层；以及
选择性地去除所述保护层以暴露覆盖所述基极层的所述隔离层，同时保持所述保护层的覆盖所述发射极窗口的侧壁和所述基极链路的L形部分。
16.根据权利要求15所述的用于制造双极结型晶体管的方法，其中所述方法包括选择性地去除所述隔离层以暴露所述基极层。
17.根据权利要求16所述的用于制造双极结型晶体管的方法，其中所述方法包括在所述基极层和所述保护层的L形部分上提供第四隔离层以及在所述第四隔离层上提供第二保护层；以及
选择性地去除所述第二保护层和所述第四隔离层直到所述基极层以暴露所述基极层，同时保持所述第四隔离层的覆盖所述保护层的L形部分的部分。
18.根据权利要求17所述的用于制造双极结型晶体管的方法，其中所述方法包括在所述基极层上提供发射极层。
19.根据权利要求18所述的用于制造双极结型晶体管的方法，其中所述方法包括选择性地去除在所述基极接触层上方的所有层以暴露所述基极接触层；以及
对所述基极接触层进行结构化。
20.一种双极结型晶体管，包括：
半导体衬底，其具有沟槽隔离；
第二隔离层，其布置在所述半导体衬底上，其中所述第二隔离层包括凹部；
基极层，其在所述半导体衬底上布置在所述第二隔离层的所述凹部中；
结构化的基极电极，其布置在所述第二隔离层上；
基极链路，其连接所述基极层和所述结构化的基极电极，其中所述基极链路被形成为使得在所述双极结型晶体管的截面视图中，所述基极层与所述结构化的基极电极之间的材料相交部关于所述半导体衬底的表面倾斜；以及
发射极层，其布置在所述基极层上，
其中所述基极链路至少在紧邻所述基极层的区域中是单晶的。
21.根据权利要求20所述的双极结型晶体管，其中所述基极层与所述结构化的基极电极之间的所述基极链路的所述材料相交部沿着关于所述半导体衬底的表面倾斜的线而布置。
22.根据权利要求20或21所述的双极结型晶体管，其中所述基极层包括布置在所述半导体衬底上的第一基极子层和布置在所述第一基极子层上的第二基极子层，其中所述第一基极子层在所述第二基极子层下方突出。
CN201710742731.7A 2016-08-26 2017-08-25 用于制造双极结型晶体管的方法和双极结型晶体管 Active CN107785412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016216084.2A DE102016216084B8 (de) 2016-08-26 2016-08-26 Verfahren zum Herstellen eines Bipolartransistors
DE102016216084.2 2016-08-26

Publications (2)

Publication Number Publication Date
CN107785412A CN107785412A (zh) 2018-03-09
CN107785412B true CN107785412B (zh) 2021-03-30

Family

ID=61167078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710742731.7A Active CN107785412B (zh) 2016-08-26 2017-08-25 用于制造双极结型晶体管的方法和双极结型晶体管

Country Status (3)

Country Link
US (1) US10468497B2 (zh)
CN (1) CN107785412B (zh)
DE (1) DE102016216084B8 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
US5098638A (en) * 1989-04-25 1992-03-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
JPH0689901A (ja) * 1992-09-08 1994-03-29 Nec Corp 半導体装置の製造方法
US5326718A (en) * 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method
US6680522B1 (en) * 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation
CN1717793A (zh) * 2003-04-14 2006-01-04 印芬龙科技股份有限公司 用于生产双极晶体管的方法
CN103000679A (zh) * 2012-12-20 2013-03-27 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005442A1 (de) 2000-02-08 2001-08-16 Infineon Technologies Ag Bipolartransistor
DE10038955C2 (de) 2000-08-09 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
KR100455829B1 (ko) * 2001-12-10 2004-11-06 주식회사 타키오닉스 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법
US6680552B2 (en) * 2002-01-24 2004-01-20 Visteon Global Technologies, Inc. Flow path for a liquid cooled alternator
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
US7816221B2 (en) 2008-06-26 2010-10-19 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001533A (en) * 1988-12-22 1991-03-19 Kabushiki Kaisha Toshiba Bipolar transistor with side wall base contacts
US5098638A (en) * 1989-04-25 1992-03-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
US5326718A (en) * 1991-09-23 1994-07-05 Siemens Aktiengesellschaft Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
JPH0689901A (ja) * 1992-09-08 1994-03-29 Nec Corp 半導体装置の製造方法
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
US6680522B1 (en) * 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method
CN1717793A (zh) * 2003-04-14 2006-01-04 印芬龙科技股份有限公司 用于生产双极晶体管的方法
CN103000679A (zh) * 2012-12-20 2013-03-27 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法

Also Published As

Publication number Publication date
US20180061961A1 (en) 2018-03-01
DE102016216084B8 (de) 2021-12-23
US10468497B2 (en) 2019-11-05
DE102016216084A1 (de) 2018-03-01
DE102016216084B4 (de) 2021-02-11
CN107785412A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
JP5160540B2 (ja) デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ
US9640631B2 (en) Bipolar transistor manufacturing method
US10192746B1 (en) STI inner spacer to mitigate SDB loading
US8476675B2 (en) Semiconductor device and method of manufacture thereof
US9812445B2 (en) Bipolar junction transistor device having base epitaxy region on etched opening in DARC layer
KR20020039319A (ko) 반도체장치 및 그 제조방법
US20180286946A1 (en) Novel sti process for sdb devices
US10128358B2 (en) Transistor having a monocrystalline connection
US10672895B2 (en) Method for manufacturing a bipolar junction transistor
US6674102B2 (en) Sti pull-down to control SiGe facet growth
US8704335B2 (en) Spacer formation in the fabrication of planar bipolar transistors
US20140147985A1 (en) Methods for the fabrication of semiconductor devices including sub-isolation buried layers
CN107785412B (zh) 用于制造双极结型晶体管的方法和双极结型晶体管
US11127843B2 (en) Asymmetrical lateral heterojunction bipolar transistors
US10347737B2 (en) Heterojunction bipolar transistor fully self-aligned to diffusion region with strongly minimized substrate parasitics and selective pre-structured epitaxial base link
US9947760B2 (en) Method for manufacturing an emitter for high-speed heterojunction bipolar transistors
US9012291B2 (en) Bipolar transistor with embedded epitaxial external base region and method of forming the same
CN115763527A (zh) 半导体器件及其形成方法
CN114823744A (zh) 一种图像传感器形成方法及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: D*A*Chu Mar Cardiff

Inventor after: C.Dar

Inventor before: D - A - Chu Mar Cardiff

CB03 Change of inventor or designer information