DE102016210792B4 - Verfahren zum Herstellen eines Bipolartransistors - Google Patents

Verfahren zum Herstellen eines Bipolartransistors Download PDF

Info

Publication number
DE102016210792B4
DE102016210792B4 DE102016210792.5A DE102016210792A DE102016210792B4 DE 102016210792 B4 DE102016210792 B4 DE 102016210792B4 DE 102016210792 A DE102016210792 A DE 102016210792A DE 102016210792 B4 DE102016210792 B4 DE 102016210792B4
Authority
DE
Germany
Prior art keywords
layer
emitter
providing
insulation
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016210792.5A
Other languages
English (en)
Other versions
DE102016210792A1 (de
Inventor
Dmitri Alex Tschumakow
Claus Dahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102016210792.5A priority Critical patent/DE102016210792B4/de
Priority to US15/619,849 priority patent/US10347737B2/en
Priority to CN201710456658.7A priority patent/CN107527812B/zh
Publication of DE102016210792A1 publication Critical patent/DE102016210792A1/de
Application granted granted Critical
Publication of DE102016210792B4 publication Critical patent/DE102016210792B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Verfahren (10) zum Herstellen eines Bipolartransistors (20), wobei das Verfahren Folgendes umfasst:Bereitstellen (12) eines Halbleitersubstrats (22) mit einer Grabenisolation (24), wobei ein Anschlussfeld (26), das aus einer Herstellung der Grabenisolation (24) resultiert, auf dem Halbleitersubstrat (22) angeordnet ist;Bereitstellen (14) einer Isolationsschicht (32) auf dem Halbleitersubstrat (22) und dem Anschlussfeld (26), so dass das Anschlussfeld (26) durch die Isolationsschicht (32) bedeckt wird;Entfernen (16) der Isolationsschicht (32) bis zu dem Anschlussfeld (26); undselektives Entfernen (18) des Anschlussfelds, um ein Emitterfenster (40) zu erhalten.

Description

  • Die vorliegende Anmeldung betrifft einen vollständig selbstjustierten Heteroübergangsbipolartransistor mit stark minimierten parasitären Effekten eines Substrats und einer selektiven vorstrukturierten epitaktischen Basisverbindung.
  • Technisches Gebiet
  • Ausführungsformen betreffen ein Verfahren zum Herstellen eines Bipolartransistors. Weitere Ausführungsformen betreffen ein Verfahren zum Herstellen eines Bipolartransistors (z. B. eines zu einem Diffusionsgebiet vollständig selbstjustierten HBT (Heterojunction Bipolar Transistor - Heteroübergangsbipolartransistors) mit stark minimierten parasitären Effekten eines Substrats und einer selektiven vorstrukturierten epitaktischen Basisverbindung).
  • Hintergrund der Erfindung
  • HBT-Transistoren werden in vielen Anwendungen verwendet, wie etwa Signalgeneratoren in Auto-RADAR-Anwendungen (RADAR: Radio Detection and Ranging - Funkdetektion und -abstandsmessung) oder ähnlichen Mikrowellenanwendungen, die hohe Schaltfrequenzen erfordern. Um die Leistungszahl einer maximalen Schaltfrequenz (fmax) zu verbessern, ist es wichtig, sowohl das Ausmaß parasitärer Widerstände und Kapazitäten zu reduzieren als auch die Basisbreite des Transistors auf dem möglichen Minimalwert zu halten. Gleichzeitig sollten die Herstellungskosten niedrig gehalten werden.
  • Die US 2006/0060886 A1 zeigt ein Verfahren zur Herstellung eines selbstjustierten Heteroübergangsbipolartransistors in BiCMOS Technologie.
  • Kurzdarstellung der Erfindung
  • Ausführungsformen stellen ein Verfahren zum Herstellen eines Bipolartransistors bereit. Das Verfahren umfasst Folgendes:
    • - Bereitstellen eines Halbleitersubstrats mit einer Grabenisolation, wobei ein Anschlussfeld, das aus einer Herstellung der Grabenisolation resultiert, auf dem Halbleitersubstrat angeordnet ist;
    • - Bereitstellen einer Isolationsschicht auf dem Halbleitersubstrat und dem Anschlussfeld, so dass das Anschlussfeld durch die Isolationsschicht bedeckt wird;
    • - Entfernen der Isolationsschicht bis zu dem Anschlussfeld; und
    • - selektives Entfernen des Anschlussfelds, um ein Emitterfenster zu erhalten.
  • Figurenliste
    • 1 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Bipolartransistors gemäß einer Ausführungsform;
    • 2 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens eines Halbleitersubstrats;
    • 3 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Isolationsschicht auf dem Halbleitersubstrat und dem Anschlussfeld, so dass das Anschlussfeld durch die Isolationsschicht bedeckt wird;
    • 4 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Entfernens der Isolationsschicht bis zu dem Anschlussfeld, so dass eine Oberfläche des Anschlussfelds freigelegt wird;
    • 5 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens des Anschlussfelds, um ein Emitterfenster zu erhalten;
    • 6 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens lateraler Abstandshalter auf Seitenwänden des Emitterfensters;
    • 7 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Entfernens der Oxidschicht in dem Emitterfenster, so dass das Halbleitersubstrat in dem Emitterfenster freigelegt wird, und des Bereitstellens einer Basisschicht in dem Emitterfenster auf dem Halbleitersubstrat;
    • 8 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer zweiten Isolationsschicht auf der ersten Isolationsschicht und der Basisschicht, so dass die Basisschicht und die lateralen Abstandshalter mit der zweiten Isolationsschicht bedeckt werden, und nach dem Bereitstellen weiterer lateraler Abstandshalter innerhalb des Emitterfensters auf Seitenwänden des Emitterfensters, die durch die zweite Isolationsschicht bedeckt werden;
    • 9 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der weiteren lateralen Abstandshalter, so dass die L-förmigen Teile der zweiten Isolationsschicht, die durch die weiteren lateralen Abstandshalter bedeckt wurden, innerhalb des Emitterfensters freigelegt werden;
    • 10 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht auf der ersten Isolationsschicht und in dem Emitterfenster, so dass die Emitterschicht den freigelegten Teil der Basisschicht und die L-förmigen Teile der zweiten Isolationsschicht bedeckt;
    • 11 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Opferschicht auf der Emitterschicht und dem Bereitstellen einer strukturierten Maskenschicht auf der Opferschicht;
    • 12 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Entfernens aller Schichten bis zu der Keimschicht, die nicht durch die strukturierte Maskenschicht bedeckt sind;
    • 13 zeigt eine Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter, so dass die Basisschicht lateral freigelegt wird und Hohlräume zwischen der Keimschicht und der Basisschicht, in der die Oxidschicht teilweise freigelegt wird, gebildet werden;
    • 14 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Basiskontaktschicht auf der Keimschicht und dem freigelegten Teil der Oxidschicht, so dass die Hohlräume gefüllt werden und die Basisschicht lateral kontaktiert wird;
    • 15 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer strukturierten Maskenschicht auf dem Emitter und Teilen der Basiskontaktschicht;
    • 16 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens von Teilen der Basiskontaktschicht, die nicht durch die strukturierte Maskenschicht bedeckt werden, und des selektiven Entfernens der strukturierten Maskenschicht;
    • 17 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht auf der ersten Isolationsschicht und in den Emitterfenstern, so dass die Emitterschicht die Basisschicht und die weiteren lateralen Abstandshalter bedeckt, und des Bereitstellens einer Opferschicht auf der Emitterschicht, wodurch eine Vertiefung überfüllt wird, die durch die Emitterschicht aufgrund des Emitterfensters gebildet wird;
    • 18 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der Opferschicht bis zu der Emitterschicht, während ein Teil der Opferschicht, der die Vertiefung der Emitterschicht füllt, beibehalten wird;
    • 19 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der Emitterschicht bis zu der ersten Isolationsschicht, während die gefüllte Vertiefung der Emitterschicht beibehalten wird;
    • 20 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Schutzschicht auf der ersten Isolationsschicht und der gefüllten Vertiefung und des Bereitstellens einer strukturierten Maskenschicht auf der Schutzschicht;
    • 21 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Entfernens aller Schichten bis zu der Keimschicht, die nicht durch die strukturierte Maskenschicht bedeckt sind;
    • 22 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter, so dass die Basisschicht lateral freigelegt wird und Hohlräume zwischen der Keimschicht und der Basisschicht, in der die Oxidschicht teilweise freigelegt wird, gebildet werden;
    • 23 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Basiskontaktschicht auf der Keimschicht und dem freigelegten Teil der Oxidschicht, so dass die Hohlräume gefüllt werden und die Basisschicht lateral kontaktiert wird;
    • 24 zeigt eine Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer strukturierten Maskenschicht auf dem Emitter und Teilen der Basiskontaktschicht;
    • 25 zeigt eine Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des selektiven Entfernens von Teilen der Basiskontaktschicht, die nicht durch die strukturierte Maskenschicht bedeckt sind, und des selektiven Entfernens der strukturierten Maskenschicht;
    • 26 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Bipolartransistors gemäß einer Ausführungsform;
    • 27a zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens des Schichtenstapels;
    • 27b zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens des Schichtenstapels;
    • 28 zeigt eine schematische Querschnittsansicht des Bipolartransistors während der Herstellung nach dem Schritt des Bereitstellens einer Opferschicht auf der Emitterschicht, wodurch eine Vertiefung überfüllt wird, die durch die Emitterschicht aufgrund des Emitterfensters gebildet wird;
    • 29 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des Entfernens der Opferschicht bis zu der Emitterschicht, während ein Teil der Opferschicht, der die Vertiefung der Emitterschicht füllt, beibehalten wird;
    • 30 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des selektiven Entfernens der Emitterschicht bis zu der Isolationsschicht, während die gefüllte Vertiefung der Emitterschicht beibehalten wird;
    • 31 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des selektiven Entfernens der Isolationsschicht und des Teils der Opferschicht, der die Vertiefung der Emitterschicht füllt;
    • 32 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des Bereitstellens einer Maskenschicht auf der Basiskontaktschicht, der Vertiefung der Emitterschicht und den lateralen Abstandshaltern und des Strukturierens der Maskenschicht, um eine strukturierte Maskenschicht zu erhalten;
    • 33 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des Entfernens von Teilen der Basiskontaktschicht, die nicht durch die strukturierte Maskenschicht bedeckt sind; und
    • 34 zeigt eine schematische Querschnittsansicht des Bipolartransistors nach dem Schritt des Entfernens der strukturierten Maskenschicht.
  • Ausführliche Beschreibung
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung nacheinander unter Bezugnahme auf die beigefügten Figuren besprochen, wobei identische Bezugsziffern für Objekte oder Elemente, die die gleiche oder eine ähnliche Funktion aufweisen, bereitgestellt sind, so dass deren Beschreibung gegenseitig anwendbar und austauschbar ist.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 10 zum Herstellen eines Bipolartransistors. Ein erster Schritt 12 umfasst Bereitstellen eines Halbleitersubstrats mit einer Grabenisolation, wobei ein Anschlussfeld (bzw. eine Anschlussfläche bzw. ein Pad), das aus einer Herstellung der Grabenisolation resultiert, auf dem Halbleitersubstrat angeordnet ist. Ein zweiter Schritt 14 umfasst Bereitstellen einer Isolationsschicht auf dem Halbleitersubstrat und dem Anschlussfeld, so dass das Anschlussfeld von der Isolationsschicht bedeckt wird. Ein dritter Schritt 16 umfasst Entfernen der Isolationsschicht bis zu dem Anschlussfeld. Ein vierter Schritt 18 umfasst selektives Entfernen des Anschlussfelds, um ein Emitterfenster zu erhalten.
  • Bei Ausführungsformen definiert das Anschlussfeld (z. B. ein Nitridanschlussfeld), das aus der Herstellung der Grabenisolation (z. B. STI (Shallow Trench Isolation - flache Grabenisolation)) resultiert und das dementsprechend natürlicherweise zu den Grenzen der Grabenisolation innerhalb des Halbleitersubstrats eng selbstjustiert ist, das Kollektorgebiet zwischen der Grabenisolation. Dieses Anschlussfeld wird auch zum Definieren des Emitterfensters verwendet.
  • Mit anderen Worten kann das Emitterfenster durch Benutzen des verbleibenden Nitridanschlussfelds nach der Flachgrabenverarbeitung als eine Hilfsstruktur zum Definieren des Emitterfensters, anstatt es nur wegzuätzen, erschaffen werden.
  • Anschließend sind Ausführungsformen des Verfahrens 10 zum Herstellen eines Bipolartransistors beschrieben, bei denen ein Heteroübergangsbipolartransistor unter Bezugnahme auf die 1 bis 25, die Querschnittsansichten des Heteroübergangsbipolartransistors nach verschiedenen Herstellungsschritten zeigen, beispielhaft hergestellt wird. Damit ist der Kollektor-Sinker aus Gründen der Einfachheit nicht gezeigt. Ferner kann eine übliche vergrabene-Schicht-basierte Konstruktion verwendet werden.
  • 2 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens des Halbleitersubstrats 22. Das Halbleitersubstrat (z. B. ein Si-Substrat) umfasst eine Grabenisolation (z. B. STI) 24, die in der Querschnittsansicht von 2 durch zwei Gräben 24 angedeutet wird.
  • Ferner ist ein Anschlussfeld (z. B. ein SiN-Anschlussfeld) 26, das aus einer Herstellung der Grabenisolation 24 resultiert, auf dem Halbleitersubstrat 22 angeordnet. Im Einzelnen können zur Herstellung der Grabenisolation eine Oxidschicht 28, eine Nitridschicht 26 und eine Maskenschicht (z. B. ein Fotolack) auf dem Halbleitersubstrat 22 bereitgestellt (z. B. abgeschieden) werden, wobei die Maskenschicht teilweise offen sein kann, um die Nitridschicht 26 teilweise zu entfernen und die Gräben in das Halbleitersubstrat 22 zu ätzen, während das Nitridanschlussfeld 26, das durch die Maskenschicht bedeckt ist, beibehalten wird. Eine Isolationsschicht (z. B. SiO2) kann auf dem Halbleitersubstrat 22 bereitgestellt werden, so dass eine Überfüllung der Gräben erzielt wird. Anschließend kann die Isolationsschicht planarisiert und vertieft werden, während das Anschlussfeld 26 beibehalten wird.
  • Mit anderen Worten kann das sogenannte STI-Modul (STI: Shallow Trench Insulation - flache Grabenisolation) auf typische Weise durchgeführt werden. Die Gräben 24 können geätzt, mit einem Isolator (typischerweise Oxid) gefüllt, planarisiert und dann das verbleibende Oxid vertieft (typischerweise durch Trockenätzen) werden. Herkömmlicherweise ist der nächste Schritt das Entfernen des Nitridanschlussfelds 26, aber dies wird nicht getan.
  • Dementsprechend kann das Anschlussfeld 26, das aus der Herstellung der Grabenisolation 24 resultiert und das dementsprechend schon zu einem Kollektorimplantationsgebiet 30 und/oder den Grenzen der Grabenisolation innerhalb des Halbleitersubstrats 22 zwischen der Grabenisolation 24 (selbst-)justiert ist, zum Definieren des Emitterfensters verwendet werden.
  • 3 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Isolationsschicht 32 auf dem Halbleitersubstrat 22 (oder genauer auf der Oxidschicht 28) und dem Anschlussfeld 26, so dass das Anschlussfeld 26 durch die Isolationsschicht 32 bedeckt wird.
  • Wie in 3 gezeigt, kann eine optionale Keimschicht 34 auf dem Halbleitersubstrat 22 (oder genauer auf der Oxidschicht 28) und dem Anschlussfeld 26 bereitgestellt werden, so dass das Anschlussfeld 26 durch die Keimschicht bedeckt wird, wobei die Isolationsschicht 32 auf der Keimschicht 34 bereitgestellt wird.
  • Zum Beispiel kann eine Keimschicht 34 (z. B. eine dünne Poly-Si-Schicht) gefolgt von einer Isolationsschicht (z. B. einer Oxidschicht) 32 abgeschieden werden.
  • 4 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Entfernens der Isolationsschicht 32 (und der optionalen Keimschicht 34) bis zu dem Anschlussfeld 26, so dass das Anschlussfeld 26 (bzw. eine Oberfläche von diesem) freigelegt wird.
  • Zum Beispiel kann die Isolationsschicht (z. B. Oxid) 32 durch CMP (Chemisch-Mechanisches Polieren) planarisiert werden und kann die Keimschicht (z. B. Poly) 34 oben auf dem Nitridblock 26 durch Ätzen entfernt werden.
  • 5 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens des Anschlussfelds 26, um ein Emitterfenster 40 zu erhalten.
  • Ferner kann die optionale Keimschicht 34, die innerhalb des Emitterfensters 40 (auf Seitenwänden des Emitterfensters 40) nach dem Entfernen des Anschlussfelds 26 freigelegt wird, selektiv entfernt werden.
  • Zum Beispiel können der Nitridblock 26 und die Keimschicht 34 (z. B. vertikale Poly-Auskleidungen) z. B. durch Nassätzen entfernt werden. Das resultierende Loch in der Isolationsschicht (z. B. Oxid) 32 kann als Emitterfenster 40 dienen. Dieses Emitterfenster 40 ist zu den Rändern des aktiven Si-Bereichs (perfekt) selbstjustiert und seine Herstellung erforderte keinen zusätzlichen lithografischen Schritt.
  • 6 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens lateraler Abstandshalter 42 auf Seitenwänden des Emitterfensters 40.
  • Damit können die lateralen Abstandshalter 42 auf Seitenwänden des Emitterfensters 40 bereitgestellt werden, so dass die lateralen Abstandshalter 42 die Keimschicht 34, die in dem Emitterfenster 40 endet, lateral bedecken.
  • Zum Beispiel können die lateralen Abstandshalter (z. B. dünne Nitridabstandshalter) 42 durch eine Kombination von Filmabscheidung und anschließendem anisotropen Ätzen gefertigt werden. Dies ist ein sogenannter Kollektor-Basis-Abstandshalter. Auch kann die Kollektorimplantation 44 durchgeführt werden.
  • 7 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Entfernens der Oxidschicht 28 in dem Emitterfenster 40, so dass das Halbleitersubstrat 20 in dem Emitterfenster freigelegt wird, und des Bereitstellens einer Basisschicht 46 in dem Emitterfenster 40 auf dem Halbleitersubstrat 20.
  • Zum Beispiel kann die dünne Oxidschicht 28, die das Kollektorgebiet 44 schützt, durch Ätzen geöffnet werden und kann das selektive epitaktische Basisaufwachsen durchgeführt werden, um die Basisschicht 46 zu erhalten.
  • 8 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer zweiten Isolationsschicht 48 auf der ersten Isolationsschicht 32 und der Basisschicht 46, so dass die Basisschicht 46 und die lateralen Abstandshalter 42 mit der zweiten Isolationsschicht 48 bedeckt werden, und nach dem Bereitstellen weiterer lateraler Abstandshalter 50 innerhalb des Emitterfensters 40 auf Seitenwänden des Emitterfensters 40, die durch die zweite Isolationsschicht 48 bedeckt sind.
  • Ferner kann das Verfahren selektives Entfernen der zweiten Isolationsschicht 48 umfassen, so dass die Basisschicht 46 teilweise freigelegt wird, während L-förmige Teile der zweiten Isolationsschicht 48, die durch die weiteren lateralen Abstandshalter 50 bedeckt (oder geschützt) sind, beibehalten werden.
  • Zum Beispiel kann der Abstandshalter, der das Basisgebiet 46 teilweise von dem Emitter trennt, verarbeitet werden. Die zweite Isolationsschicht (z. B. Oxid) 48 und die weitere Lateralabstandshalterschicht (z. B. Nitriddünnschichten) 50 können abgeschieden werden. Anschließend kann die weitere Lateralabstandshalterschicht (z. B. eine Nitridschicht) 50 anisotrop geätzt werden (um die lateralen Abstandshalter 50 zu erhalten) und anschließend kann die zweite Isolationsschicht (z. B. Oxidschicht) 48 isotrop geätzt werden. Der verbleibende Teil der zweiten Isolationsschicht (z. B. ein Oxidabstandshalter) weist eine sogenannte L-Form auf. Der Fuß des „L“ wird durch den weiteren lateralen Abstandshalter (verbleibendes vertikales Nitrid) 50 gebildet.
  • Das oben beschriebene Verfahren stellt eine vollständig einkristalline Bipolarübergangs(z. B. Heteroübergangs-)-Vorrichtung 20 bereit, die zu dem Diffusionsgebiet vollständig selbstjustiert ist. Das Verfahren erfordert keine Emitterfensterstrukturierung. Ferner ermöglicht das Verfahren eine beliebige Dotierungsstoffabstimmung in dem Basisverbindungsgebiet.
  • Das Verfahren 10 verbessert die Hochfrequenzleistungsfähigkeit eines Heteroübergangsbipolartransistors (z. B. eines SiGe-Heteroübergangsbipolartransistors (HBT)). Insbesondere um die Leistungszahl einer maximalen Schaltfrequenz (fmax) zu verbessern, kann das Ausmaß von parasitären Widerständen und/oder Kapazitäten reduziert werden. Ferner kann die Basisbreite des Transistors auf einem niedrigen (oder sogar minimalen) Wert gehalten werden. Das Verfahren liefert wenigstens die folgenden zwei Verbesserungen. Erstens stellt das Verfahren einen Heteroübergangsbipolartransistor bereit, der vollständig selbstjustiert ist. Damit erfordert das Verfahren keine Strukturierung des Emitterfensters, die zu dem Diffusionsbereich justiert werden muss. Dies ist hier nicht erforderlich. Zweitens ermöglicht das Verfahren eine direkte Fertigung eines stark dotierten Basisverbindungsgebiets durch eine sehr kurzzeitige selektive Epitaxie. Damit wird kein thermischer Diffusionsschritt benötigt, der nachteilhaft für eine kleine Basisbreite ist.
  • Anschließend sind zwei beispielhafte Arten des Abschließens des Emitters unter Bezugnahme auf die 9 bis 25 beschrieben. Damit zeigen die 9 bis 16 eine Realisierung des Emittermoduls mit einer Innenabstandshalterentfernung, wobei die 17 bis 25 die Herstellung des Emittermoduls ohne Entfernung des Innenabstandshalters zeigen (dieses Schema ermöglicht es, einen engeren Emitter zu erschaffen und das Silicid noch näher zu der Basisverbindung zu bringen, wodurch der Basiswiderstand weiter minimiert wird). Die Hauptidee des Benutzens des Anschlussfelds (z. B. eines STI-Nitridanschlussfelds) 26, um das Emitterfenster 40 zu definieren, bleibt für beide Beispiele gemeinsam.
  • 9 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der weiteren lateralen Abstandshalter 50, so dass die L-förmigen Teile der zweiten Isolationsschicht 48, die durch die weiteren lateralen Abstandshalter 50 bedeckt waren, innerhalb des Emitterfensters 40 freigelegt werden.
  • Zum Beispiel können die weiteren lateralen Abstandshalter (z. B. ein innerer Nitridabstandshalter) 50, die zum Bilden des Fußes des „L“ verwendet wurden, weggeätzt werden, z. B. unter Verwendung von isotropem Ätzen. Dies verursacht auch die Vertiefung der späteren Abstandshalter (äußerer Kollektor-Basis-Nitridabstandshalter) 42.
  • 10 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht 52 auf der ersten Isolationsschicht 32 (oder der zweiten Isolationsschicht 48, falls verbleibend oder vorhanden) und in dem Emitterfenster 40, so dass die Emitterschicht 52 den freigelegten Teil der Basisschicht 46 und die L-förmigen Teile 48' der zweiten Isolationsschicht 48 bedeckt.
  • Da die Emitterschicht 52 den freigelegten Teil der Basisschicht 46 und die L-förmigen Teile 48' der zweiten Isolationsschicht 48 bedeckt, umfasst die Emitterschicht 52 eine Vertiefung (U-Form) 52' in dem Emitterfenster 40.
  • Zum Beispiel kann der Emitter (die Emitterschicht) 52 abgeschieden werden. Über der monokristallinen Basis 46 kann der Emitter 52 epitaktisch aufgewachsen werden. Über anderen Gebieten wird das Wachstum amorph oder polykristallin sein.
  • 11 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Opferschicht 53 auf der Emitterschicht 52 und dem Bereitstellen einer strukturierten Maskenschicht 54 auf der Opferschicht 53.
  • Wie in 11 gezeigt, umfasst die Opferschicht 53 aufgrund des Emitterfensters 40, oder genauer der Vertiefung 52' der Emitterschicht 52, eine Vertiefung (U-Form). Ferner kann die Maskenschicht 54 so bereitgestellt werden, dass die Vertiefung der Opferschicht 53 überfüllt wird. Ferner kann die Maskenschicht 54 so strukturiert werden, dass die strukturierte Maskenschicht 54 die lateralen Abstandshalter 42 und den Bereich zwischen diesen bedeckt.
  • Zum Beispiel kann die Opferschicht (z. B. schützendes Oxid) abgeschieden werden und kann eine emitterformende strukturierte Maskenschicht (z. B. eine lithografische Maske) 54 aufgebracht werden.
  • 12 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Entfernens aller Schichten bis zu der Keimschicht 34, die nicht durch die strukturierte Maskenschicht 54 bedeckt sind. Im Einzelnen werden nicht bedeckte Teile der Opferschicht 53, der Emitterschicht 52 und der ersten Isolationsschicht 32 bis zu der Keimschicht 34 entfernt, so dass die lateralen Abstandshalter 42 freigelegt werden.
  • Zum Beispiel wird der Stapel, der die Opferschicht (z. B. schützendes Oxid), die Emitterschicht (z. B. Polysilicium) 52 und die erste Isolationsschicht (z. B. Oxid) 32 umfasst, bis zu der Keimschicht (z. B. Poly) 34 herabgeätzt. Auch das Oxid unter dem Emitter 52 kann entfernt werden. Ein solches Ätzen kann entweder nur durch Nassätzen aufgrund seiner hohen Materialselektivität oder durch eine Kombination von Trocken- und Nassätzen vorgenommen werden.
  • 13 zeigt eine Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter 42, so dass die Basisschicht 46 lateral freigelegt wird und Hohlräume 56 zwischen der Keimschicht 34 und der Basisschicht 46, in der die Oxidschicht 28 (oberhalb der Grabenisolation 24) teilweise freigelegt wird, gebildet werden.
  • Zum Beispiel kann der Kollektor-Basis-Abstandshalter 42 durch Nitrid-Nassätzen entfernt werden. Die Seiten der Basis 46 sind nun zur Fertigung der Basiselektrode zugänglich.
  • 14 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Basiskontaktschicht 58 auf der Keimschicht 34 und dem freigelegten Teil der Oxidschicht 28, so dass die Hohlräume 56 gefüllt werden und die Basisschicht 46 lateral kontaktiert wird. Ferner kann eine Emitterkontaktschicht 60 auf freigelegten Teilen der Emitterschicht 52 bereitgestellt werden.
  • Zum Beispiel kann das Aufwachsen der Basiselektrode 56 durch selektive Epitaxie vorgenommen werden. Das Siliciumwachstum findet nur in den Gebieten statt, in denen Silicium vorhanden ist. Es kann in situ p-dotiertes Silicium verwendet werden. Des Weiteren ist das Wachstum auf den Seiten der Basis 46 monokristallin, da die Basis 46 selbst monokristallin ist. Das epitaktische Wachstum wird die Dotierungsstoffatome direkt in den richtigen Gitterpositionen platzieren, so dass das Basisverbindungstempern nicht notwendig ist. Dies ermöglicht es, die anfänglichen Dotierungsstoffprofile der Basis genau zu bewahren.
  • 15 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer strukturierten Maskenschicht 62 auf dem Emitter 52 und Teilen der Basiskontaktschicht 58. Zum Beispiel kann eine lithografische Maske 62 zum Formen der Basiselektrode 60 aufgebracht werden.
  • 16 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens von Teilen der Basiskontaktschicht 58, die nicht durch die strukturierte Maskenschicht 62 bedeckt sind, und des selektiven Entfernens der strukturierten Maskenschicht 62.
  • Zum Beispiel kann die Basiselektrode 58 geätzt werden und kann die Maske 60 entfernt werden. Der Transistor ist bereit für Silicid und eine weitere Zwischenverbindungsfertigung.
  • Anschließend wird die Herstellung des Emittermoduls ohne Entfernen des inneren Abstandshalters unter Bezugnahme auf die 17 bis 25 beschrieben.
  • 17 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Emitterschicht 52 auf der ersten Isolationsschicht 32 und in den Emitterfenstern 40, so dass die Emitterschicht 52 die Basisschicht 46 und die weiteren lateralen Abstandshalter 50 bedeckt, und des Bereitstellens einer Opferschicht 53 auf der Emitterschicht 52, wodurch eine Vertiefung 52' überfüllt wird, die durch die Emitterschicht 52 aufgrund des Emitterfensters 40 gebildet wird.
  • Zum Beispiel kann der Emitter 52 abgeschieden werden. Auch kann eine Opferschicht (z. B. eine schützende Oxidschicht) 53 abgeschieden werden. Eine Oxiddicke muss ausreichend sein, um eine spätere Planarisierung zu ermöglichen. Die weiteren lateralen Abstandshalter (z. B. ein innerer Nitridabstandshalter) 50 wurde nicht entfernt.
  • 18 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der Opferschicht 53 bis zu der Emitterschicht 52, während ein Teil der Opferschicht 53, der die Vertiefung 52' der Emitterschicht füllt, beibehalten wird.
  • Zum Beispiel kann die Opferschicht (z. B. Oxid) planarisiert werden, z. B. durch CMP bis zu der Ebene der Oberfläche der Emitterelektrode 52. Der innere Teil des Emitters ist jedoch durch die Opferschicht (z. B. Oxid) zugestopft.
  • 19 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der Emitterschicht 52 bis zu der ersten Isolationsschicht 32, während die gefüllte Vertiefung 52' der Emitterschicht 52 beibehalten wird.
  • Zum Beispiel kann die Emitterschicht (z. B. Polysilicium) 52 vertieft sein. Die Vertiefungstiefe sollte die Dicke der äußeren Emitterelektrode leicht übersteigen. Nur der innere Teil des Emitters, der durch die Opferschicht (z. B. schützendes Oxid) 53 zugestopft ist, verbleibt ungeätzt.
  • 20 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Schutzschicht 70 auf der ersten Isolationsschicht 32 und der gefüllten Vertiefung und des Bereitstellens einer strukturierten Maskenschicht 64 auf der Schutzschicht 70.
  • Zum Beispiel kann die Schutzschicht (z. B. schützendes Nitrid) 70 abgeschieden werden und kann eine lithografische Maske 54 zum Formen der Emitterelektrode aufgebracht werden.
  • 21 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Entfernens aller Schichten bis zu der Keimschicht 34, die nicht durch die strukturierte Maskenschicht 54 bedeckt sind. Im Einzelnen werden nicht bedeckte Teile der Schutzschicht 70 und der ersten Isolationsschicht 32 bis zu der Keimschicht 34 entfernt, so dass die lateralen Abstandshalter 42 freigelegt werden.
  • Zum Beispiel kann die Schutzschicht (z. B. schützendes Nitrid) 70 durch Trockenätzen geöffnet werden. Die erste Isolationsschicht (z. B. Oxid) 32 kann entweder durch Nassätzen oder eine Kombination von Nass- und Trockenätzen entfernt werden. Ferner kann die Maske 54 abgetragen werden.
  • 22 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens der lateralen Abstandshalter 42, so dass die Basisschicht 46 lateral freigelegt wird und Hohlräume 56 zwischen der Keimschicht 34 und der Basisschicht 46, in der die Oxidschicht 28) oberhalb der Grabenisolation 24) teilweise freigelegt wird, gebildet werden.
  • Zum Beispiel kann der Kollektor-Basis-Abstandshalter 42 durch Nitrid-Nassätzen entfernt werden. Die Seiten der Basis 46 sind nun zur Fertigung der Basiselektrode zugänglich.
  • 23 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Basiskontaktschicht 58 auf der Keimschicht 34 und dem freigelegten Teil der Oxidschicht 28, so dass die Hohlräume 56 gefüllt werden und die Basisschicht 46 lateral kontaktiert wird.
  • Zum Beispiel kann das Aufwachsen der Basiselektrode 56 durch selektive Epitaxie vorgenommen werden. Das Siliciumwachstum findet nur in den Gebieten statt, in denen Silicium vorhanden ist. Es kann in situ p-dotiertes Silicium verwendet werden. Des Weiteren ist das Wachstum auf den Seiten der Basis 46 monokristallin, da die Basis 46 selbst monokristallin ist. Das epitaktische Wachstum wird die Dotierungsstoffatome direkt in den richtigen Gitterpositionen platzieren, so dass das Basisverbindungstempern nicht notwendig ist. Dies ermöglicht es, die anfänglichen Dotierungsstoffprofile der Basis genau zu bewahren.
  • 24 zeigt eine Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer strukturierten Maskenschicht 62 auf dem Emitter 52 und Teilen der Basiskontaktschicht 58.
  • Zum Beispiel kann eine lithografische Maske 62 zum Formen der Basiselektrode 60 aufgebracht werden.
  • 25 zeigt eine Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des selektiven Entfernens von Teilen der Basiskontaktschicht 58, die nicht durch die strukturierte Maskenschicht 62 bedeckt werden, und des selektiven Entfernens der strukturierten Maskenschicht 62.
  • Zum Beispiel kann die Basiselektrode 58 geätzt werden und kann die Maske 60 entfernt werden. Der Transistor 20 ist bereit für Silicid und eine weitere Zwischenverbindungsfertigung.
  • Anschließend wird ein Verfahren zum Herstellen eines Emitters eines Bipolartransistors (z. B. eines Heteroübergangsbipolartransistors) beschrieben.
  • Damit kann einer von dem in 10 gezeigten Schichtenstapel und dem in 17 gezeigten Schichtenstapel ohne die Opferschicht 53 beispielhalber als Startpunkt für das unten beschriebene Verfahren zum Herstellen des Emitters verwendet werden. Damit kann das oben beschriebene Verfahren verwendet werden, muss aber nicht verwendet werden, um den benötigten Schichtenstapel zu erhalten, auf dem die Emitterschicht bereitgestellt und weiter verarbeitet wird, d. h., es ist nicht relevant, auf welche Weise dieser Schichtenstapel erhalten wird. Damit kann auch ein beliebiges anderes Verfahren verwendet werden, das dazu in der Lage ist, einen solchen Schichtenstapel bereitzustellen. Jedoch kann das oben beschriebene Verfahren zum Bereitstellen eines Schichtenstapels mit einem selbstjustierten Emitterfenster zu einem Bipolartransistor mit verbesserten Schalteigenschaften führen.
  • 26 zeigt ein Flussdiagramm eines Verfahrens 80 zum Herstellen eines Bipolartransistors gemäß einer Ausführungsform. In einem ersten Schritt 82 wird ein Schichtenstapel bereitgestellt, der Folgendes umfasst: ein Halbleitersubstrat mit einer Grabenisolation; eine Isolationsschicht, die auf dem Halbleitersubstrat angeordnet ist, wobei die erste Isolationsschicht eine Vertiefung umfasst, die ein Emitterfenster bildet; laterale Abstandshalter, die auf Seitenwänden des Emitterfensters angeordnet sind; eine Basisschicht, die in dem Emitterfenster auf dem Halbleitersubstrat angeordnet ist; und eine Emitterschicht, die auf der Isolationsschicht, den lateralen Abstandshaltern und der Basisschicht angeordnet ist. In einem zweiten Schritt 84 wird eine Opferschicht auf der Emitterschicht angeordnet, wodurch eine Vertiefung, die durch die Emitterschicht aufgrund des Emitterfensters gebildet wird, überfüllt wird. In einem dritten Schritt 86 wird die Opferschicht selektiv bis zu der Emitterschicht entfernt, während ein Teil der Opferschicht, die die Vertiefung der Emitterschicht füllt, beibehalten wird. In einem vierten Schritt 88 wird die Emitterschicht selektiv bis zu der Isolationsschicht entfernt, während die gefüllte Vertiefung der Emitterschicht beibehalten wird.
  • Ausführungsformen verwenden eine Kombination einer Planarisierung der Opferschicht und der Emittervertiefung, die die vertikale Abmessung des Emitters definieren. Gleichzeitig kann der innere Abstandshalter als eine Hartmaske wiederverwendet werden, die die laterale Abmessung des Emitters definiert.
  • Anschließend sind Ausführungsformen des Verfahrens 10 zum Herstellen eines Bipolartransistors beschrieben, bei denen ein Heteroübergangsbipolartransistor unter Bezugnahme auf die 27a bis 34, die Querschnittsansichten des Heteroübergangsbipolartransistors nach verschiedenen Herstellungsschritten zeigen, beispielhaft hergestellt wird. Damit ist der Kollektor-Sinker aus Gründen der Einfachheit nicht gezeigt. Ferner kann eine übliche vergrabene-Schicht-basierte Konstruktion verwendet werden.
  • 27a zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens des Schichtenstapels. Wie in 27a gezeigt, umfasst der Schichtenstapel ein Halbleitersubstrat 22 mit einer Grabenisolation 24, eine Isolationsschicht 32, die auf dem Halbleitersubstrat 22 angeordnet ist, wobei die erste Isolationsschicht 32 eine Vertiefung umfasst, die ein Emitterfenster 40 bildet, laterale Abstandshalter 50, die auf Seitenwänden des Emitterfensters 40 angeordnet sind, eine Basisschicht 46, die in dem Emitterfenster 40 auf dem Halbleitersubstrat 22 angeordnet ist, und eine Emitterschicht 52, die auf der Isolationsschicht, den lateralen Abstandshaltern 50 und der Basisschicht 46 angeordnet ist.
  • Wie in 27a gezeigt, kann die Isolationsschicht 32 eine L-Form, die an das Emitterfenster 40 angrenzt, umfassen, so dass ein Teil der Isolationsschicht 32, der an das Halbleitersubstrat 22 angrenzt, zwischen den lateralen Abstandshaltern 50 und der Basisschicht 46 hervorragt.
  • Ferner kann der Schichtenstapel eine Basiskontaktschicht 58 umfassen, die auf dem Halbleitersubstrat 22 (oder der Oxidschicht 28 oder der Keimschicht 34 (siehe 13 vor dem Abscheiden der Basiskontaktschicht 58)) angeordnet ist. Die Isolationsschicht 32 kann auf der Basiskontaktschicht 58 angeordnet sein.
  • 27b zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens des Schichtenstapels. Im Gegensatz zu 27a ist das Emitterfenster 40 zugestopft.
  • Mit anderen Worten zeigen 27a und 27b einen generischen Heteroübergangsbipolartransistor. Die Emitterschicht 52 wurde gerade abgeschieden. Schmale Emitterfenster 40 werden durch das Emittermaterial zugestopft (siehe 27b). Die breiteren Emitterfenster 40 werden nicht zugestopft (siehe 27a). Das genaue Erscheinen des Transistors 20 und das Verfahren zur Herstellung bis zu dieser Phase sind unbedeutend. Jedoch ist es wichtig, dass die Schicht, die zum Definieren des Emitterabstandshalters verwendet wird, nicht weggeätzt ist. Zum Beispiel kann die L-Form des Emitterbasisabstandshalters 48' aus Oxid verwendet werden. Der Fuß des L-förmigen Emitterbasisabstandshalters (siehe auch die in 10 gezeigten L-förmigen Teile 48' der zweiten Isolationsschicht 48) kann durch eine vertikale Nitridschicht 50 definiert werden. Herkömmlicherweise wird das Nitrid 50 entfernt, sobald der Fuß gebildet ist. Jedoch wird dieses Nitrid 50 bei Ausführungsformen beibehalten oder bewahrt, da es später als eine Hartmaske für eine äußere Emitterstrukturierung dienen wird. Man beachte, dass das Verfahren 80 auch anwendbar ist, wenn die Basisverbindung nach der Emitterverarbeitung produziert wird.
  • Zum Herstellen des in den 27a und 27b gezeigten Schichtenstapels kann das oben beschriebene Verfahren (siehe zum Beispiel 1 bis 10) verwendet werden. Jedoch kann auch ein beliebiges anderes Verfahren, das dazu in der Lage ist, den in 27a und 27b gezeigten Schichtenstapel bereitzustellen, verwendet werden.
  • 28 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 während der Herstellung nach dem Schritt des Bereitstellens einer Opferschicht 53 auf der Emitterschicht 52, wodurch eine Vertiefung überfüllt wird, die durch die Emitterschicht 52 aufgrund des Emitterfensters 40 gebildet wird.
  • Bereitstellen der Opferschicht 53 kann Abscheiden der Opferschicht 53 auf der Emitterschicht 52 umfassen, wodurch eine Vertiefung, die durch die Emitterschicht 52 aufgrund des Emitterfensters gebildet wird, überfüllt wird. Die Opferschicht kann eine Oxidschicht sein.
  • Zum Beispiel kann eine Opferschicht (oder Hartmaske) 53 auf dem Emitter 52 abgeschieden werden. Die Opferschicht 53 überfüllt alle Emittertopografien und stopft das weitere Fenster 40 zu.
  • 29 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des Entfernens der Opferschicht 53 bis zu der Emitterschicht 52, während ein Teil der Opferschicht 53, der die Vertiefung der Emitterschicht 52 füllt, beibehalten wird. Selektives Entfernen der Opferschicht 53 kann Planarisieren der Opferschicht 53 bis zu der Emitterschicht 52 umfassen, während ein Teil der Opferschicht 53, der die Vertiefung der Emitterschicht 52 füllt, beibehalten wird.
  • Zum Beispiel kann die Opferschicht planarisiert werden. Die äußeren Teile des Emittermaterials können für anschließendes Verarbeiten geöffnet werden. Die inneren Teile der breiteren Emitterfenster 40 sind schon zugestopft und geschützt.
  • 30 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des selektiven Entfernens der Emitterschicht 52 bis zu der Isolationsschicht 32, während die gefüllte Vertiefung 52' der Emitterschicht beibehalten wird. Selektives Entfernen der Emitterschicht kann Trockenvertiefen der Emitterschicht 52 bis zu der Isolationsschicht 32 umfassen, während die gefüllte Vertiefung 52' der Emitterschicht beibehalten wird.
  • Zum Beispiel kann eine Trockenvertiefung des Emittermaterials 52 durchgeführt werden. In den äußeren Teilen, wo das Emittermaterial 52 dünn ist, verschwindet es vollständig. In den Emitterfenstern 40, die entweder durch den Emitter selbst oder durch die Opferschicht 53 zugestopft sind, verbleibt der Emitter 40 wie er sein sollte.
  • 31 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des selektiven Entfernens der Isolationsschicht 32 und des Teils der Opferschicht 53, der die Vertiefung 52' der Emitterschicht füllt. Selektives Entfernen der Isolationsschicht 32 und des Teils der Opferschicht 53, der die Vertiefung 52' der Emitterschicht füllt, kann anisotropes Ätzen der Isolationsschicht 32 und des Teils der Opferschicht 53, der die Vertiefung 52' der Emitterschicht füllt, umfassen.
  • Wie bereits erwähnt und auch in 27a bis 30 gezeigt, kann die Isolationsschicht 32 eine L-Form, die an das Emitterfenster 40 angrenzt, umfassen, so dass ein Teil der Isolationsschicht 32, der an das Halbleitersubstrat 22 angrenzt, zwischen den lateralen Abstandshaltern 50 und der Basisschicht 46 hervorragt.
  • Damit kann selektives Entfernen der Isolationsschicht 32 selektives Entfernen der Isolationsschicht 32 umfassen, während der Teil 32' der Isolationsschicht, der zwischen den lateralen Abstandshaltern 50 und der Basis 46 hervorsteht, beibehalten wird.
  • Zum Beispiel kann das Material, das das Emitterfenster (d. h. die Isolationsschicht 24 und der Teil der Opferschicht 53, der die Vertiefung 52' der Emitterschicht füllt, typischerweise Oxid) des Transistors definierte, anisotrop geätzt werden. Das Material 32' unter den lateralen Abstandshaltern (z. B. Nitrid) 50 in dem inneren Abstandshalter des Emitters verbleibt jedoch und schützt und isoliert den Emitter lateral.
  • 32 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des Bereitstellens einer Maskenschicht 62 auf der Basiskontaktschicht 58, der Vertiefung 52' der Emitterschicht und den lateralen Abstandshaltern 50 und des Strukturierens der Maskenschicht, um eine strukturierte Maskenschicht 62 zu erhalten. Zum Beispiel kann die lithografische Maske 62 zum Strukturieren der Basiselektrode aufgebracht werden.
  • 33 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des Entfernens von Teilen der Basiskontaktschicht 58, die nicht durch die strukturierte Maskenschicht 62 bedeckt werden. Zum Beispiel kann die Basiselektrode 58 geätzt werden.
  • 34 zeigt eine schematische Querschnittsansicht des Bipolartransistors 20 nach dem Schritt des Entfernens der strukturierten Maskenschicht 62. Zum Beispiel kann die Maske 62 entfernt werden und ein aktiver Transistor ist fertig.
  • Das unter Bezugnahme auf die 27a bis 34 beispielhaft beschriebene Verfahren 80 liefert wenigstens die folgenden vier Vorteile. Erstens stellt das Verfahren 80 einen Weg zum Herstellen eines Emittermoduls bereit, das nicht notwendigerweise eine spezielle Maske erfordert und das auf einer selbstjustierten Kombination von CMP und Siliciumvertiefungsätzen basiert. Zweitens ermöglicht das Verfahren 80 Emitterformen, die keinen Überhang aufweisen. Drittens ermöglicht das Verfahren 80 einen besseren vertikalen Zugang zu dem Basisverbindungsgebiet und eine engere Silicidbildung. Viertens ist das Verfahren 80 nicht auf schmale Emitter beschränkt und erfordert kein Zustopfen des Emitterfensters.

Claims (21)

  1. Verfahren (10) zum Herstellen eines Bipolartransistors (20), wobei das Verfahren Folgendes umfasst: Bereitstellen (12) eines Halbleitersubstrats (22) mit einer Grabenisolation (24), wobei ein Anschlussfeld (26), das aus einer Herstellung der Grabenisolation (24) resultiert, auf dem Halbleitersubstrat (22) angeordnet ist; Bereitstellen (14) einer Isolationsschicht (32) auf dem Halbleitersubstrat (22) und dem Anschlussfeld (26), so dass das Anschlussfeld (26) durch die Isolationsschicht (32) bedeckt wird; Entfernen (16) der Isolationsschicht (32) bis zu dem Anschlussfeld (26); und selektives Entfernen (18) des Anschlussfelds, um ein Emitterfenster (40) zu erhalten.
  2. Verfahren (10) nach Anspruch 1, wobei das Verfahren (10) Folgendes umfasst: Bereitstellen einer Basisschicht (46) in dem Emitterfenster (40) auf dem Halbleitersubstrat (22).
  3. Verfahren (10) nach Anspruch 2, wobei das Verfahren (10) Bereitstellen einer Emitterschicht (52) in dem Emitterfenster (40) auf der Basisschicht (46) umfasst.
  4. Verfahren (10) nach einem der Ansprüche 1 bis 3, wobei das Verfahren (10) Folgendes umfasst: Bereitstellen lateraler Abstandshalter (42) auf Seitenwänden des Emitterfensters (40).
  5. Verfahren (10) nach einem der Ansprüche 1 bis 4, wobei das Verfahren (10) Folgendes umfasst: Bereitstellen einer Keimschicht (34) auf dem Halbleitersubstrat (22) und dem Anschlussfeld (26), so dass das Anschlussfeld (26) durch die Keimschicht (34) bedeckt wird; wobei Bereitstellen (14) der Isolationsschicht (32) Bereitstellen der Isolationsschicht (32) auf der Keimschicht (34) umfasst; und wobei Entfernen (16) der Isolationsschicht (32) Entfernen der Isolationsschicht (32) und der Keimschicht (34) bis zu dem Anschlussfeld (26) umfasst, so dass eine Oberfläche des Anschlussfelds (26) freigelegt wird.
  6. Verfahren (10) nach Anspruch 5, wobei das Verfahren (10) selektives Entfernen der Keimschicht (34), die nach dem Entfernen des Anschlussfelds (26) freigelegt ist, von Seitenwänden des Emitterfensters (40) umfasst.
  7. Verfahren (10) nach den Ansprüchen 4 und 6, wobei die lateralen Abstandshalter (42) auf Seitenwänden des Emitterfensters (40) bereitgestellt werden, so dass die lateralen Abstandshalter (42) die Keimschicht (34), die in dem Emitterfenster (40) endet, lateral bedecken.
  8. Verfahren (10) nach einem der Ansprüche 1 bis 7, wobei Bereitstellen (12) des Halbleitersubstrats (22) Bereitstellen des Halbleitersubstrats (22) mit einer Oxidschicht (28), die wenigstens zwischen der Grabenisolation (24) auf einer Oberfläche von dem Halbleitersubstrat (22) angeordnet ist, umfasst, wobei das Anschlussfeld (26) auf der Oxidschicht (28) angeordnet ist.
  9. Verfahren (10) nach Anspruch 8, wobei das Verfahren (10) Entfernen der Oxidschicht (28) in dem Emitterfenster (40) umfasst, so dass das Halbleitersubstrat (22) in dem Emitterfenster (40) freigelegt wird.
  10. Verfahren (10) nach einem der Ansprüche 2 bis 9, wobei die Isolationsschicht (32) eine erste Isolationsschicht (32) ist, wobei das Verfahren (10) Bereitstellen einer zweiten Isolationsschicht (48) auf der ersten Isolationsschicht (32) und der Basisschicht (46) umfasst, so dass die Basisschicht (46) und die lateralen Abstandshalter (42) nach Anspruch 4 mit der zweiten Isolationsschicht bedeckt wird.
  11. Verfahren (10) nach Anspruch 10, wobei das Verfahren (10) Bereitstellen weiterer lateraler Abstandshalter (42) innerhalb des Emitterfensters (40) auf Seitenwänden des Emitterfensters (40), die durch die zweite Isolationsschicht (48) bedeckt sind, umfasst.
  12. Verfahren (10) nach Anspruch 11, wobei das Verfahren (10) selektives Entfernen der zweiten Isolationsschicht (48) umfasst, so dass die Basisschicht teilweise freigelegt wird, während L-förmige Teile der zweiten Isolationsschicht (48), die durch die weiteren lateralen Abstandshalter (50) bedeckt oder geschützt sind, beibehalten werden.
  13. Verfahren (10) nach Anspruch 12, wobei das Verfahren (10) ferner selektives Entfernen der weiteren lateralen Abstandshalter (50) umfasst, so dass die L-förmigen Teile der zweiten Isolationsschicht (48), die durch die weiteren lateralen Abstandshalter (50) bedeckt waren, innerhalb des Emitterfensters (40) freigelegt werden.
  14. Verfahren (10) nach den Ansprüchen 3 und 13, wobei Bereitstellen der Emitterschicht (52) Bereitstellen einer Emitterschicht (52) auf der ersten Isolationsschicht (32) und in dem Emitterfenster (40) umfasst, so dass die Emitterschicht (52) den freigelegten Teil der Basisschicht (46) und die L-förmigen Teile der zweiten Isolationsschicht (48) bedeckt.
  15. Verfahren (10) nach Anspruch 14, wobei das Verfahren (10) Bereitstellen einer Opferschicht (53) auf der Emitterschicht (52) umfasst, wobei die Opferschicht (53) eine Vertiefung umfasst, die aufgrund des Emitterfensters (40) gebildet ist.
  16. Verfahren (10) nach Anspruch 3 oder nach den Ansprüchen 3 und 12, wobei Bereitstellen der Emitterschicht (52) Bereitstellen einer Emitterschicht (52) auf der ersten Isolationsschicht (32) und in den Emitterfenstern (40) umfasst, so dass die Emitterschicht (52) die Basisschicht (46) bedeckt.
  17. Verfahren (10) nach Anspruch 16, wobei das Verfahren (10) Bereitstellen einer Opferschicht (53) auf der Emitterschicht (52) umfasst, wodurch eine Vertiefung, die durch die Emitterschicht (52) aufgrund des Emitterfensters (40) gebildet wird, überfüllt wird.
  18. Verfahren (10) nach Anspruch 17, wobei das Verfahren (10) selektives Entfernen der Opferschicht (53) bis zu der Emitterschicht (52) umfasst, während ein Teil der Opferschicht (53), die die Vertiefung der Emitterschicht (52) füllt, beibehalten wird.
  19. Verfahren (10) nach Anspruch 18, wobei das Verfahren (10) selektives Entfernen der Emitterschicht (52) bis zu der Isolationsschicht (32) umfasst, während die gefüllte Vertiefung der Emitterschicht (52) beibehalten wird.
  20. Verfahren (10) nach den Ansprüchen 7, 8 und 15 oder nach den Ansprüchen 7, 8 und 19, wobei das Verfahren (10) Enterfernen von allen Schichten, die auf der Keimschicht (34) angeordnet sind, umfasst, so dass die Keimschicht (34) und die lateralen Abstandshalter (42) freigelegt werden, während die lateralen Abstandshalter (42) und die Schichten zwischen ihnen beibehalten werden; wobei das Verfahren (10) selektives Entfernen der lateralen Abstandshalter (42) umfasst, so dass die Basisschicht (46) lateral freigelegt wird und Hohlräume zwischen der Keimschicht (34) und der Basisschicht (46), in denen die Oxidschicht (28) teilweise freigelegt wird, gebildet werden.
  21. Verfahren (10) nach Anspruch 20, wobei das Verfahren (10) ferner Bereitstellen einer Basiskontaktschicht (58) auf der Keimschicht (34) und dem freigelegten Teil der Oxidschicht (28) umfasst.
DE102016210792.5A 2016-06-16 2016-06-16 Verfahren zum Herstellen eines Bipolartransistors Active DE102016210792B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016210792.5A DE102016210792B4 (de) 2016-06-16 2016-06-16 Verfahren zum Herstellen eines Bipolartransistors
US15/619,849 US10347737B2 (en) 2016-06-16 2017-06-12 Heterojunction bipolar transistor fully self-aligned to diffusion region with strongly minimized substrate parasitics and selective pre-structured epitaxial base link
CN201710456658.7A CN107527812B (zh) 2016-06-16 2017-06-16 与扩散区域完全自对准的异质结双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016210792.5A DE102016210792B4 (de) 2016-06-16 2016-06-16 Verfahren zum Herstellen eines Bipolartransistors

Publications (2)

Publication Number Publication Date
DE102016210792A1 DE102016210792A1 (de) 2017-12-21
DE102016210792B4 true DE102016210792B4 (de) 2020-10-08

Family

ID=60480784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016210792.5A Active DE102016210792B4 (de) 2016-06-16 2016-06-16 Verfahren zum Herstellen eines Bipolartransistors

Country Status (3)

Country Link
US (1) US10347737B2 (de)
CN (1) CN107527812B (de)
DE (1) DE102016210792B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217685B2 (en) 2019-09-23 2022-01-04 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with marker layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060886A1 (en) * 2004-09-21 2006-03-23 International Business Machines Corporation METHOD TO BUILD SELF-ALIGNED NPN IN ADVANCED BiCMOS TECHNOLOGY

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382319B1 (ko) * 1997-03-18 2003-05-01 텔레폰악티에볼라겟엘엠에릭슨(펍) 트렌치 절연 바이폴라 장치
EP1117133A1 (de) * 1999-07-07 2001-07-18 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
DE10316531A1 (de) * 2003-04-10 2004-07-08 Infineon Technologies Ag Bipolar-Transistor
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
CN102456727A (zh) * 2010-10-25 2012-05-16 上海华虹Nec电子有限公司 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法
EP2458624A1 (de) * 2010-11-26 2012-05-30 Nxp B.V. Verfahren zur Herstellung eines bipolaren Heteroübergangstransistors und integrierte Schaltung mit einem bipolaren Heteroübergangstransistor
CN102420243B (zh) * 2011-11-09 2013-10-23 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法
DE102015204411B4 (de) * 2015-03-11 2020-11-05 Infineon Technologies Dresden Gmbh Transistor und Verfahren zur Herstellung eines Transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060886A1 (en) * 2004-09-21 2006-03-23 International Business Machines Corporation METHOD TO BUILD SELF-ALIGNED NPN IN ADVANCED BiCMOS TECHNOLOGY

Also Published As

Publication number Publication date
DE102016210792A1 (de) 2017-12-21
US10347737B2 (en) 2019-07-09
CN107527812B (zh) 2021-06-08
US20170365688A1 (en) 2017-12-21
CN107527812A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
EP1825504B1 (de) Vertikaler bipolartransistor
EP0600276B1 (de) Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
EP1597770A1 (de) Bipolartransistor mit verbessertem basis-emitter- bergang und verfahren zur herstellung
DE102008001535A1 (de) Bipolartransistor und Verfahren zur Herstellung desselben
DE112004002137T5 (de) Transistor mit bipolarem Übergang mit verbesserter extrinsischer Basisregion und Herstellungsverfahren
DE102014113989A1 (de) Seibipolartransistor
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1356527B1 (de) Bipolartransistor und verfahren zu dessen herstellung
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
WO2001097273A1 (de) Silizium-bipolartransistor, schaltungsanordnung und verfahren zum herstellen eines silizium-bipolartransistors
DE102016210792B4 (de) Verfahren zum Herstellen eines Bipolartransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE102015208133B3 (de) BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
DE102016210791B4 (de) Verfahren zum Herstellen eines Emitters für Hochgeschwindigkeitsheteroübergangsbipolartransistoren
WO2000013206A2 (de) VERFAHREN ZUR DOTIERUNG DER EXTERNEN BASISANSCHLUSSGEBIETE VON Si-BASIERTEN EINFACH-POLYSILIZIUM-NPN-BIPOLARTRANSISTOREN
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE19845790B4 (de) Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
DE19845793A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE10249897A1 (de) Selbstjustierender Transistor und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence