WO2000013206A2 - VERFAHREN ZUR DOTIERUNG DER EXTERNEN BASISANSCHLUSSGEBIETE VON Si-BASIERTEN EINFACH-POLYSILIZIUM-NPN-BIPOLARTRANSISTOREN - Google Patents

VERFAHREN ZUR DOTIERUNG DER EXTERNEN BASISANSCHLUSSGEBIETE VON Si-BASIERTEN EINFACH-POLYSILIZIUM-NPN-BIPOLARTRANSISTOREN Download PDF

Info

Publication number
WO2000013206A2
WO2000013206A2 PCT/DE1999/002789 DE9902789W WO0013206A2 WO 2000013206 A2 WO2000013206 A2 WO 2000013206A2 DE 9902789 W DE9902789 W DE 9902789W WO 0013206 A2 WO0013206 A2 WO 0013206A2
Authority
WO
WIPO (PCT)
Prior art keywords
bbr
doping
polysilicon
layer
anspmch
Prior art date
Application number
PCT/DE1999/002789
Other languages
English (en)
French (fr)
Other versions
WO2000013206A3 (de
Inventor
Holger Schmundt
Dieter Knoll
Bernd Heinemann
Original Assignee
IHP GMBH Innovations for High Performance Microelectronics Institut für innovative Mikroelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GMBH Innovations for High Performance Microelectronics Institut für innovative Mikroelektronik filed Critical IHP GMBH Innovations for High Performance Microelectronics Institut für innovative Mikroelektronik
Publication of WO2000013206A2 publication Critical patent/WO2000013206A2/de
Publication of WO2000013206A3 publication Critical patent/WO2000013206A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Definitions

  • the invention relates to a method for doping the external
  • monocrystalline inner base layer grows a polycrystalline layer that can be used as a lateral base connection.
  • Such an epitaxy process is also referred to as differential epitaxy. Since the production of the polysilicon layer for the base connection
  • Epitaxy is also usually considered a single polysilicon technology. This Assignment is further reinforced by the fact that, as with simple polysilicon technologies without an epitaxial inner base, the doping of the external base region is carried out by ion implantation and also part of the single-crystal grown layer
  • Polysilicon technology with or without an epitaxial inner base can do the following:
  • the implantation step for the external base connection areas should be the vertical profile of the
  • Si / SiGe heterojunction bipolar transistors since for this type of transistor the epitaxial built-in doping atoms are diffused out of the SiGe layer as a result of TED for the severe deterioration of essential static and
  • Base connection area of vertical npn bipolar transistors in single polysilicon Technology can be used advantageously. However, they do not yet sufficiently reduce the TED, especially in the case of HBT with extremely high epitaxial doping of the inner
  • the object of the invention is to propose a method for doping the external base connection regions of Si-based single-polysilicon npn bipolar transistors, which via the
  • this object is achieved by using a BBr 3 preassignment process as the diffusion process.
  • the doping of the base connection regions of npn bipolar transistors in single polysilicon technology is therefore no longer carried out
  • Ion implantation but carried out by means of a diffusion step.
  • a diffusion process known per se for the production of highly doped p-type is used
  • the so-called preassignment oxide formed during the BBr 3 preassignment process is subsequently removed, in particular wet-chemically with buffered hydrofluoric acid.
  • the pre-loading oxide is not removed immediately after the pre-loading process, the level of doping being increased by means of rapid thermal armealing (RTA).
  • RTA rapid thermal armealing
  • Parameters in particular the temperature-time profile of the RTA process, are based on
  • the desired doping profile or the application Preferably that is
  • RTA performed at a temperature between 900 ° C and 1100 ° C and process times between 10 s and 120 s.
  • the BBr 3. Pre-assignment process is preferably self-aligned to the inner transistor region
  • the inner transistor area is covered by a silicon nitride layer or a silicon oxynitride layer, the lateral dimensions of which have been defined using the known methods used in microelectronics. In a modification of this, this can also occur during the BBr 3 initial assignment process
  • a layer stack consisting of silicon oxide and silicon nitride, silicon oxide and polysilicon, silicon oxide and silicon oxynitride or other combinations of these four materials, the lateral dimensions
  • Pre-assignment process can preferably be carried out in a self-aligned manner with respect to a polysilicon emitter.
  • the lateral dimensions of a polysilicon emitter using known methods are used in microelectronics
  • a hard mask made of silicon nitride or silicon oxynitride or combinations of these materials is used to structure the polysilicon emitter layer underlying silicon oxide used. This hard mask is not removed before the BBrJ pre-assignment process is carried out. The side wall of the polysilicon emitter and the hard mask is covered by spacers during the BBr J pre-assignment process. This
  • Spacers consist of silicon nitride, silicon oxynitride or polysilicon or combinations of these materials with one another or with underlying silicon oxide.
  • Preassignment process is used in particular for transistors whose base is produced by means of differential epitaxy.
  • the base layer can contain germanium or germanium with admixtures of carbon.
  • the doping of the base connection regions is one
  • the starting point of the method according to the invention is the state according to full-surface epitaxy of a layer stack, consisting of an Si, _ x Ge x layer 1 and one
  • Lacquer structuring etched the emitter window into the oxide layer 4 using wet chemistry. Subsequently
  • an amorphous silicon layer 5 is deposited and implanted.
  • one or more protective layers 6 are applied, which at least have the function of covering the amorphous silicon layer 5 (the later
  • the protective layer 6 can be designed in such a way that it follows the subsequent spacing of the structured amorphous layers
  • Silicon layer 5 is useful.
  • the protective layer 6 and the amorphous silicon layer 5 are dry-etched in the paint-free areas with an etch stop on the oxide layer 4 (FIG. 1b).
  • Nitride application A spacer process follows using dry etching with an etch stop on the
  • Oxide layer 7 The oxide layer 7 and the oxide layer 4 are removed by wet chemical means.
  • the BBr 3 pre-assignment process takes place at a process temperature of
  • the transistors can then be completed with the usual methods of microelectronics (here: structuring of the base areas, insulator cover, contact window generation, metallization).
  • This example also describes the production of an npn-Si / SiGe heterobipolar transistor using simple polysilicon technology.
  • the BBr 3 preassignment process takes place at a temperature of 750 ° C. and a swelling time of 50 minutes.
  • the default oxide is covered with a protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Dotierung der externen Basisanschlussgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren. Aufgabe der Erfindung ist es, ein Verfahren zur Dotierung der externen Basisanschlussgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren vorzuschlagen, das über die Anforderungen hinaus, die auch mittels Ionenimplantation erfüllt werden können, nämlich hohe Oberflächenkonzentration der Dotieratome mit geringem thermischem Budget, geringe Eindringtiefen und Defektfreiheit, eine weitestgehende Vermeidung der TED im inneren Transistorgebiet gewährleistet. Erfindungsgemäss wird diese Aufgabe gelöst, indem als Eindiffusionsprozess ein BBr3-Vorbelegungsprozess Anwendung findet. Die Dotierung der Basisanschlussgebiete von npn-Bipolartransistoren in Einfach-Polysilizium-Technologie wird somit nicht mehr durch Ionenimplantation, sondern mittels eines Diffusionsschrittes durchgeführt.

Description

Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach- Polysilizium-npn-Bipolartransistoren
Die Erfindung bezieht sich auf ein Verfahren zur Dotierung der externen
Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren.
In modernen Si-basierten Technologien zur Herstellung vertikaler npn-Bipolartransistoren, speziell für den Einsatz in Hochfrequenz-Schaltungen, kommen im wesentlichen zwei Varianten für die Kontaktierung von Emitter und Basis zur Anwendung. In sogenannten Doppel-Polysilizium-Technologien werden hochdotierte Polysilizium-Schichten unterschiedlichen Leitungstyps sowohl zur Emitterkontaktierung als auch für den seitlichen Basisanschluß benutzt. In sogenannten Einfach-Polysilizium-Technologien wird nur der
Emitter mit Polysilizium kontaktiert, während die seitlichen Basisanschlußgebiete durch Ionenimplantation realisiert werden. Der Vorteil der zweiten Variante ist eine wesentlich geringere Prozeßkomplexität. Eine Zwitterstellung hinsichtlich dieser Einordnung nehmen Technologien ein, in denen die innere Basis durch Epitaxie hergestellt wird und durch
Gestaltung des Epitaxieprozesses dafür gesorgt wird, daß auf Isolationsgebieten simultan zur
einkristallinen inneren Basisschicht eine polykristalline Schicht wächst, die als seitlicher Basisanschluß genutzt werden kann. Ein solcher Epitaxieprozeß wird auch als differentielle Epitaxie bezeichnet. Da die Herstellung der Polysilizium-Schicht für den Basisanschluß
keinen zusätzlichen Abscheideprozeß erfordert, werden Technologien mit differentieller
Epitaxie gewöhnlich ebenfalls zu den Einfach-Polysilizium-Technologien gerechnet. Diese Zuordnung wird noch dadurch bekräftigt, daß, wie bei Einfach-Polysilizium-Technologien ohne epitaxiale innere Basis, die Dotierung des externen Basisgebietes durch Ionenimplantation erfolgt und dabei auch ein Teil der einkristallin gewachsenen Schicht
diesen Implantationsschritt erhält.
Aus funktionalen Gründen muß der Implantationsschritt (einschließlich Ausheilbedingungen) für die extemen Basisanschlußgebiete von vertikalen npn-Transistoren in Einfach-
Polysilizium-Technologie mit oder ohne epitaxiale innere Basis folgendes leisten:
Realisierung einer hohen Oberflächenkonzentration der Dotierungsatome (zur Gewährleistung
niedriger Übergangswiderstände zum Kontaktsilizid), bei geringer Eindringtiefe (zur Gewährleistung niedriger parasitärer Basis-Kollektor-Kapazitäten) und Defektfreiheit (zur Gewährleistung niedriger Basis-Kollektor-Restströme). Außerdem soll der Implantationsschritt für die externen Basisanschlußgebiete das Vertikalprofil der
Dotierungsatome im inneren Transistorgebiet möglichst nicht beeinflussen. Bei den in modernen Technologien üblichen geringen lateralen Abmessungen der Transistoren kann aber in der Regel diese Beeinflussung nicht ausgeschlossen werden. Sie äußert sich in einer beschleunigten Diffusion der Dotierungsatome im inneren Transistorgebiet, Transient Enhanced Diffusion (TED) genannt. Dieser Effekt ist besonders nachteilig für Transistoren
mit epitaxialer SiGe-Basis, sogenannten Si/SiGe-Heterojunction Bipolartransistoren (HBT), da für diesen Transistortyp eine Ausdiffusion der epitaxial eingebauten Dotierungsatome aus der SiGe-Schicht infolge TED zur starken Verschlechterung wesentlicher statischer und
dynamischer Transistorparameter führt.
Angetrieben durch ähnliche Anforderungen bei der Realisierung der Source- und Drain-
Gebiete von p-Kanal-Transistoren in modernen CMOS-Technologien, wurden Entwicklungen der Implantationstechnik vorangetrieben, die auch für die Dotierung des externen
Basisanschlußgebietes von vertikalen npn-Bipolartransistoren in Einfach-Polysilizium- Technologie vorteilhaft nutzbar sind. Allerdings vermindern auch sie noch nicht ausreichend die TED speziell für den Fall von HBT mit extrem hoher epitaxialer Dotierung der inneren
Basis.
Aufgabe der Erfindung ist es, ein Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren vorzuschlagen, das über die
Anforderungen hinaus, die auch mittels Ionenimplantation erfüllt werden können, nämlich hohe Oberflächenkonzentration der Dotieratome mit geringem thermischen Budget, geringe
Eindringtiefen und Defektfreiheit, eine weitestgehende Vermeidung der TED im inneren
Transistorgebiet gewährleistet.
Erfindungsgemäß wird diese Aufgabe gelöst, indem als Eindiffusionprozeß ein BBr3- Vorbelegungsprozeß Anwendung findet. Die Dotierung der Basisanschlußgebiete von npn- Bipolartransistoren in Einfach-Polysilizium-Technologie wird somit nicht mehr durch
Ionenimplantation, sondern mittels eines Diffusionsschrittes durchgeführt. Dazu wird von einem an sich bekannten Diffusionsverfahren zur Herstellung hochdotierter p-leitender
Gebiete, der sogenannten BBr3-Vorbelegung, ausgegangen. Dieses Verfahren wurde bisher
mit speziellen Prozeßbedingungen, z. B. hohem thermischem Budget, Kopplung der Vorbelegung mit einem Eindiffusionsschritt, vor allem zur Realisierung großer Eindringtiefen eingesetzt. Es wird hier aber erfindungsgemäß in einem niedrigen Temperaturbereich zwischen 700°C und 900°C und vorzugsweise mit Quellzeiten zwischen nur 5 min und 120
min angewendet. Außerdem wird durch Einführung von speziellen Schutzschichten für den Polysilizium-Emitter die typische Prozeßfolge von Einfach-Polysilizium-Technologien so
modifiziert, daß das Diffusionsverfahren ohne Beeinflussung der Emitterqualität nutzbar ist. Das während des BBr3-Vorbelegungsprozesses entstandene sogenannte Vorbelegungsoxid wird in einer Ausführungsform anschließend, insbesondere naßchemisch mit gepufferter Flußsäure entfernt.
In einer anderen Ausführungsform der Erfindung wird das Vorbelegungsoxid nicht unmittelbar nach dem Vorbelegungsprozeß entfernt, wobei mittels schneller thermischer Ausheilung (rapid thermal armealing, RTA) das Dotiemngsniveau erhöht wird. Die Wahl der
Parameter, insbesondere des Temperatur-Zeit-Verlaufs des RTA-Prozesses, richtet sich nach
dem gewünschten Dotierungsprofil bzw. dem Anwendungszweck. Vorzugsweise wird das
RTA bei einer Temperatur zwischen 900°C und 1100°C und Prozeßzeiten zwischen 10 s und 120 s durchgeführt.
Vorzugsweise wird der BBr3.Vorbelegungsprozeß selbstjustiert zum inneren Transistorgebiet
ausgeführt. Dabei wird während des BBr-JVorbelegungsprozesses das innere Transistorgebiet durch eine Siliziumnitridschicht oder eine Siliziumoxynitridschicht abgedeckt, deren laterale Abmaße mit den bekannten Methoden, die in der Mikroelektronik benutzt werden, definiert wurden. In Abwandlung dessen kann auch während des BBr3Norbelegungsprozesses das
innere Transistorgebiet durch einen Schichtstapel, bestehend aus Siliziumoxid und Siliziumnitrid, Siliziumoxid und Polysilizium, Siliziumoxid und Siliziumoxynitrid oder weiteren Kombinationen dieser vier Materialien, abgedeckt werden, dessen laterale Abmaße
mit den bekannten Methoden, die in der Mikroelektronik benutzt werden, definiert wurden. Weiterhin kann der BBr3.Vorbelegungsprozeß vorzugsweise selbstjustiert zu einem Polysilizium-Emitter ausgeführt werden. Dabei sind die lateralen Abmessungen eines Polysilizium-Emitters mit bekannten Methoden, die in der Mikroelektronik zur
Schichtstrukturierung benutzt werden, vor Durchführung des BBr3Norbelegungsprozesses
definiert worden. Zur Strukturierung der Polysilizium-Emitter-Schicht wird eine Hartmaske aus Siliziumnitrid oder Siliziumoxynitrid oder Kombinationen dieser Materialien mit unterliegendem Siliziumoxid verwendet. Diese Hartmaske wird nicht vor Ausführung des BBrJVorbelegungsprozesses entfernt. Die Seitenwand des Polysilizium-Emitters und der Hartmaske ist während des BBrJVorbelegungsprozesses durch Spacer abgedeckt. Diese
Spacer bestehen aus Siliziumnitrid, Siliziumoxynitrid oder Polysilizium oder Kombinationen dieser Materialien untereinander oder mit unterliegendem Siliziumoxid. Das er fmdungs gemäße Verfahren mit BBr3.Vorbelegungsprozeß findet insbesondere für Transistoren Anwendung, deren Basis mittels differentieller Epitaxie hergestellt wird. Die
Basis-Schicht kann dabei Germanium oder Germanium mit Beimengungen von Kohlenstoff enthalten.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und
den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und werden im folgenden näher erläutert. Die Zeichnungen zeigen:
Fig. la - lc Ausschnitt aus dem Prozeßablauf zur Herstellung von HBT 's in Einfach-
Polysilizium-Technologie, der den Verfahrensablauf zur Erzeugung der
Basisanschlußdotierung mittels BBr3-Vorbelegung zeigt.
Beispiel 1:
In diesem Ausführungsbeispiel wird die Dotierung der Basisanschlußgebiete eines
npn-Si/SiGe-Heterobipolartransistors in Einfach-Polysilizium-Technologie nachfolgend erläutert. Ausgangspunkt des erfindungsgemäßen Verfahrens ist der Zustand nach der ganzflächigen Epitaxie eines Schichtstapels, bestehend aus einer Si,_xGex-Schicht 1 und einer
Si-Schicht 2, wie in Fig. la dargestellt. Dabei ist es unwesentlich, ob vor der Epitaxie einige
Flächen mit Isolationsgebiet 3 belegt waren und diese Flächen bei der Epitaxie mit polykristallinem Material 1 '+2' bedeckt werden oder ob die Epitaxieschicht vollständig einen
einkristallinen Untergrund besitzt.
Nach Abscheidung einer Oxidschicht 4, dargestellt in Fig. lb, wird nach einer
Lackstrukturierung das Emitterfenster in die Oxidschicht 4 naßchemisch geätzt. Anschließend
wird eine amorphe Siliziumschicht 5 abgeschieden und implantiert.
Auf die amorphe Siliziumschicht 5 werden eine oder mehrere Schutzschichten 6 aufgebracht, die mindestens die Funktion der Abdeckung der amorphen Siliziumschicht 5 (des späteren
Poly-Emitters) bei der BBr3-Vorbelegung übernehmen. Außerdem kann die Schutzschicht 6 so ausgelegt sein, daß sie der noch folgenden Verspacemng der strukturierten amorphen
Siliziumschicht 5 dienlich ist.
Nach einem Lackmaskenprozeß wird die Schutzschicht 6 und die amorphe Siliziumschicht 5 in den lackfreien Gebieten mit Ätzstopp auf der Oxidschicht 4 trocken geätzt (Fig. lb).
Wie in Fig. lc dargestellt, wird anschließend eine dünne Oxidschicht 7 und das Spacer-
Material 8 abgeschieden. Als Spacer-Material findet beispielsweise amorphes Silizium oder
Nitrid Anwendung. Es folgt ein Spacer-Prozeß mittels Trockenätzen mit Ätzstopp auf der
Oxidschicht 7. Die Oxidschicht 7 und die Oxidschicht 4 werden naßchemisch entfernt.
Anschließend wird der BBr3-Vorbelegungsprozeß zur Dotierung der Basisanschlußgebiete
durchgeführt (Fig. lc). Der BBr3-Vorbelegungsprozeß erfolgt bei einer Prozeßtemperatur von
800°C und mit einer Quellzeit von 25 min. Danach wird das Vorbelegungsoxid naßchemisch
entfernt. Die Transistoren können dann mit den üblichen Methoden der Mikroelektronik (hier: Strukturierung der Basisgebiete, Isolatorabdeckung, Kontaktfenstererzeugung, Metallisierung) komplettiert werden.
Beispiel 2:
In diesem Beispiel wird ebenfalls die Herstellung eines npn-Si/SiGe-Heterobipolartransistors in Einfach-Polysilizium-Technologie beschrieben. Gegenüber dem ersten Ausführungsbeispiel findet der BBr3-Vorbelegungsprozeß bei einer Temperatur von 750°C und einer Quellzeit von 50 min statt. Das Vorbelegungsoxid wird mit einer Schutzschicht
(Low Temperature Oxide, LTO) abgedeckt und anschließend ein RTA bei einer Temperatur von 1000°C für eine Dauer von 30 s unter Stickstoff durchgeführt. Die Schutzschicht und das Vorbelegungsoxid werden dann naßchemisch entfernt. Der weitere Prozeßverlauf erfolgt wie im ersten Ausführungsbeispiel.
In der vorliegenden Erfindung wurde anhand konkreter Ausführungsbeispiele ein Verfahren
zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn- Bipolartransistoren erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung in den Ausführungsbeispielen eingeschränkt ist, da im
Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.

Claims

Patentansprüche
1. Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach- Polysilizium-npn-Bipolartransistoren, dadurch gekennzeichnet, daß ein
BBr3_Vorbelegungsprozeß Anwendung findet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der BB JVorbelegungsprozeß bei einer Temperatur zwischen 700°C und 900°C durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für den
BBr3. Vorbelegungsprozeß Quellzeiten zwischen 5 min und 120 min angewendet werden.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das während des Vorbelegungsprozesses entstandene
Vorbelegungsoxid unmittelbar nach dem Prozeß, insbesondere naßchemisch mit
gepufferter Flußsäure entfernt wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß das während des Vorbelegungsprozesses entstandene Vorbelegungsoxid unmittelbar
nach dem Prozeß nicht entfernt und mittels schneller thermischer Ausheilung (RTA) das
Dotiemiveau erhöht wird.
6. Verfahren nach Anspmch 5, dadurch gekennzeichnet, daß das RTA bei einer Temperatur zwischen 900°C und 1100°C und Prozeßzeiten zwischen 10 s und 120 s durchgeführt wird.
7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der BBr3Norbelegungsprozeß selbstjustiert zum inneren
Transistorgebiet ausgeführt wird.
8. Verfahren nach Anspmch 7, dadurch gekennzeichnet, daß während des
BBr3.Vorbelegungsprozesses das innere Transistorgebiet durch eine Siliziumnitridschicht oder eine Siliziurnoxynitridschicht abgedeckt ist, deren laterale Abmaße mit den bekannten Methoden, die in der Mikroelektronik benutzt werden, definiert wurden.
9. Verfahren nach Anspmch 7, dadurch gekennzeichnet, daß während des BBr3.Vorbelegungsprozesses das innere Transistorgebiet durch einen Schichtstapel,
bestehend aus Siliziumoxid und Siliziumnitrid, Siliziumoxid und Polysilizium, Siliziumoxid und Siliziumoxynitrid oder weiteren Kombinationen dieser vier
Materialien, abgedeckt wird, dessen laterale Abmaße mit den bekannten Methoden, die
in der Mikroelektronik benutzt werden, definiert wurden.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß der BB JVorbelegungsprozeß selbstjustiert zu einem
Polysilizium-Emitter ausgeführt wird.
11. Verfahren nach Anspmch 10, dadurch gekennzeichnet, daß die lateralen Abmessungen eines Polysilizium-Emitters mit bekannten Methoden, die in der Mikroelektronik zur Schichtstrukturierung benutzt werden, vor Durchführung des BBr3- Vorbelegungsprozesses definiert wurden, daß zur Stmkturierung der Polysilizium- Emitter- Schicht eine Hartmaske aus Siliziumnitrid oder Siliziumoxynitrid oder Kombinationen dieser Materialien mit unterliegendem Siliziumoxid verwendet wird und
daß die verwendete Hartmaske nicht vor Ausführung des BBr3.Vorbelegungsprozesses entfernt wird.
12. Verfahren nach Anspmch 11, dadurch gekennzeichnet, daß die Seitenwand des
Polysilizium-Emitters und der Hartmaske während des BBr3Norbelegungsprozesses durch Spacer abgedeckt ist, die aus Siliziumnitrid, Siliziumoxynitrid oder Polysilizium oder Kombinationen dieser Materialien untereinander oder mit unterliegendem Siliziumoxid bestehen und die mit bekannten Methoden, die in der Mikroelektronik zur
Spacerherstellung verwendet werden, hergestellt wurden.
13. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der BBr3Norbelegungsprozeß für Transistoren genutzt wird, deren
Basis mittels differentieller Epitaxie hergestellt wird.
14. Verfahren nach Anspmch 13, dadurch gekennzeichnet, daß die Basis-Schicht Germanium oder Germanium mit Beimengungen von Kohlenstoff enthält.
PCT/DE1999/002789 1998-08-31 1999-08-30 VERFAHREN ZUR DOTIERUNG DER EXTERNEN BASISANSCHLUSSGEBIETE VON Si-BASIERTEN EINFACH-POLYSILIZIUM-NPN-BIPOLARTRANSISTOREN WO2000013206A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19840866.8 1998-08-31
DE1998140866 DE19840866B4 (de) 1998-08-31 1998-08-31 Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren

Publications (2)

Publication Number Publication Date
WO2000013206A2 true WO2000013206A2 (de) 2000-03-09
WO2000013206A3 WO2000013206A3 (de) 2000-06-02

Family

ID=7880142

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002789 WO2000013206A2 (de) 1998-08-31 1999-08-30 VERFAHREN ZUR DOTIERUNG DER EXTERNEN BASISANSCHLUSSGEBIETE VON Si-BASIERTEN EINFACH-POLYSILIZIUM-NPN-BIPOLARTRANSISTOREN

Country Status (2)

Country Link
DE (1) DE19840866B4 (de)
WO (1) WO2000013206A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256472B2 (en) 2002-07-11 2007-08-14 Infineon Technologies Ag Bipolar transistor
US7618871B2 (en) 2004-03-18 2009-11-17 Austriamicrosystems Ag Method for the production of a bipolar transistor comprising an improved base terminal
US8158451B2 (en) 2008-12-29 2012-04-17 Imec Method for manufacturing a junction

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
DE10329664B4 (de) * 2003-07-01 2005-11-17 Infineon Technologies Ag Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
DE102004055147B4 (de) * 2004-11-16 2009-10-29 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US4149915A (en) * 1978-01-27 1979-04-17 International Business Machines Corporation Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions
US4435898A (en) * 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
US5420454A (en) * 1992-12-03 1995-05-30 Vook; Dietrich W. Selective epitaxial silicon for intrinsic-extrinsic base link
US5436180A (en) * 1994-02-28 1995-07-25 Motorola, Inc. Method for reducing base resistance in epitaxial-based bipolar transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1204437A (en) * 1968-05-04 1970-09-09 Soc Gen Semiconduttori Spa Improvements in the manufacture of high frequency transistors
US3676231A (en) * 1970-02-20 1972-07-11 Ibm Method for producing high performance semiconductor device
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US4149915A (en) * 1978-01-27 1979-04-17 International Business Machines Corporation Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions
US4435898A (en) * 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
US5420454A (en) * 1992-12-03 1995-05-30 Vook; Dietrich W. Selective epitaxial silicon for intrinsic-extrinsic base link
US5436180A (en) * 1994-02-28 1995-07-25 Motorola, Inc. Method for reducing base resistance in epitaxial-based bipolar transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HARAME D L ET AL: "EPITAXIAL-BASE TRANSISTORS WITH ULTRAHIGH VACUUM CHEMICAL VAPOR DEPOSITION (UHV/CVD) EPITAXY: ENHANCED PROFILE CONTROL FOR GREATER FLEXIBILITY IN DEVICE DESIGN" IEEE ELECTRON DEVICE LETTERS,US,IEEE INC. NEW YORK, Bd. 10, Nr. 4, 1. April 1989 (1989-04-01), Seiten 156-158, XP000005952 ISSN: 0741-3106 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256472B2 (en) 2002-07-11 2007-08-14 Infineon Technologies Ag Bipolar transistor
US7618871B2 (en) 2004-03-18 2009-11-17 Austriamicrosystems Ag Method for the production of a bipolar transistor comprising an improved base terminal
US8158451B2 (en) 2008-12-29 2012-04-17 Imec Method for manufacturing a junction

Also Published As

Publication number Publication date
DE19840866A1 (de) 2000-03-02
WO2000013206A3 (de) 2000-06-02
DE19840866B4 (de) 2005-02-03

Similar Documents

Publication Publication Date Title
DE10308870B4 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE69132570T2 (de) Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
EP1825504A1 (de) Vertikaler bipolartransistor
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
WO2005055289A2 (de) Komplementäre bipolar-halbleitervorrichtung
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2005055324A2 (de) Bipolartransistor mit erhöhtem basisanschlussgebiet und verfahren zu seiner herstellung
DE19840866B4 (de) Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren
WO2003049191A2 (de) Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102009039744B4 (de) Bipolartransistor und Verfahren zur Herstellung eines Bipolartransistors
DE69900028T2 (de) Herstellungsverfahren für bipolare und BiCMOS Bauelemente
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE19845790B4 (de) Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
EP4199064A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors
EP1118124A1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE19944925A1 (de) Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

122 Ep: pct application non-entry in european phase