DE19944925A1 - Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung - Google Patents
Schichtstruktur für bipolare Transistoren und Verfahren zu deren HerstellungInfo
- Publication number
- DE19944925A1 DE19944925A1 DE1999144925 DE19944925A DE19944925A1 DE 19944925 A1 DE19944925 A1 DE 19944925A1 DE 1999144925 DE1999144925 DE 1999144925 DE 19944925 A DE19944925 A DE 19944925A DE 19944925 A1 DE19944925 A1 DE 19944925A1
- Authority
- DE
- Germany
- Prior art keywords
- layer structure
- structure according
- layer
- partially
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 8
- 229910052710 silicon Inorganic materials 0.000 title description 8
- 239000010703 silicon Substances 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 10
- 238000001179 sorption measurement Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 77
- 125000004429 atom Chemical group 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 8
- 125000004437 phosphorous atom Chemical group 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 125000005842 heteroatom Chemical group 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 238000010926 purge Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
Die Erfindung betrifft eine Schichtstruktur für bipolare Transistoren und ein Verfahren zu deren Herstellung. DOLLAR A Der Erfindung liegt die Aufgabe zugrunde, eine Schichtstruktur für Si-basierende bipolare Transistoren vorzuschlagen, mit der die Nachteile der herkömmlichen Dotierungstechnologien vermieden werden. Insbesondere sollen die Hochgeschwindigkeitseigenschaften und die vertikale Skalierbarkeit verbessert werden. Schließlich ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer derartigen Schichtstruktur anzugeben. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die vertikale Schichtstruktur für Si-basierende, bipolare Transistoren eine oder mehrere einzelne ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält. Die mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage ist in Hetero-Schichten eingebracht. Bevorzugt sind die SiGe-Hetero-Schichten. Vorteilhafterweise besteht die eine oder die mehreren einzelnen Monolagen in der Basisschicht ganz oder teilweise aus Bor-Atomen. In ebenfalls vorteilhafter Weise besteht die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise aus Phosphor-Atomen. Das Verfahren zur Herstellung beruht darauf, daß die aus Dotierungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums des epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-Verbindungen erzeugt werden.
Description
Die Erfindung betrifft eine Schichtstruktur für bipolare Transistoren und ein Verfahren
zu deren Herstellung.
Halbleitermaterialien, wie Silizium, Silizium-Germanium, Galliumarsenid, Gallium
phosphid werden in großem Maße für die Herstellung von Halbleitervorrichtungen ver
wendet. Wichtige Vorteile moderner Bipolartransistoren, beispielsweise auf der Basis
von SixGeyC1-x-y-Heterostrukturen, mit den Parametern x, y im Bereich 0 ≦ x, y ≦ 1, liegen
u. a. in ihrer extremen Schnelligkeit, ihren geringen Basiswiderständen und einem ver
besserten Rauschverhalten. Gleichzeitig ist die Technologie zur Herstellung integrierter
Schaltkreise unter Nutzung von SixGeyC1-x-y/Si HBT's kompatibel mit der weit etablier
ten Massentechnologie für integrierte Schaltkreise auf Siliziumbasis. Die aufgeführten
Vorteile machen schnelle Transistoren auf der Basis von SixGeyC1-x-y-Schichtstrukturen
zu einer Vorzugsvariante für hochintegrierte Schaltkreise mit dem Einsatz in der mo
dernen Telekommunikation.
Der Fortschritt der modernen Halbleitertechnologie für die Produktion hochintegrierter
Schaltkreise hängt bereits heute wesentlich von der Herstellung extrem kleiner elek
trisch aktiver Bereiche und extrem flacher und steiler Übergänge ab. Die entsprechen
den Anforderungen an die Technologie wurden in der Vergangenheit gut durch die "Si
Roadmap" (National Technology Roadmap Semiconductors, Semiconductor Industries
Association 1997) der Siliziummikroelektronik beschrieben. Danach sind für fortge
schrittene, hochintegrierte Schaltkreise Übergangstiefen von 50-120 nm gefordert, die
in nächster Zukunft weiter verringert werden müssen, um mit der absehbaren lateralen
Skalierung Schritt zu halten. Fortgeschrittene Heterostrukturen auf Basis von
SixGeyC1-x-y-Schichten nutzen Emittereindringtiefen in das Silizium von kleiner als 30 nm.
Die Basis der Transistorstruktur wird aus SixGeyC1-x-y, SixGe1-x-Schichten mit Dicken von
zum Teil unter 20 nm gebildet. Die Perfektion der gewachsenen epitaktischen Schichten
und der bei der Schichtabscheidung entstehenden Grenzflächen ist eine Voraussetzung
für eine hohe Ausbeute an guten Transistoren und Schaltkreisen und für das fehlerfreie
Funktionieren der entsprechenden Schaltkreise.
Ein wichtiges Einsatzgebiet von bipolaren Transistoren mit einer vertikalen Schicht
struktur sind Hochgeschwindigkeitsanwendungen. Dazu wird bisher die in-situ Dotie
rung bei einem epitaxialen Wachstum der Basis eingesetzt. Den mit diesem Verfahren
erzielbaren Eigenschaften sind physikalische Grenzen gesetzt.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Schichtstruktur für Si-basierende
bipolare Transistoren vorzuschlagen, mit der die Nachteile der herkömmlichen Dotie
rungstechnologien, wie Implantation, Diffusion und in-situ Dotierung, bei einem epita
xialen Wachstum vermieden werden. Es ist insbesondere Aufgabe der Erfindung, die
Hochgeschwindigkeitseigenschaften und die vertikale Skalierbarkeit durch die vorzu
schlagende Schichtstruktur zu verbessern. Schließlich ist es Aufgabe der Erfindung, ein
Verfahren zur Herstellung einer derartigen Schichtstruktur anzugeben.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die vertikale Schichtstruktur
für Si-basierende, bipolare Transistoren eine oder mehrere einzelne ganz oder teilweise
aus Dotierungsatomen bestehende Monolagen enthält.
Die vertikale Schichtstruktur der Transistoren enthält auch neben anderen Dotierungen
eine oder mehrere einzelne ganz oder teilweise aus Dotierungsatomen bestehende Mo
nolagen. Die mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende
Monolage ist in Hetero-Schichten eingebracht. Bevorzugt ist die mindestens eine ganz
oder teilweise aus Dotierungsatomen bestehende Monolage in SiGe-Hetero-Schichten
eingebracht. Vorteilhafterweise besteht die eine oder die mehreren einzelnen Monola
gen in der Basisschicht ganz oder teilweise aus Bor-Atomen. In ebenfalls vorteilhafter
Weise besteht die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz
oder teilweise aus Phosphor-Atomen. Auch zusätzlich zu anderen Dotierungen besteht
die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise
aus Phosphor-Atomen. Das Verfahren zur Herstellung der Schichtstruktur für Si
basierende, bipolare Transistoren gemäß der Erfindung beruht darauf, daß die aus Do
tierungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums des
epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-
Verbindungen erzeugt werden. Dazu wird nach dem Aufwachsen eines undotierten Si
beziehungsweise SiGe-Spacers das epitaktische Wachstum durch ein Absenken der Pro
zeßtemperatur und durch eine Unterbrechung der Quellgas-Zufuhr unterbrochen. Die
Oberfläche der epitaktisch gewachsenen Schicht wird einer gasförmigen Dotierstoff-
Verbindung ausgesetzt und danach wird das epitaktische Aufwachsen von Si bezie
hungsweise SiGe fortgesetzt. Vor der Wiederaufnahme des epitaktischen Wachstums
von Si beziehungsweise von SiGe wird die aus Dotierungsatomen bestehende Monolage
mit einem Gas gespült. Vorzugsweise wird als Spülgas H2 oder N2 verwendet.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschrei
bung und der Zeichnung hervor, wobei die einzelnen Merkmale jeweils für sich allein
oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen dar
stellen, für die hier Schutz beansprucht wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im fol
genden näher erläutert.
Die Fig. 1 zeigt die vertikale Schichtstruktur des erfindungsgemäßen Transistors.
Das Ausführungsbeispiel wird im folgenden im Zusammenhang mit einem Einfach-Poly-
Silizium-Prozeß mit epitaktisch erzeugter Basis beschrieben. Dessen ungeachtet er
streckt sich die Erfindung auch auf Modifikationen dieses Prozesses, wie beispielsweise
eine Basis-Hetero-Epitaxie oder die Einbindung in eine Bipolar-CMOS-(BiCMOS)-
Technologie.
Die Fig. 1 zeigt in einer schematischen Darstellung einen Bipolartransistor 14 gemäß
der Erfindung. Auf dem halbleitenden Substratgebiet 11 vom Leitungstyp I ist ein Kol
lektorgebiet vom Leitungstyp II erzeugt worden. Sind beispielsweise Emitter und Kol
lektor n-leitend, ist die Basis p-leitend und umgekehrt. Es sind mehrere Verfahren be
kannt, die eine geeignete Kollektor-Dotierung liefern. Dazu zählt zum Beispiel der dar
gestellte Aufbau mit einer hochdotierten, vergrabenen Schicht 12 und mit einer schwä
cher dotierten Epitaxie-Schicht 13. Eine geeignete Kollektor-Dotierung liefern auch,
hier nicht dargestellte retrograde Wannen. Feldisolationsgebiete 14 trennen im hier dar
gestellten Beispiel den Bipolartransistor 10 von anderen, in der Fig. 1 nicht dargestell
ten Bauelementen, aber auch den Kollektoranschlußbereich vom aktiven Transistorge
biet. Ein Schachtimplant 24 verringert den Widerstand zwischen der aus hochdotiertem
Poly-Silizium bestehenden Kontaktschicht 21 und der vergrabenen Schicht 12. Ein Epi
taxie-Schichtstapel, bestehend aus einer Pufferschicht 15, einer Basisschicht 16 vom Lei
tungstyp I und aus einer Deckelschicht 17, bedeckt die Kollektorregion im aktiven Tran
sistorgebiet und mindestens einen Teil des Feldisolationsgebietes 14. Der außerhalb des
aktiven Transistorgebietes strukturierte Epitaxie-Schichtstapel ist mit einem Isolator 18
bedeckt.
Erfindungsgemäß geschieht die Dotierung der Basis derart, daß nach dem Aufwachsen
eines undotierten Spacers das Wachstum von Si beziehungsweise von SiGe durch ein
Absenken der Prozeßtemperatur und durch eine Unterbrechung der Quellgas-Zufuhr
unterbrochen wird. Die Prozeßtemperatur nimmt dabei Werte zwischen Raumtempera
tur und 450°C an. Die Oberfläche der angewachsenen Basisschicht 16 wird nunmehr
einer gasförmigen Dotierstoff-Verbindung, wie beispielsweise B2H6+H2, ausgesetzt. Da
durch kann eine Bedeckung der Oberfläche mit bis zu einer Monolage von Dotierungsa
tomen erreicht werden. Anschließend wird die Zufuhr der gasförmigen Dotierstoff-
Verbindung abgeschaltet und ein Spülen der Oberfläche mit H2 oder N2 durchgeführt.
Danach wird die Prozeßtemperatur wieder auf den vorherigen Wert eingestellt, die Zu
fuhr des Quellgases wieder hergestellt und das Si- beziehungsweise SiGe-Wachstum
fortgesetzt.
Die Dotierung des Emitters im einkristallinen Silizium wird durch Ausdiffusion von Do
tierstoff 22 aus der hochdotierten Poly-Silizium-Kontaktschicht 21 sichergestellt. Die
abgeschiedene Dicke der Deckelschicht 17 kann typischer Weise 50 nm betragen.
Während die Pufferschicht 15, die Basisschicht 16 und die Deckelschicht 17 einkristallin
über dem Silizium-Substrat 11 wächst, entstehen über dem Feldisolationsgebiet 14 poly
kristalline Schichten 19. Außerhalb der das aktive Transistorgebiet überlappenden Poly-
Silizium-Kontaktschicht 21 ist die Dotierung im Basisanschlußgebiet zusätzlich durch
eine Implantation 23 vergrößert. Eine Isolationsschicht 24 trennt den Emitter-, den Ba
sis- und den Kollektorkontakt. Vervollständigt wird der Transistoraufbau durch je einen
Metallkontakt für den Emitter 25, die Basis 26 und den Kollektor 27.
Im folgenden wird das Herstellungsverfahren für den erfindungsgemäßen Bipolartransi
stor entsprechend dem in der Fig. 1 dargestellten Aufbau beschrieben. In ein
p-dotiertes Siliziumsubstrat 11 wird nach photolithographischer Strukturierung eine
hochdotierte, vergrabene n-Schicht 12 per Implantation eingebracht und ausgeheilt. An
schließend wird epitaktisch eine schwächer dotierte n-Schicht 13 abgeschieden. Übliche
Prozeßschritte definieren das aktive Gebiet und erzeugen in den verbleibenden Berei
chen Feldisolationsgebiete 14 (beispielsweise LOCOS). Danach wird ganzflächig eine
Schicht 28 abgeschieden. Vorzugsweise wird für diese Schicht Siliziumnitrid oder eine
Kombination aus Siliziumoxid und Siliziumnitrid verwendet. Nach der photolithographi
schen Strukturierung einer Lackmaske wird nunmehr im Kollektoranschlußgebiet der
Schachtimplant 20 eingebracht und nach Entfernen der Lackmaske ausgeheilt. An
schließend wird die zuvor ganzflächig aufgebrachte Schicht 28 nach photolithographi
schen Strukturierung einer Maske, vorzugsweise von Trocken- und Naßätzen, über dem
aktiven Transistorgebiet entfernt. Mit Hilfe einer differentiellen Epitaxie werden die
Pufferschicht 15, die Basisschicht 16 und die Deckelschicht 17 abgeschieden.
Durch eine Unterbrechung des Wachstums des epitaxialen Schichtstapels und durch
eine Adsorption aus gasförmigen Dotierstoff-Verbindungen wird im Verlauf des Prozes
ses in der Basisschicht 16 die erfindungsgemäße Atomlagen-Dotierung erzeugt. Dazu
wird nach dem Aufwachsen eines undotierten Si- beziehungsweise SiGe-Spacers das
epitaktische Wachstum durch ein Absenken der Prozeßtemperatur auf Werte zwischen
der Raumtemperatur und 450°C und durch eine Unterbrechung der Quellgas-Zufuhr
unterbrochen. Die vorhandene Oberfläche der Basisschicht 16 wird nunmehr einer gas
förmigen Dotierstoff-Verbindung ausgesetzt. Vorzugsweise wird dazu für die Basis eine
Dotierstoff-Verbindung von B2H6+H2 verwendet. Dadurch wird eine Bedeckung der
Oberfläche der vorhandenen Basisschicht 16 mit einer Monolage der Dotierungsatome
erreicht. Anschließend wird die Zufuhr der Dotierstoff-Verbindung unterbrochen. Vor
teilhafterweise folgt nunmehr ein Spülen mit H2 oder N2. Danach wird die Prozeßtempe
ratur wieder auf den vorherigen Wert angehoben, die Quellgas-Zufuhr wieder herge
stellt und das Si- beziehungsweise SiGe-Wachstum fortgesetzt.
Nach photolithographischen Strukturierung einer Maske werden mit Hilfe eines geeig
neten Trockenätzschrittes außerhalb des späteren Basisanschlußgebietes die abgeschie
denen Silizium- beziehungsweise Si/SiGe/Si-Schichten mit Ätzstopp auf der Schicht 28
entfernt. Anschließend wird der Isolator 18, vorzugsweise Siliziumoxid, aufgebracht.
Nach der Strukturierung einer weiteren Lackmaske werden im Kollektoranschlußgebiet
der Isolator 18 und die Schicht 28 vorzugsweise naßchemisch geätzt. Anschließend wird
der Isolator 18 auch im Emitterbereich nach Strukturierung einer weiteren Lackmaske
naßchemisch geätzt. Der Prozeß wird mit dem Abscheiden einer amorphen Silizium
schicht fortgesetzt. Diese kann bereits in-situ während oder im Anschluß an die Ab
scheidung durch Implantation dotiert werden. Mit einem Lithographieschritt werden das
Emitter- und Kollektorkontaktgebiet maskiert. In den übrigen Gebieten wird das amor
phe Silizium durch einen Trockenätzschritt mit Stopp auf dem Isolator 18 entfernt. Bei
der anschließenden Implantation der Basisanschlußgebiete werden das Emitter- und das
Kollektorkontaktgebiet durch die vorhandene Maskierung geschützt. Nach dem Entfer
nen der Maskierung und dem Abscheiden der Isolationsschicht 24, vorzugsweise aus
Siliziumoxid, erfolgt ein Tempern zum Ausheilen der Implantationsschäden sowie zum
Formieren der Kontaktgebiete zwischen der Kontaktschicht 21 und dem Dotierstoff 22
beziehungsweise zwischen der Kontaktschicht 21 und dem Schachtimplant 20. Der Pro
zeß wird vervollständigt durch das Öffnen der Kontaktlöcher für den Emitter 25, die
Basis 26 und den Kollektor 27 sowie durch eine Standardmetallisierung für die Transi
storkontakte.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels die
Schichtstruktur für einen Bipolartransistor und das Verfahren zu seiner Herstellung er
läutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten
der Beschreibung im Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patenan
sprüche Änderungen und Abwandlungen beansprucht werden.
Claims (11)
1. Schichtstruktur für Si-basierende, bipolare Transistoren, dadurch gekennzeichnet, daß
die vertikale Schichtstruktur der Transistoren eine oder mehrere einzelne, ganz oder
teilweise aus Dotierungsatomen bestehende Monolagen enthält.
2. Schichtstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die vertikale Schicht
struktur der Transistoren neben anderen Dotierungen eine oder mehrere einzelne, ganz
oder teilweise aus Dotierungsatomen bestehende Monolagen enthält.
3. Schichtstruktur nach Anspruch 1 und 2, dadurch gekennzeichnet, daß mindestens eine
ganz oder teilweise aus Dotierungsatomen bestehende Monolage in Hetero-Schichten
eingebracht ist.
4. Schichtstruktur nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß mindestens
eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage in SiGe-Hetero-
Schichten eingebracht ist.
5. Schichtstruktur nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die eine oder
die mehreren einzelnen Monolagen in der Basisschicht (16) ganz oder teilweise aus Bor-
Atomen bestehen.
6. Schichtstruktur nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die eine oder
die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise aus Phosphor-
Atomen bestehen.
7. Schichtstruktur nach den Ansprüchen 1 bis 4 und 6, dadurch gekennzeichnet, daß zusätz
lich zu anderen Dotierungen die eine oder die mehreren einzelnen Monolagen in dem
Kollektor ganz oder teilweise aus Phosphor-Atomen bestehen.
8. Verfahren zur Herstellung der Schichtstruktur für Si-basierende bipolare Transistoren,
wie in den Ansprüchen 1 bis 7 beschrieben, dadurch gekennzeichnet, daß die aus Dotie
rungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums des
epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-
Verbindungen erzeugt wird.
9. Verfahren zur Herstellung der Schichtstruktur nach Anspruch 8, dadurch gekennzeichnet,
daß nach dem Aufwachsen eines undotierten Si- beziehungsweise SiGe-Spacers das epi
taktische Wachstum durch ein Absenken der Prozeßtemperatur und durch eine Unter
brechung der Quellgas-Zufuhr unterbrochen wird, die Oberfläche der epitaktisch ge
wachsenen Schicht einer gasförmigen Dotierstoff-Verbindung ausgesetzt wird und daß
danach das epitaktische Aufwachsen von Si beziehungsweise SiGe fortgesetzt wird.
10. Verfahren zur Herstellung einer Schichtstruktur nach den Ansprüchen 8 und 9, dadurch
gekennzeichnet, daß vor der Wiederaufnahme des epitaktischen Wachstums von Si bezie
hungsweise von SiGe die aus Dotierungsatomen bestehende Monolage mit einem Gas ge
spült wird.
11. Verfahren zur Herstellung einer Schichtstruktur nach den Ansprüchen 8 bis 10, dadurch
gekennzeichnet, daß als Spülgas H2 oder N2 verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999144925 DE19944925B4 (de) | 1999-09-13 | 1999-09-13 | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999144925 DE19944925B4 (de) | 1999-09-13 | 1999-09-13 | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19944925A1 true DE19944925A1 (de) | 2001-03-15 |
| DE19944925B4 DE19944925B4 (de) | 2010-11-25 |
Family
ID=7922586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999144925 Expired - Fee Related DE19944925B4 (de) | 1999-09-13 | 1999-09-13 | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19944925B4 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0306258A2 (de) * | 1987-09-04 | 1989-03-08 | AT&T Corp. | Transistor |
| EP0390274A1 (de) * | 1989-03-29 | 1990-10-03 | Koninklijke Philips Electronics N.V. | Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178537A3 (de) * | 1998-02-20 | 2004-09-29 | Matsushita Electric Industrial Co., Ltd. | Bipolartransistor und Halbleiterbauelement |
-
1999
- 1999-09-13 DE DE1999144925 patent/DE19944925B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0306258A2 (de) * | 1987-09-04 | 1989-03-08 | AT&T Corp. | Transistor |
| EP0390274A1 (de) * | 1989-03-29 | 1990-10-03 | Koninklijke Philips Electronics N.V. | Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung |
Non-Patent Citations (1)
| Title |
|---|
| GOOSEN,K.W.,et.al.: Monolayer doped heterojunc- tion bipolar transistor charachteristics from 10 to 350 K. In: Appl.Phys.Lett.59,6,5.Aug.1991, S.682-S.694 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19944925B4 (de) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112011102011B4 (de) | Verfahren zum Herstellen eines Tunnel-FET mit vertikalem Heteroübergang und Feldeffekttransistor-Einheit | |
| DE10308870B4 (de) | Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung | |
| DE112005000704B4 (de) | Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung | |
| DE102014204114B4 (de) | Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung | |
| DE102015204411B4 (de) | Transistor und Verfahren zur Herstellung eines Transistors | |
| EP1356527B1 (de) | Bipolartransistor und verfahren zu dessen herstellung | |
| DE10162074B4 (de) | BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur | |
| WO2005055324A2 (de) | Bipolartransistor mit erhöhtem basisanschlussgebiet und verfahren zu seiner herstellung | |
| EP1741133A1 (de) | Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung | |
| EP1415339A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
| EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
| WO2003046947A2 (de) | Bipolar transistor | |
| EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
| DE102015208133B3 (de) | BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung | |
| DE19944925B4 (de) | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung | |
| DE10254663B4 (de) | Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen | |
| DE10317096B4 (de) | Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen | |
| DE3016553A1 (de) | Planartransistor, insbesondere fuer i(pfeil hoch)2(pfeil hoch) l-strukturen | |
| EP1115921B1 (de) | Verfahren zur erzeugung einer amorphen oder polykristallinen schicht auf einem isolatorgebiet | |
| EP1153437B1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
| WO2000017933A1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
| DE102006004796B4 (de) | Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps | |
| DE19652417A1 (de) | MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor | |
| WO2000017932A1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
| DE102004001239A1 (de) | Selbstjustierte, epitaktische Emitterstruktur für einen Bipolartransistor und Verfahren zur Herstellung derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8181 | Inventor (new situation) |
Free format text: TILLACK, BERND, DR., 15234 FRANKFURT, DE HEINEMANN, BERND, DR., 15234 FRANKFURT, DE BUGIEL, EBERHARD, DR., 15230 FRANKFURT, DE KRUEGER, DIETMAR, DR., 15236 FRANKFURT, DE KNOLL, DIETER, DR., 15230 FRANKFURT, DE |
|
| 8127 | New person/name/address of the applicant |
Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE |
|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE |
|
| 8364 | No opposition during term of opposition | ||
| R020 | Patent grant now final |
Effective date: 20110225 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |