DE19652417A1 - MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor - Google Patents

MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor

Info

Publication number
DE19652417A1
DE19652417A1 DE19652417A DE19652417A DE19652417A1 DE 19652417 A1 DE19652417 A1 DE 19652417A1 DE 19652417 A DE19652417 A DE 19652417A DE 19652417 A DE19652417 A DE 19652417A DE 19652417 A1 DE19652417 A1 DE 19652417A1
Authority
DE
Germany
Prior art keywords
layer
doped
concentration
silicon
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19652417A
Other languages
English (en)
Inventor
Gunther Dr Lippert
Abbas Prof Dr Ourmazd
Hans-Joerg Prof Dr Osten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
Institut fuer Halbleiterphysik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Halbleiterphysik GmbH filed Critical Institut fuer Halbleiterphysik GmbH
Priority to DE19652417A priority Critical patent/DE19652417A1/de
Priority to PCT/DE1997/002911 priority patent/WO1998026456A1/de
Priority to EP97952726A priority patent/EP0946987A1/de
Priority to JP52609698A priority patent/JP2001505718A/ja
Publication of DE19652417A1 publication Critical patent/DE19652417A1/de
Priority to US10/011,698 priority patent/US20020125479A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf einen MOSFET mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht und auf ein Verfahren zur Herstellung der Schichten eines derartigen Transistors mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht.
Mit zunehmender Integrationsdichte nehmen in der Halbleiterfertigung die Bauelementestrukturgrößen, insbesondere der räumliche Abstand unterschiedlich elektrisch wirkender Strukturen ab. Zwischen diesen Strukturen treten wegen des geringen Abstands Wechselwirkungen auf, die im Interesse der Transistorfunktion vermieden werden sollten. Durch den Einsatz von sehr dünnen Gate-Oxiden, flachen pn-Übergängen oder kurzen Kanallängen kann die Diffusion von Ladungen bauelementerelevante Eigenschaften maßgeblich beeinflussen. In der Literatur (Eaglesham, Stolk, Gossmann, Poate in Appl. Phys. Lett., 65 (1994) 2305) ist beschrieben, daß Silizium-Defekte, die mittels Implantation im Silizium erzeugt werden, auch die Ausdiffusion der Dotanden beeinflussen. Die Ausdiffusion des Dotanden, z. B. Bor, kann verringert werden, wenn notwendige Temperungen nicht in einer Wasserstoff-, sondern in einer Argon-Atmosphäre durchgeführt werden (Saito u. a. in Appl. Phys. Lett., 68 (1996) 1229). Allerdings muß dabei der Wegfall positiver Auswirkungen der Wasserstoff-Temperung, z. B. der Oberflächenreinigung, in Kauf genommen werden.
Die deutsche Offenlegungsschrift DE 43 01 333 A1 beschreibt ein Verfahren zur Herstellung integrierter Silizium-Germanium-Heterobipolartransistoren, bei dem eine Kollektorschicht, eine Basisschicht, eine Emitterschicht und eine Emitteranschlußschicht mittels eines einzigen unterbrechungsfreien Prozesses abgeschieden und gleichzeitig dotiert werden. Dieses Verfahren zur Herstellung hochfrequenztauglicher Transistoren hat den Nachteil, daß eine weitere Erhöhung der Dotierung der Basis mit Fremdatomen eine bei relevanter Temperatur stattfindende Dotandenausdiffusion, d. h. eine Verbreiterung des Basisgebiets zur Folge hätte. Eine Dotandenausdiffusion hat einerseits eine nicht konstante Transistorfertigung und andererseits eine Vergrößerung des Basiswiderstandes zur Folge. Somit ist eine Verbesserung der Hochfrequenzeigenschaften von Transistoren auf diesem Wege nicht möglich.
In der europäischen Patentanmeldung EP 0 568 108 wird eine Ausdiffusion des Dotanden durch eine zusätzliche Metallnitridbarriere verhindert. Dies bedeutet jedoch zusätzliche Aufwendungen und komplizierte Verfahrensschritte bei der Herstellung von Bauelementen.
Die europäische Patentanmeldung EP 0 532 361 beinhaltet die Herstellung von Halbleitern, die unter anderem durch Herstellung eines Isolationsgrabens die Interdiffusion des Dotanden benachbarter Bauelemente verhindern soll. Höhere Integrationsdichte ist auch in diesem Fall mit zusätzlichen komplexen Verfahrensschritten zur mehrstufigen Herstellung des Isolationsgrabens verbunden. Zu dem ist die weitere Entwicklung des Einzeltransistors durch die Dotandenausdiffusion aus Gate, Drain oder Source an einer Grenze.
Aufgabe der Erfindung ist es, einen MOSFET vorzuschlagen, der die aufgeführten Nachteile des Standes der Technik überwindet und bei dem die Ausdiffusion des Dotanden des Basisgebiets um mehr als 50% gegenüber herkömmlichen MOSFET reduziert wird. Weiterhin ist es Aufgabe der Erfindung, an sich bekannte Verfahren zur Herstellung der Einzelschichten für einen solchen MOSFET so auszugestalten, daß die üblichen Beschränkungen und hohen Anforderungen für nachfolgende Prozesse, insbesondere Beschränkungen bei der Höhe von Implantationsdosen und Temperatur-Zeit-Belastungen, verringert werden. Insbesondere ist es Aufgabe der Erfindung, daß derart hergestellte MOSFET eine verringerte Einsatzspannung, eine geringere Kanallänge aufweisen und/oder ein verringertes Rauschmaß je nach Anforderungen und Einsatzzweck besitzen.
Diese Aufgabenstellung wird erfindungsgemäß dadurch gelöst, daß in einen MOSFET mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht ein zusätzliches, elektrisch nicht aktives Material, vorzugsweise ein Element der vierten Hauptgruppe, in mindestens einer der Transistorschichten, insbesondere der Sourceschicht und/oder der Gateschicht und/oder der Drainschicht, in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 eingebaut und die dadurch eingebrachte Gitteränderung kleiner als 5.10-3 ist.
Erfindungsgemäß findet als elektrisch nicht aktives Material Kohlenstoff Verwendung. Ein oder mehrere der Transistorschichten, nämlich die polykristalline Silizium-Gateschicht, die Silizium- Sourceschicht und die Silizium-Drainschicht, sind mit Bor dotiert, wobei die Konzentration des Dotanden zwischen 1020 cm-3 und 1021 cm-3 beträgt und eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
Das erfindungsgemäße Verfahren zur Herstellung der Schichten für einen wie oben beschriebenen MOSFET mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht, ist dadurch gekennzeichnet, daß nach der Herstellung von Einzelschichten, nämlich einer Drainschicht, einer Gateschicht und einer Sourceschicht, in die Sourceschicht und/oder die Drainschicht und/oder die Gateschicht ein zusätzliches, elektrisch nicht aktives Material, vorzugsweise Kohlenstoff, in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 eingebaut wird und die dadurch eingebrachte Gitteränderung kleiner als 5.10-3 ist.
Wird Kohlenstoff implantiert, so kommen im wesentlich nachfolgende Verfahrensschritte zur Anwendung:
A1 Herstellung eines vorbehandelten dotierten Substrats,
B1 Aufbringen eines dünnen, zwischen 3 und 10 nm dicken thermischen Oxids auf das Substrat,
C1 Abscheidung einer polykristallinen Siliziumschicht mittels CVD-Verfahren,
D1 Kohlenstoffanreicherung durch Implantation in der Gateschicht,
E1 Ausheilen der Implantationsschäden,
F1 Dotierung der polykristallinen Silizium-Gateschicht,
G1 Gatestrukturierung durch Ätzen des polykristallinen Siliziums,
H1 Kohlenstoffimplantation von Source- und Drainschicht,
I1 Ausheilen der Implantationsschäden,
K1 Dotieren von Source- und Drainschicht,
L1 Herstellung des Kontakt- und Leitbahnsystems.
Alternativ liegt es im Bereich der Erfindung, den Kohlenstoff beim selektiven epitaktischen Aufwachsen der Source- und Drainschicht zuzugeben. Dies erfolgt im wesentlichen durch folgende Verfahrensschritte:
A2 Herstellung eines vorbehandelten dotierten Substrats,
B2 Aufbringen eines dünnen, zwischen 3 und 10 nm dicken thermischen Oxids auf das Substrat,
C2 Abscheidung einer polykristallinen Siliziumschicht mittels CVD-Verfahren,
F2 Dotierung der polykristallinen Silizium-Gateschicht,
G2 Gatestrukturierung durch Ätzen des polykristallinen Siliziums,
M2 Abdeckung der Gateschicht durch Aufbringen einer Oxidschicht,
N2 Strukturierung der Oxidschicht,
O2 Selektive Epitaxie der dotierten Source- und Drainschicht unter Hinzugabe von Kohlenstoff,
L2 Herstellung des Kontakt- und Leitbahnsystems.
Zur Durchführung des Verfahrens wird bei der Herstellung der Gateschicht, der Sourceschicht und der Drainschicht Bor in mindestens eine dieser Schichten in einer Konzentration zwischen 1020 cm-3 und 1021 cm-3 dotiert.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher erläutert. In den Zeichnungen zeigen:
Fig. 1 schematischer Schnitt durch einen MOSFET,
Fig. 2 Verfahrensschritte zur Herstellung der Schichten des MOSFET,
Fig. 3 Verfahrensschritte zur Herstellung der Schichten des MOSFET.
In der Fig. 1 ist ein schematischer Schnitt durch einen erfindungsgemäßen MOSFET mit einer Drainschicht 2, einer Sourceschicht 3 und einer p-dotierten Gateschicht 4 dargestellt. Des weiteren beinhaltet der Transistor ein Silizium-Substrat 1, eine Gateoxidschicht 5, einen p-Kanal 6, Siliziumoxid 7 und ein Kontakt- und Leitbahnsystem 8. Mindestens eine der drei Schichten, nämlich Drainschicht 2, Sourceschicht 3 oder Gateschicht 4, enthält Kohlenstoff in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3. Die polykristalline Silizium- Gateschicht 4 ist mit Bor in einer Konzentration zwischen 1020 cm-3 und 1021 cm-3 dotiert.
Die Herstellung der Schichten eines derartigen Transistors erfolgt erfindungsgemäß nach den in Fig. 2 dargestellten Verfahrensschritten. Zuerst wird auf ein vorbehandeltes, p⁺-dotiertes Siliziumsubstrat A1 eine 5 nm dicke thermische Oxidschicht aus Siliziumoxid SiO2 aufgebracht B1 und eine polykristalline Siliziumschicht mittels CVD-Verfahren abgeschieden C1. Diese Siliziumschicht weist eine Dicke von 100 nm auf und bildet die Gateschicht 4. Danach wird in diese Gateschicht 4 Kohlenstoff in einer Konzentration von 5.1019 cm-3 implantiert D1 und die dabei auftretenden Implantationsschäden anschließend ausgeheilt E1. Dieser Ausheilungsprozeß E1 dauert 30 Sekunden bei einer konstanten Temperatur von 950°C. Die dadurch eingebrachte Gitteränderung ist kleiner als 5.10-3. Anschließend wird die polykristalline Silizium-Gateschicht 4 mit Borfluorid BF2 dotiert F1 und die Strukturierung des polykristallinen Siliziums mittels Ätzverfahren, beispielsweise Plasmaätzen vorgenommen G1. Die Konzentration des Dotanden im erfindungsgemäßen MOSFET beträgt 5.1020 cm-3. Vor der Dotierung K1 von Sourceschicht 3 und Drainschicht 2 wird auch in diese Schichten Kohlenstoff in einer Konzentration von 5.1019 cm-3 implantiert H1 und die auftretenden Schäden bei einer Temperatur von 950°C ausgeheilt I1. Anschließend wird das Kontakt- und Leitbahnsystem 8 strukturiert L1. Dies geschieht in diesem Beispiel mittels Trockenätzverfahren, so daß im Anschluß ein 70 nm dickes Salicid-Kontakt- und Leitbahnsystem entstanden ist.
Eine Abwandlung des erfindungsgemäßen Verfahrens ist in Fig. 3 schematisch anhand eines Blockschaltbilds dargestellt. Analog zum bereits beschriebenen Ablauf wird auf ein vorbehandeltes, p⁺-dotiertes Substrat A2 ein dünnes thermisches Oxid aufgebracht B2 und eine polykristalline Siliziumschicht von etwa 100 nm Dicke mittels CVD-Verfahren abgeschieden C2. Die entstandene Siliziumoxidschicht SiO2 hat eine Dicke von 5 nm. Nun erfolgt eine Dotierung F2 der polykristallinen Silizium-Gateschicht mittels Borfluorid BF2 und die Strukturierung durch Plasmaätzen G2. Die Konzentration von Bor in der Gateschicht des erfindungsgemäßen MOSFET beträgt nach der Dotierung 5 -1020 cm-3. Die Gateschicht wird durch eine Oxidschicht von etwa 50 nm Dicke abgedeckt M2 und diese ebenfalls strukturiert N2. Die Strukturierung des Schutzoxids erfolgt mittels Plasmaätzen. Anschließend erfolgt eine selektiv epitaktische Abscheidung O2 der dotierten Source- und Drainschicht unter Hinzugabe von Kohlenstoff während der Epitaxiephase. Source- und Draingebiet besitzen danach eine Bordotierung in einer Höhe von 5.1020 cm-3. Die Herstellung L2 des Kontakt- und Leitbahnsystems geschieht wie im vorhergehend beschriebenen Verfahrensablauf. Die Strukturierung des Kontakt- und Leitbahnsystems erfolgt in diesem Beispiel somit ebenfalls mittels Trockenätzverfahren, und erfindungsgemäßer MOSFET weist eine 70 nm dicke Salicid- Schicht als Kontakt- und Leitbahnsystem auf.
In der vorliegenden Erfindung wurde anhand konkreter Ausführungsbeispiele ein MOSFET sowie Verfahren zur Herstellung der Schichten eines solchen Transistors erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung in den Ausführungsbeispielen eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.

Claims (15)

1. MOSFET mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht, dadurch gekennzeichnet, daß ein zusätzliches, elektrisch nicht aktives Material, vorzugsweise ein Element der vierten Hauptgruppe, in mindestens einer der Transistorschichten, insbesondere der Sourceschicht (3) und/oder der Gateschicht (4) und/oder der Drainschicht (2), in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 eingebaut und die dadurch eingebrachte Gitteränderung kleiner 5.10-3 ist.
2. MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß als elektrisch nicht aktives Material Kohlenstoff Verwendung findet.
3. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die polykristalline Silizium-Gateschicht (4) mit Bor dotiert ist und bei einer Konzentration des Dotanden in der Gateschicht (4) zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
4. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Sourceschicht (3) mit Bor dotiert ist und bei einer Konzentration des Dotanden in der Sourceschicht (3) zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
5. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Drainschicht (2) mit Bor dotiert ist und bei einer Konzentration des Dotanden in der Drainschicht (2) zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
6. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Drainschicht (2) und die Silizium-Sourceschicht (3) mit Bor dotiert sind und bei einer Konzentration des Dotanden in diesen beiden Schichten zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
7. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Drainschicht (2) und die Silizium-Gateschicht (4) mit Bor dotiert sind und bei einer Konzentration des Dotanden in diesen beiden Schichten zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
8. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Gateschicht (4) und die Silizium-Sourceschicht (3) mit Bor dotiert sind und bei einer Konzentration des Dotanden in diesen beiden Schichten zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
9. MOSFET nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Silizium- Drainschicht (2), die Silizium-Gateschicht (4) und die Silizium-Sourceschicht (3) mit Bor dotiert sind und bei einer Konzentration des Dotanden in diesen drei Schichten zwischen 1020 cm-3 und 1021 cm-3 eine Kohlenstoffkonzentration zwischen 1018 cm-3 und 1021 cm-3 vorliegt.
10. Verfahren zur Herstellung der Schichten für einen im Anspruch 1 gekennzeichneten MOSFET mit einer dotierten Silizium-Sourceschicht, einer dotierten polykristallinen Silizium-Gateschicht und einer dotierten Silizium-Drainschicht, dadurch gekennzeichnet, daß nach der Herstellung von Einzelschichten, nämlich Drainschicht (2), Gateschicht (4) und Sourceschicht (3), in die Sourceschicht (3) und/oder die Drain­ schicht (2) und/oder die Gateschicht (4) ein zusätzliches, elektrisch nicht aktives Material, vorzugsweise ein Element der vierten Hauptgruppe, in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 eingebaut wird und die dadurch eingebrachte Gitteränderung kleiner als 5.10-3 ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als elektrisch nicht aktives Material, vorzugsweise Kohlenstoff, Verwendung findet und dieses in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 implantiert wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das dotierte Source- und/oder Draingebiet selektiv epitaktisch aufgewachsen wird und dabei als elektrisch nicht aktives Material, vorzugsweise Kohlenstoff, Verwendung findet und dieses in einer Konzentration zwischen 1018 cm-3 und 1021 cm-3 zugegeben wird.
13. Verfahren nach Anspruch 10 und 11, gekennzeichnet durch die Verfahrensschritte
A1 Herstellung eines vorbehandelten dotierten Substrats,
B1 Aufbringen eines dünnen zwischen 3 und 10 nm dicken thermischen Oxids auf das Substrat,
C1 Abscheidung einer polykristallinen Siliziumschicht mittels CVD-Verfahren,
D1 Kohlenstoffanreicherung durch Implantation in der Gateschicht,
E1 Ausheilen der Implantationsschäden,
F1 Dotierung der polykristallinen Silizium-Gateschicht,
G1 Gatestrukturierung durch Ätzen des polykristallinen Siliziums,
H1 Kohlenstoffimplantation von Source- und Drainschicht,
I1 Ausheilen der Implantationsschäden,
K1 Dotieren von Source- und Drainschicht,
L1 Herstellung des Kontakt- und Leitbahnsystems.
14. Verfahren nach Anspruch 10 und 12, gekennzeichnet durch die Verfahrensschritte
A2 Herstellung eines vorbehandelten dotierten Substrats,
B2 Aufbringen eines dünnen zwischen 3 und 10 um dicken thermischen Oxids auf das Substrat,
C2 Abscheidung einer polykristallinen Siliziumschicht mittels CVD-Verfahren,
F2 Dotierung der polykristallinen Silizium-Gateschicht,
G2 Gatestrukturierung durch Ätzen des polykristallinen Siliziums,
M2 Abdeckung der Gateschicht durch Aufbringen einer Oxidschicht,
N2 Strukturierung der Oxidschicht,
O2 Selektive Epitaxie der dotierten Source- und Drainschicht unter Hinzugabe von Kohlenstoff,
L2 Herstellung des Kontakt- und Leitbahnsystems.
15. Verfahren nach einem oder mehreren der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß bei der Herstellung der Gateschicht (4), der Sourceschicht (3) und der Drainschicht (2) Bor in mindestens eine dieser Schichten in einer Konzentration zwischen 1020 cm-3 und 1021 cm-3 dotiert wird.
DE19652417A 1996-12-09 1996-12-09 MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor Ceased DE19652417A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19652417A DE19652417A1 (de) 1996-12-09 1996-12-09 MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
PCT/DE1997/002911 WO1998026456A1 (de) 1996-12-09 1997-12-08 Mosfet und verfahren zur herstellung der schichten eines derartigen transistors
EP97952726A EP0946987A1 (de) 1996-12-09 1997-12-08 Mosfet und verfahren zur herstellung der schichten eines derartigen transistors
JP52609698A JP2001505718A (ja) 1996-12-09 1997-12-08 Ｍｏｓｆｅｔおよびかかるトランジスタの製造方法
US10/011,698 US20020125479A1 (en) 1996-12-09 2001-11-05 MOSFET and method of its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19652417A DE19652417A1 (de) 1996-12-09 1996-12-09 MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor

Publications (1)

Publication Number Publication Date
DE19652417A1 true DE19652417A1 (de) 1998-06-10

Family

ID=7814949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19652417A Ceased DE19652417A1 (de) 1996-12-09 1996-12-09 MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor

Country Status (4)

Country Link
EP (1) EP0946987A1 (de)
JP (1) JP2001505718A (de)
DE (1) DE19652417A1 (de)
WO (1) WO1998026456A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10061191A1 (de) 2000-12-08 2002-06-13 Ihp Gmbh Schichten in Substratscheiben

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073075A2 (de) * 1981-08-03 1983-03-02 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit polykristallinem Silizium und Verfahren zu deren Herstellung
EP0222215A2 (de) * 1985-10-23 1987-05-20 Hitachi, Ltd. Polysilizium-MOS-Transistor und Verfahren zu seiner Herstellung
EP0419256A1 (de) * 1989-09-21 1991-03-27 Hewlett-Packard Company MOSFET-Substrat mit Kohlenstoffdotierung zur Unterdrückung des Heissen-Elektronen-Trappings
EP0646969A2 (de) * 1993-10-05 1995-04-05 Motorola, Inc. Kohlenstoff-Silizium-Halbleiteranordnung mit einem verringerten Bandabstand und Verfahren zur Herstellung
US5508209A (en) * 1993-10-01 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor using anodic oxidation
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JP3830541B2 (ja) * 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
EP0717435A1 (de) * 1994-12-01 1996-06-19 AT&T Corp. Verfahren zur Kontrolle der Diffusion eines Dotiermaterials in einer Halbleiterschicht und dadurch hergestellte Halbleiterschicht

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073075A2 (de) * 1981-08-03 1983-03-02 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit polykristallinem Silizium und Verfahren zu deren Herstellung
EP0222215A2 (de) * 1985-10-23 1987-05-20 Hitachi, Ltd. Polysilizium-MOS-Transistor und Verfahren zu seiner Herstellung
EP0419256A1 (de) * 1989-09-21 1991-03-27 Hewlett-Packard Company MOSFET-Substrat mit Kohlenstoffdotierung zur Unterdrückung des Heissen-Elektronen-Trappings
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
US5508209A (en) * 1993-10-01 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor using anodic oxidation
EP0646969A2 (de) * 1993-10-05 1995-04-05 Motorola, Inc. Kohlenstoff-Silizium-Halbleiteranordnung mit einem verringerten Bandabstand und Verfahren zur Herstellung

Also Published As

Publication number Publication date
JP2001505718A (ja) 2001-04-24
EP0946987A1 (de) 1999-10-06
WO1998026456A1 (de) 1998-06-18

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3225398C2 (de)
EP1597770A1 (de) Bipolartransistor mit verbessertem basis-emitter- bergang und verfahren zur herstellung
WO1998026457A1 (de) Silizium-germanium-heterobipolartransistor und verfahren zur herstellung der epitaktischen einzelschichten eines derartigen transistors
DE2618965A1 (de) Bipolares halbleiterbauelement
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE102010063806A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
WO2005055324A2 (de) Bipolartransistor mit erhöhtem basisanschlussgebiet und verfahren zu seiner herstellung
WO2003046947A2 (de) Bipolar transistor
DE19652417A1 (de) MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
DE19840866B4 (de) Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren
EP0520214A1 (de) Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
DE19652423A1 (de) Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
EP1118124B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP1115921B1 (de) Verfahren zur erzeugung einer amorphen oder polykristallinen schicht auf einem isolatorgebiet
DE10003951A1 (de) Tunneldiode und Verfahren zu ihrer Herstellung
DE19944925B4 (de) Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
EP1128429A1 (de) Verfahren zur Herstellung von bipolaren Transistoren im BiCMOS-Verfahren
DE19845787A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102006004796B4 (de) Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps
DE10329664B4 (de) Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE

8131 Rejection